专利名称：半导体封装体及其方法
半导体封装体及其方法
技术繊
本发明涉及一种半导体封装体及其封装方法，特别是指一种无需焊锡 而以纳米金属微管柱构成的金属丛间的粘结将两电路构件相互固定的半 导体封装体及其封装方法。
背景技术：
目前芯片安装于诸如电路板之类的基板上的方式从引脚插入型(pin through hole ， PTH)已大幅往表面粘着技术(surface mount technology, 以下简称SMT)转进，而在SMT的趋势上，也渐从先前基座型(指将先芯片 封装于基座上)部分转向裸晶(bare chip)的应用，即直接芯片安装于基板 上。
参照图1与图2，当芯片11欲以SMT方式安装于基板12上时，先于 步骤101中，分别于芯片11的导电接点上形成金属凸块(Bump)lll及可利 用网版印刷方式于基板12的导电接点上焊锡121;紧接着，于步骤102 中，将芯片11对准置放于基板12上；最后，于步骤103中，进行回焊 (Reflow)，如图3，使芯片11固定于基板12上并完成电性连接。
在SMT方式中，焊锡扮演重要角色，它负责使芯片电性连接与定位于 基板上。以往焊锡添加铅以降低其熔点，让回焊温度可降低。然而，由于 铅会污染环境且伤害人体，欧洲议会立法规定自2006年7月起，在欧洲 销售的电气设备不得含铅。然而，无铅焊锡的熔点甚高(如Sn/Ag/Cu的合 金熔点217°C)，设定的回焊温度亦攀高。如此，在回焊过程中，基板12 的最热点的温度可能超过可以容许的范围(如高达265°C)，将可能导致芯 片或基板毁坏，使良率降低，而形成今日SMT工艺中的一大问题。
发明内容
因此，为解决前述问题，本案发明人思及改以类似魔鬼超原理以相互粘结方式取代焊锡来使芯片电性连接并定位于基板上，以避免因高温导致 构件寿命受损的情况发生。
因此，本发明的一目的，即在提供一种可达到避免高温影响构件寿命 的半导体封装体及其封装方法。
本发明的另一目的，即在提供一种可达到提高良率的功效的半导体封 装体及其封装方法。于是，本发明半导体封装体包含一第一电子构件及一 位于第一电路构件上的第二电路构件，其特征在于该第一电路构件具有一 含有多根微管柱的第一表面，该第二电路构件具有一含有多根微管柱且面 对该第一表面的第二表面，而该第一表面的微管柱与该第二表面上的微管 柱相互粘结。
前述发明可应用于芯片封装，第一电路构件可为基板，而第二电路构 件可为芯片，微管柱的材质为金属，使芯片可通过微管柱间的相互粘结来 固定并电性连接至基板上。
依据前述发明，微管柱尺寸以纳米级为佳，且微管柱可以半导体工艺 来形成。
图1是一种现有技术芯片以SMT方法安装于基板上的一流程图； 图2是图1的一工艺示意图，此图中芯片未固定于基板上； 图3是图1的一工艺示意图，此图中芯片以固定于基板上； 图4是本发明半导体封装体较佳实施例的分解示意图； 图5是本实施例的微管柱的部分放大示意图； 图6是图5的微管柱粘结后的部分放大示意图；及 图7是本实施例的一封装流程图。
主驟且併糊明I
3第一电路构件/基板
31第一表面
31第一导电接点
4第二电路构件/芯片40第二表面
41第二导电接点 5、 6金属丛 51、 61微管柱 201-202步骤
有关本发明的前述及其它技术内容、特点与功效，在以下配合参考图 式的一个较佳实施例的详细说明中，将可清楚的呈现。
参阅图4与图5，本发明半导体封装体包含一第一电路构件3及一第 二电路构件4。
第一电路构件3具有一第一表面30，而第二电路构件4具有一与第一 表面30相对的第二表面40。有别于现有技术的焊锡，本发明更分别于第 一表面30、第二表面40上形成多根微管柱51、 61，让第二表面40迭合 于第一表面30上时，可利用微管柱51、 61间的相互粘结来使第二电路构 件4定位于第一电路构件3上，以省略现有技术焊锡中回焊步骤，以达到
组装更容易的功效。
本发明以微管柱51、 61结构除可使电路构件3、 4相互定位，更可达 成两电路构件3、 4间的相互电性连接。在以下实施例，以第一电路构件3 是一基板，第二电路构件为一芯片4为例来说明。在下文中，第一电路构 件3 —词将基板3交替使用，而第二电路构件4 一词将与芯片4交替使用。 基板3可为印刷电路板(PCB)而其第一表面30具有多个第一导点接点31， 芯片4的第二表面40具有多个位置分别与各第一导电接点31相对的第二 导电接点41，第一导电接点31数量与第二导电接点41的数量相同。
前述微管柱51、 61的材质为金属并位于对应导电接点31、 41上，使 各导电接点31、 41上分别形成一由多个微管柱构成的金属丛5、 6，各微 管柱51、 61是呈丝绒状。参照图6，当封装时，芯片4可先对准置放于基 板3上时，指使芯片4的第二表面40面对基板3的第一表面30,且使芯 片4的第二导电接点41的位置对准基板3的第一导电接点31的位置，再 向下施力于芯片4，使芯片4朝基板3接近。如此，第二导电接点41上的金属丛6的部分微管柱61会延伸至对应第一导电接点31上的金属丛5的 微管柱51间以与其相互交缠来形成相互粘结，让芯片4通过第二导电接 点41、金属丛5、 6与第一导电接点31电性连接至基板3，并且芯片4可 通过这些微管柱51、 61的相互粘结来固定于基板3上。
为增加提供足够干涉力与稳定电性连接关系，本实施例使微管柱51、 61的尺径为纳米级，让各导电接点31、 41上可形成数量众多的微管柱51、 61。本实施例微管柱51、 61以半导体工艺来形成，例如以化学气相沉积 法(CVD)、有机金属化学气相沉积法(M0CV0)、氢化物气相磊晶法(Hydride vapor phase印itaxy ， HVPE)、等离子体辅助分子束磊晶法 (Plasma-assisted molecular-beam epitaxy ， PAMBE)、 气液固法 (Vapor-liquid-solid, VLS)等方法来形成金属纳米柱(如镍纳米柱、氮化 镓纳米柱、Ge纳米柱)等等。举例来说，先以化学气相沉积法作出碳纤维 (VGCF)，接着再以无电镀镍方式于碳纤维表面沉积镍，而后再进行镍的溅 镀，即可形成镍纳米柱。 ，
依据前述实施例，参照图7，本实施例的半导体封装方法先于步骤201， 于基板3与芯片4的各导电接点31、 41上形成多根微管柱51、 61;而后， 步骤202，将芯片4对准置放于基板3上，指使芯片4的第二导电接点41 对准地接触基板3上的对应第一导电接点31，而后再施力使芯片4朝基板 3接近，进而使第二导电接点41上的金属丛6与第一导电接点31上的金 属丛5间的至少一部分微管柱61、 51相互交缠而形成粘结，让芯片4电 性连接并固定于基板3上。据此，本实施例的半导体封装方法相较于以往 SMT方法无须使用焊锡，以省略回焊动作，不仅让封装流程简化，故可避 免因芯片4或基板3因高温而毁坏的情况发生，进而可让良率提高。
据前所述，本发明利用多根微管柱51、 61间的相互粘结来使两电路 构件3、 4相互粘结甞而固定，且为芯片的第二电路构件4亦可利用为金 属的微管柱51、 61固定并电性连接至为基板的第一电路构件3上，以避 免芯片4或基板3因以往SMT方法中的回焊高温而影响寿命，进而达到良 率较高且简化封装流程的功效。
以上所述，仅为本发明的较佳实施例而已，当不能以此限定本发明实 施的范围，即大凡依本发明申请专利范围及发明说明内容所作的简单的等效变化与修饰，皆仍属本发明专利涵盖的范围内
权利要求
1.一种半导体封装体，其特征在于包含一第一电子构件，具有一含有多根微管柱的第一表面；一第二电子构件，位于该第一电子构件上并具有一含有多根微管柱且邻接该第一表面的第二表面，该第一表面的微管柱系与该第二表面上的微管柱相互粘结。
2. 依据权利要求1所述的半导体封装体，其特征在于，该第一电子构 件是一基板而该第二电子构件是一芯片，该第一表面含有多个第一导电接 点，各该微管柱的材质为金属，而该第一表面的微管柱分别位于对应第一 导电接点以于各该第一导电接点上形成一金属丛，该第二表面含有多个位 置分别与各该第一导电接点相对的第二导电接点，而该第二表面的微管柱 分别位于对应第二导电接点以于各该第二导电接点上形成一金属丛。
3. 依据权利要求1所述的半导体封装体，其特征在于，该微管柱呈丝 绒状。
4. 依据权利要求2所述的半导体封装体，其特征在于，各该第一导电 接点上部分微管柱是与该位置相对第二导电接点的部分微管柱相互交缠。
5. 依据权利要求1至4中任一项所述的半导体封装体，其特征在于， 该微管柱的尺径是纳米级。
6. —种半导体封装方法，其特征在于包含以下步骤(A) 于一第一电路构件上的一第一表面与一第二电路构件的一第二 表面上形成多根微管柱；及(B) 使该第二电路构件的第二表面面对该第一电路构件的第一表面 及置放该第二电路构件于该第一电路构件上，施力使该第二电路构件朝该 第一电路构件接近，迫使该第一表面上的微管柱与该第二表面上的微管柱 相互粘结。
7. 依据权利要求6所述的半导体封装方法，其特征在于，该步骤(A) 中，该第一表面含有多个第一导电接点，该第二表面含有多个位置分别与 各该第一导电接点相对的第二导电接点，各该微管柱的材质为金属，而该 第一表面的微管柱分别形成于对应第一导电接点上，该第二表面的微管柱分别形成于对应第二导电接点。
8. 依据权利要求6所述的半导体封装方法，其特征在于，步骤(A) 以半导体工艺来形成前述微管柱。
9. 依据权利要求6所述的半导体封装方法，其特征在于，前述微管柱 呈丝绒状。
10. 依据权利要求6至9中任一项所述的半导体封装方法，其特征在 于，前述微管柱的尺径是纳米级。
全文摘要
本发明一种半导体封装体，包含一第一电路构件及一位于第一电路构件上的第二电路构件，其特征在于第一电路构件的一第一表面含有多根微管柱，而第二电路构件的一与第一表面相对的第二表面亦含有多根位置与第一表面的微管柱对应的微管柱，该第一表面的微管柱与该第二表面上的微管柱相互粘结，使第二电路构件固定于第一电路构件上，以达到简化工艺与提高良率的功效。
文档编号H01L23/48GK101635286SQ20081012816
公开日2010年1月27日 申请日期2008年7月21日 优先权日2008年7月21日
发明者夏春华, 王敬顺, 王明中 申请人:长盛科技股份有限公司