专利名称：集成电路结构及形成该集成电路结构的方法
技术领域：
本发明是有关于一种集成电路结构，且特别是有关于一种包含一硅贯通
电极(Through-silicon via; TSV)的集成电路及形成该集成电路的方法。
背景技术：
自从集成电路发明后，半导体工业即开始因为各种电子元件(如晶体管、 二极管、电阻、电容等等)集成密度的提升而持续地快速成长。集成密度的 提升是由于最小线宽在技术演进下持续地下降，使更多的元件可以被集成入 一个芯片区之中。
上述的集成密度的改进，着重于二维平面上，因为电子元件是排列在半 导体晶片的表面上。虽然在二维平面的集成电路上具有相当大的进步，但是 二维平面密度将会受到物理上的限制。其中一项限制是这些元件所能达到的 最小尺寸。其次，当更多的元件被放入一个芯片中，将需要更复杂的设计以 完成电路。
尚有一个限制是因为电子元件的数目增加后，电子元件彼此间的连接线 的数目及长度都因而增加许多。电阻电容延迟效应及功率消耗都会因此跟着 上升。
解决上述问题的方法，目前以三维集成电路及堆叠裸片(Stacked die) 最为常见。硅贯通电极(Through-silicon via; TSV)常见于三维集成电路及 堆叠裸片中，用以连接各芯片。硅贯通电极可将芯片上的集成电路连接至芯 片的背侧，更可用以提供一接地路径以将集成电路由芯片的背侧接地。其中 芯片的背侧多以一接地的铝薄膜覆盖。
图1示出了一传统硅贯通电极的形成过程的一步骤中，集成电路结构的 侧视图，包含一硅基板2， 一层间介电层4及一保护层6。电极转接垫8形成 在保护层6下且由保护层6的一开口曝露于外。硅贯通电极10形成并穿置于 电极转接垫8的一开口，延伸至层间介电层4及硅基板2中。图1所示的结构将受到芯片面积的限制，因为硅贯通电极为电极转接垫 8所环绕，电极转接垫8占据了相当大的面积，且对应至电极转接垫8 F方
的芯片区无法用以形成半导体元件。更进一步地，要形成硅贯通电极IO，必
须包含形成并图形化多个绝缘薄膜的歩骤，造成了生产成本较高的结果。
因此，能提供一新的硅贯通电极集成电路结构及形成方法，乃为该一业 界急待解决的问题。
发明内容
本发明所要解决的技术问题在于提供一种集成电路结构及形成该集成电 路结构的方法，增加芯片面积使用效率并减少工艺步骤。
为了实现上述目的，本发明提出一种集成电路结构，包含 一基板；一 硅贯通电极，延伸入基板中； 一硅贯通电极转接垫，与硅贯通电极间隔一距 离设置；以及一金属线，电性连接于硅贯通电极及一硅贯通电极转接垫。
为了实现上述目的，本发明还提出一种集成电路结构，包含 一半导体 基板；多个介电层，位于半导体基板上； 一硅贯通电极，穿越介电层及半导 体基板，其中硅贯通电极延伸至半导体基板的一背侧； 一硅贯通电极转接垫， 位于介电层上，其中硅贯通电极仅在硅贯通电极转接垫的一侧水平设置；以 及一金属线，位于硅贯通电极及硅贯通电极转接垫上，且金属线与硅贯通电 极及硅贯通电极转接垫电性连接。
为了实现上述目的，本发明提出一种形成一集成电路结构的方法，包含 下列步骤提供一晶片，晶片包含 一半导体基板以及一位于半导体基板上 的硅贯通电极转接垫；形成一硅贯通电极开口，自该晶片的一上表面延伸至 该半导体基板，其中该硅贯通电极开口与该硅贯通电极转接垫间隔一距离设 置;形成一硅贯通电极于该硅贯通电极开口；形成一金属线电性连接该硅贯 通电极及该硅贯通电极转接垫。
为了实现上述目的，本发明还提出一种形成一集成电路结构的方法，包 含下列步骤提供一晶片，晶片包含 一半导体基板以及一位于半导体基板 上的硅贯通电极转接垫；形成一扩散阻挡层(Diffusion barrier layer)在该晶 片上，其中该扩散阻挡层延伸至一硅贯通电极开口；形成一铜种籽层(Copper seed layer)在该扩散阻挡层上；形成并图形化一掩膜层，以曝露该硅贯通电极转接垫、该硅贯通电极开口及一位于该硅贯通电极开口及该硅贯通电极转 接垫之间的--区域；选择性地形成一铜层在该铜种籽层上，其中该铜层填满 该硅贯通电极开口以形成一硅贯通电极，且该铜层延伸至该硅贯通电极转接 垫；移除该掩膜层以曝露部分该铜种籽层及该扩散阻挡层；蚀刻该铜种籽层 的该曝露部分；以及蚀刻该扩散阻挡层的该曝露部分。
由上述本发明较佳实施例可知，应用本发明的集成电路结构及方法，可 以减少工艺步骤，并降低生产成本及增加芯片面积使用效率的优点。
虽然本发明已以一较佳实施例揭露如上，然其并非用以限定本发明，任 何熟悉本领域的技术人员，在不脱离本发明的精神和范围内，当可作各种的 更动与润饰，因此本发明的保护范围当视后附的权利要求所界定者为准。
为使本发明的上述和其它目的、特征、优点与实施例能更明显易懂，所 附附图的详细说明如下
图l为先前技术中， 一硅贯通电极结构的示意图，其中硅贯通电极形成 在一电极转接垫的开口中；以及
图2至图13为本发明一实施例的各制造阶段的侧剖面图，其中硅贯通电 极与硅贯通电极转接垫间隔一距离设置。
主要元件符号说明
10:硅贯通电极 2:硅基板 22:介电层 26:连接垫 30:保护层 34:开口 4:层间介电层 42:扩散阻挡层 46:干膜掩膜 50:硅贯通电极
18: 晶片
20:基板
24:硅贯通电极转接垫 28:最上层介电层 32:光刻胶 38:绝缘层 40:光刻胶 44:薄种籽层 48:开口
52: ^56:保护层 6:保护层 64:导电层 8:电极转接垫
58:玻璃晶片 60:高分子胶 66:镍银合金
具体实施例方式
请参照图2，其示出了依照本发明一较佳实施例的一种侧视图，为本发 明中，形成包含一硅贯通电极的一集成电路的结构，其过程的一步骤中，集 成电路结构的侧视图。提供一包含一基板20的晶片18。基板20通常为一半 导体基板，如一硅基板，或包含其它半导体材料如第三、第四或第五族元素。 半导体元件如金属氧化物半导体(未示出)可以形成在基板20的一上表面。 多个介电层22形成在基板20上，包含多个金属线及电极。介电层22可包含 层间介电层或层间金属介电层，也可包含低介电常数的介电物质。硅贯通电 极转接垫24形成在介电层22上，可连接至基板20的上表面的半导体元件。 图2也示出了连接垫(Bond pad) 26，用于将芯片上的集成电路连接至外部 元件。硅贯通电极转接垫24及连接垫26形成在一最上层的介电层28中。硅 贯通电极转接垫24及连接垫26的材料可为铝、钨、银、铜其中之一或其组 合。保护层30形成在硅贯通电极转接垫24及连接垫26上，且硅贯通电极转 接垫24及连接垫26通过多个保护层30上的开口曝露于外。保护层30的材 料为氧化硅或氮化硅。
图3示出了光刻胶32的形成及图形化。首先实施蚀刻以在保护层30、 介电层28及介电层22形成一开口34。基板20接着沿开口34被蚀刻，其蚀 刻方式以干性蚀刻为佳。形成开口34后，光刻胶32即被移除，而形成如图 4所示的结构。
图5和图6示出了绝缘层38的形成。请参照图5，绝缘层38形成并覆 盖在图4的结构上。绝缘层38可为如氮化硅、碳化硅、氧化硅或其它性质相 似的物质。光刻胶40接着被形成及图形化。图形化后，光刻胶40在硅贯通 电极转接垫24及连接垫26上方的部分被移除，所曝露出的绝缘层38接着被 蚀刻以曝露硅贯通电极转接垫24及连接垫26。接着光刻胶40被移除而形成 如图6所示的结构。参照图7，扩散阻挡层42，有时被称作胶层，形成并覆盖在图6的结构 上。扩散阻挡层42可为如钛、氮化钛、钽、氮化钽或其它性质相似的物质。 扩散阻挡层42可由物理气相沉积或溅射沉积的方式形成。
一薄种籽层44，有时被称作倒装芯片凸点下金属层(Under-bump metallurgy; UBM)，接着被形成在扩散阻挡层42上。薄种籽层44可为如 铜、铜合金、银、金、铝其中之一或其组合形成。在本实施例中，薄种籽层 44是由溅射沉积而形成，在其它实施例中也可由物理气相沉积或无电镀 (Electroless plating)的方法形成。薄种籽层44的厚度以2um为佳。
图8示出了掩膜46的形成。掩膜46在本实施例中为一干膜掩膜。在其 它实施例中也可由其它物质形成。在本实施例中干膜掩膜46包含一有机物质 如Ajinimoto buildup film (ABF)。在其它实施例也可包含预浸料(Pr印reg) 及背胶铜箔基板(Resin-coated copper; RCC)。接着施加热及压力在干膜掩 膜46上，以软化干膜掩膜46形成一平坦的上表面。干膜掩膜46的厚度以 5um以上为佳，尤以10um至100um的范围内为最佳。熟悉本领域的技术人 员当可轻易得知上述的尺寸仅为一范例，是可随集成电路尺寸的縮减而縮减。
干膜掩膜46接着被图形化。在一实施例中，所要形成的硅贯通电极须透 过硅贯通电极转接垫24与基板20的上表面的集成电路相电性连接。因此开 口 48形成于干膜掩膜46，曝露硅贯通电极转接垫24、开口 34及一位于该硅 贯通电极转接垫24及开口34间的一区域上的部分扩散阻挡层42及薄种籽层 44。
图9中，开口 34选择性地被填充一金属物质以形成硅贯通电极50在开 口34中。金属物质包含铜或铜合金，然而在其它实施例中如铝、银、金其中 之一或其组合也可用以形成金属物质。该填充的过程可由溅射沉积、电镀、 无电镀或化学气相沉积法形成。
开口34被填充后，开口 48也连续地被同样的金属物质所填充，形成金 属线52，或被称为后保护层连接线52 (Post-passivation interconnect; PPI)， 用以电性连接硅贯通电极转接垫24及硅贯通电极50。金属线52的较佳厚度 为小于30um，尤其在2um至25um为最佳的范围。
在图10中，干膜掩膜46被一碱性容液移除，因此，位于干膜掩膜46 下的部分薄种籽层44被曝露。被曝露的部分薄种籽层44接着被移除。 一转接垫开口步骤被执行，扩散阻挡层42的曝露部分被移除。被用以蚀刻扩散阻
挡层42的物质以不侵蚀金属线52为佳。接着连接垫26也被曝露。在一实施 例中，被用以蚀刻扩散阻挡层42的物质为以氟为主要元素的蚀刻气体，且蚀 刻过程为非等向性。在以下的图示中，薄种籽层44将不再示出，因为薄种籽 层44与硅贯通电极50及金属线52是由相似的物质所形成，因此与硅贯通电 极50及金属线52已合为一体，故不再示出。
图11示出了保护层56的形成。保护层56接着被图形化以曝露连接垫 26。保护层56包含一有机且不导电的物质。金属线52及硅贯通电极50为保 护层56所覆盖。
玻璃晶片58接着通过一高分子胶60粘合至晶片18的上表面。接着实施 一研磨在基板20的一背侧直到硅贯通电极50曝露。玻璃晶片58接着被移除 以使一紫外光照射高分子胶60，以使高分子胶60失去其粘性，而成为如图 12的结构。
图13中，导电层64形成于晶片的背侧，导电层64在本实施中为一铝金 属层。接着一镍银合金66以无电镀方式形成在导电层64上。镍银合金66 及导电层64电性连接于硅贯通电极50。因此，硅贯通电极50可为芯片上的 集成电路的一接地路径。在其它实施例中，不形成导电层，而形成一连接垫 在曝露的硅贯通电极50上，连接垫可电性连接于另一半导体芯片或一封装基 板。在又一实施例中，不形成连接垫，硅贯通电极50以一铜柱的形式连接至 另一半导体芯片或一封装基板。
本发明的实施例与传统的硅贯通电极相较下，使用了较小的芯片面积， 因为硅贯通电极转接垫不须再环绕硅贯通电极。更进一歩地，集成电路的工 艺也随之简化。
虽然本发明已以一较佳实施例揭露如上，然其并非用以限定本发明，任 何熟悉本领域的技术人员，在不脱离本发明的精神和范围内，当可作各种的 更动与润饰，因此本发明的保护范围当视后附的权利要求所界定者为准。
权利要求
1、一种集成电路结构，其特征在于，包含一基板；一硅贯通电极，延伸入该基板中；一硅贯通电极转接垫，与该硅贯通电极间隔一距离设置；以及一金属线，位于该硅贯通电极及该硅贯通电极转接垫上，电性连接于该硅贯通电极及该硅贯通电极转接垫。
2、 根据权利要求1所述的集成电路结构，其特征在于，还包含一绝缘层， 该硅贯通电极还包含一扩散阻挡层，其中该绝缘层是用以隔绝该硅贯通电极 与该基板，该扩散阻挡层与该绝缘层相接。
3、 根据权利要求l所述的集成电路结构，其特征在于，还包含多个介电 层，位于该基板及该金属线间，其中该硅贯通电极穿越该多个介电层而延伸 入该基板中。
4、 根据权利要求1所述的集成电路结构，其特征在于，该硅贯通电极转 接垫包含一与该金属线相异的材料。
5、 根据权利要求l所述的集成电路结构，其特征在于，还包含 一连接垫；一保护层，覆盖该硅贯通电极转接垫及该金属线，其中该保护层曝露出 该连接垫；以及一导电层，位于该基板的一背表面，其中该导电层与该硅贯通电极电性 连接。
6、 一种集成电路结构，其特征在于，包含 一半导体基板；多个介电层，位于该半导体基板上；一硅贯通电极，穿越该多个介电层及该半导体基板中，其中该硅贯通电 极延伸至该半导体基板的一背侧；一硅贯通电极转接垫，位于该多个介电层上，其中该硅贯通电极仅在该 硅贯通电极转接垫的一侧水平设置；以及一金属线，位于该硅贯通电极及该硅贯通电极转接垫上，且该金属线与该硅贯通电极及该硅贯通电极转接垫电性连接。
7、 根据权利要求6所述的集成电路结构，其特征在于，该金属线及该硅 贯通电极的一 内部包含一相同的材料。
8、 根据权利要求6所述的集成电路结构，其特征在于，还包含一绝缘层 及一扩散阻挡层，该绝缘层用以将该硅贯通电极及该金属线隔绝于该基板及 该多个介电层，其中该硅贯通电极及该金属线是透过该绝缘层的一开口而电 性连接，该扩散阻挡层与该绝缘层相接。
9、 根据权利要求6所述的集成电路结构，其特征在于，还包含一保护层 及一连接垫，其中该保护层覆盖该金属线，该连接垫位于与该硅贯通电极转 接垫所在相同的该介电层上，该保护层还包含一开口适可曝露出该连接垫。
10、 根据权利要求6所述的集成电路结构，其特征在于，还包含一导电 层，位于该半导体基板的一背表面，其中该导电层与该硅贯通电极电性连接。
11、 一种形成一集成电路结构的方法，其特征在于，包含下列步骤 提供一晶片，该晶片包含一半导体基板；以及一硅贯通电极转接垫，位于该半导体基板上； 形成一硅贯通电极开口，自该晶片的一上表面延伸至该半导体基板，其 中该硅贯通电极开口与该硅贯通电极转接垫间隔一距离设置； 形成一硅贯通电极在该硅贯通电极开口；形成一金属线电性连接该硅贯通电极及该硅贯通电极转接垫。
12、 根据权利要求ll所述的方法，其特征在于，形成该硅贯通电极在该 硅贯通电极开口的步骤包含.-形成一掩膜覆盖该晶片；图形化该掩膜以曝露该硅贯通电极开口 、该硅贯通电极转接垫及一位于 该硅贯通电极开口及该硅贯通电极转接垫之间的一 区域；选择性地填充一导电物质在该硅贯通电极开口以形成一硅贯通电极，直 到该导电物质高于该硅贯通电极与该硅贯通电极转接垫电性连接的一上表 面；以及移除该掩膜。
13、 根据权利要求ll所述的方法，其特征在于，在填充该导电物质前还包含形成一绝缘物质；图形化该绝缘物质以曝露该硅贯通电极转接垫。
14、 根据权利要求ll所述的方法，其特征在于，还包含一步骤形成一保护层，覆盖该金属线。
15、 根据权利要求14所述的方法，其特征在于，该晶片还包含一连接垫， 位于与该硅贯通电极转接垫所在相同的该介电层上，其中形成该保护层还包含一步骤图形化该保护层以曝露出该连接垫。
16、 根据权利要求ll所述的方法，其特征在于，还包含一步骤研磨该 晶片的一背表面以曝露该硅贯通电极。
17、 根据权利要求16所述的方法，其特征在于，在研磨该晶片的该背表面的步骤后，还包含一歩骤形成一导电层在该晶片的该背表面，其中该导 电层电性连接于该硅贯通电极。
18、 一种形成一集成电路结构的方法，其特征在于，包含下列步骤提供一晶片，该晶片包含 一半导体基板；以及一硅贯通电极转接垫，位于该半导体基板上； 形成一扩散阻挡层在该晶片上，其中该扩散阻挡层延伸至一硅贯通电极 开口；形成一铜种籽层在该扩散阻挡层上；形成并图形化一掩膜层，以曝露该硅贯通电极转接垫、该硅贯通电极开 口及一位于该硅贯通电极开口及该硅贯通电极转接垫之间的一区域；选择性地形成一铜层在该铜种籽层上，其中该铜层填满该硅贯通电极开 口以形成一硅贯通电极，且该铜层延伸至该硅贯通电极转接垫；移除该掩膜层以曝露部分该铜种籽层及该扩散阻挡层；蚀刻该铜种籽层的该曝露部分；以及蚀刻该扩散阻挡层的该曝露部分。
19、 根据权利要求18所述的方法，其特征在于，还包含 在该晶片上的一上表面涂布一高分子胶； 通过该高分子胶粘着一玻璃晶片在该晶片上；以及研磨该晶片的一背侧以曝露该硅贯通电极。
20、根据权利要求18所述的方法，其特征在于，在形成该扩散阻挡层前还包含一步骤:形成一绝缘层及图形化该绝缘层以曝露该硅贯通电极转接垫。
全文摘要
本发明涉及一种集成电路及形成该集成电路的方法，包含一基板；一硅贯通电极，延伸入基板中；一硅贯通电极转接垫，与硅贯通电极间隔一距离设置；以及一金属线，位于硅贯通电极上，且与硅贯通电极及一硅贯通电极转接垫电性连接。
文档编号H01L23/482GK101414589SQ20081017053
公开日2009年4月22日 申请日期2008年10月17日 优先权日2007年10月17日
发明者卿恺明, 许国经, 郭正铮, 陈志华, 陈承先 申请人:台湾积体电路制造股份有限公司