专利名称：形成包封器件和结构的方法
技术领域：
本发明大体上涉及电子器件，更特别地涉及一种用于形成包封 (encapsulated)电子器件的支持基片结构和方法。
背景技术：
半导体芯片在安装到电子系统内之前典型地被包封在一个器件 封装内。无引线(leadless)封装是近年来得到普及的一种芯片封装技 术。与其它类型的电子封装相比，无引线封装具有更小的占用区
(footprint)和更薄的外形(profile)。这使得无引线封装能理想地 用于紧密空间要求较为重要的无线、网络和其它消耗电子产品应用。
无引线封装典型地以传统的丝线键合和引线框处理为基础，这能 够实现与其它的小尺寸封装相比非常诱人的廉价结构。通过消除外部 引线，封装的占用区与类似的嵌引线表面安装封装(leaded surface mount package )相比减小了大约四分之一到一半。此外，无引线封装 的单元片附着垫(die attach pad )能够直接与下一层组件例如印刷电 路板耦合，这提供了更高的热性能。
目前的无引线封装技术存在一些问题影响整体器件的性能。在典 型的无引线封装处理流程中，半导体芯片用焊接单元片附着技术
(solder die attach technique )附着于金属引线框。当在处理期间被加 热时，单元片附着材料会从芯片下面扩散或流出通过引线框。这会导 致芯片从其引线框上的期望位置倾斜或旋离(rotate off)。当芯片倾斜时，应力区域局限在单元片附着材料厚度薄的区域，导致芯片破裂。 当芯片旋离其期望位置时，在随后的丝线键合处理期间会出现对准问
题。此外，典型的浇铸复合物(mold compounds )或包封材料与单元 片附着材料粘着不良，这会导致封装分层、芯片破裂、封装破裂或者 单元片附着破裂。这驱使制造商在给定的引线框上使用更小的芯片以 便为包封材料的附着保证足够的键合表面区域，这使空间利用不充分。 因此，需要低成本的方法和结构以减小在电子封装处理中单元片 附着材料的扩散从而提高整体器件的性能和可靠性。
发明内容
提供了一种用于形成电子器件封装的方法，其特征在于，包括如 下步骤提供支持基片，其包括标记和形成于标记键合表面中的第一 连续沟道。第一连续沟道延伸进所述标记的仅一部分，以及具有连续 圆形的剖面形状、弯曲侧壁表面以及内缘。该方法的特征在于包括 用单元片附着材料将具有第一周边的第一电子芯片附着于键合表面， 同时使用第一连续沟道限制单元片附着材料在键合表面上的流动，其 中第一周边与所述内缘对准，并且其中第一连续沟道围绕第一电子芯 片。该方法的特征在于包括用保护层覆盖第一电子芯片和标记部分， 其中保护层覆盖弯曲侧壁表面的至少一部分。
图1图解了根据本发明的电子器件封装的放大剖面图2图解了图1所示结构一部分的顶视图3图解了本发明一个实施例的放大剖面图4图解了本发明另一个实施例的放大剖面图5图解了本发明进一步实施例的放大剖面图6图解了根据本发明的电子器件封装附加实施例的放大部分剖
面图7图解了根据本发明的电子器件封装另 一个实施例的放大剖面图8图解了图7实施例的顶视图9图解了根据本发明的电子器件封装可选择实施例的放大部分 剖面图IO是包括图9实施例的顶视图11是图9所示结构另一个实施例的顶视图12图解了根据本发明的支持基片的放大剖面图；和
图13图解了图12的支持基片在制造的进一步阶段的放大剖面图。
具体实施例方式
大体上，本发明涉及电子器件封装，其具有电子芯片或者附着于 支持基片上或者具有单元片附着材料的引线框上的芯片。更明确地， 本发明包括具有标记(flag)和键合表面的支持基片。电子芯片用单 元片附着材料附着于键合表面。在电子芯片附近的标记的键合表面内 形成连续的沟道(trench)，并且包围50%的芯片周缘。该连续沟道 具有弯曲的侧壁表面。在优选实施例中，该沟道包围电子芯片的整个外周。
沟道的位置和形状控制单元片附着材料从电子芯片下方的流动， 借此减小材料扩散通过支持基片。这允许在给定的标记区域内布置更 大的芯片，且进一步允许在多芯片封装应用中将芯片布置得彼此更加 贴近。该形状提供了一种表面张力效应，其将单元片附着材料流入沟 道自身的情况最小化或者基本上消除(也就是说，单元片附着材料被 阻挡或终止在沟道内缘附近)。这提供了一种自对准性质，使电子芯 片在标记区域上合适地或者均匀地对准或取向(也就是说，电子芯片 边缘和沟道边缘的间隔基本上相等)。该形状还允许包封材料在浇注 步骤期间流入沟道从而提供浇注锁(mold lock)性能。此外，这为包 封材料的粘着提供了更多的基片表面区域，借此减小了分层问题。而 且，提供了一种水分阻挡(moisture barrier)从而减小了与批量电子 封装处理有关的应力。通过参考图1-13并结合下面的详细说明能够更好地理解本发明。 为了容易地理解，在整个详细说明中以及所提供的附图中，类似的元 件或区域作相同的标记。优选实施例用无引线类型封装显示，但是本 发明能够应用于其它形式的使用支持基片和单元片附着材料的电子封 装。
图l显示了根据本发明的电子器件封装或者无引线电子结构1的 放大剖面图。结构1包括支持基片、导电基片或引线框2，其包括标 记或标记部分3和键合垫、结合点或键合点4。标记3包括键合或附 着表面6。支持基片2由例如铜、铜合金(例如TOMAC 4, TAMAC 5, 2ZFROFC或者CDA194)、铜镀铁/镍合金(例如铜镀合金42) 或者类似的导电材料构成。选择地，支持基片2包括绝缘体或者包括 在标记3的一部分或者整体上形成的绝缘层。
结构1进一步包括一个用单元片(die)或芯片附着层或材料9 附着或键合在键合表面6上的电子芯片或者器件8。电子芯片8包括， 例如，在上表面或暴露表面12上形成的键合垫11。电子芯片8进一 步包括一个周边或外缘13,其限制了电子芯片8的外周边。电子芯片 8由半导体器件、光学器件、电化学传感器、无源器件或类似物构成。 单元片附着层9由共晶焊料(eutectic solder)、键合骨料(paste)、 键合环氧树脂、预成形膜(pre-form film)、聚酰亚胺膜、金属填充 玻璃(metal filled glass )或类似物构成。在优选实施例中，单元片附 着层9由铅/锡/银焊接材料构成。选择地，当期望使电子芯片8与标 记3绝缘时，单元片附着层9由绝缘材料构成。
根据本发明，结构l进一步包括沟道、连续凹槽(groove)、连 续沟道、连续通道(channel)或者腐蚀沟道16,在电子芯片8周缘 13附近的或者与之相间隔的标记3的键合表面6内形成。连续沟道16 包括与周缘13相邻的弯曲侧壁、侧面或者腐蚀侧壁表面17。优选地， 连续沟道16全部的侧壁都弯曲。
在优选实施例中，连续沟道16具有连续弯曲的或者圆形的或者 基本上连续弯曲的剖面形状或者内表面。优选地，连续沟道16包括近似反"ir的剖面形状。作为实例，沟道16的深度21至少为大约76微 米(大约3密耳)。优选地，深度21的范围为大约100微米(大约4 密耳)至大约330微米(大约13密耳)。
如图l所示，电子器件封装l进一步包括键合器件18，其将键合 垫11耦合或电连接于键合点4。键合器件18包括例如键合线或夹 (clip)。包封材料、焊接层、保护层或者包封层19覆盖、包围或者 包封电子芯片8、标记6的暴露部分、键合点4，和弯曲侧壁表面17 的至少一部分。优选地，包封层19基本上覆盖连续沟道16的全部或 者整个内表面。包封层19包括例如酚醛环氧树脂基树脂材料。
沟道16是连续的，即没有特定距离的中断或终止。优选地，特 定距离沿着电子芯片8外周长度的至少百分之五十(例如矩形芯片的 两个侧面或者至少一个角)。在更优选的实施例中，连续沟道16无中 断地或无终止地围绕电子芯片8，如图2所示，其是结构1 一部分的 顶视图。此外，沟道16优选地具有圆形角14,如图2所示，且宽度 22至少为大约50微米(大约2密耳)。优选地，宽度22的范围为大 约102微米(大约4密耳)至大约330微米(大约13密耳)。
连续沟道16的弯曲形状或者轮廓以及它贴近于周缘13提供了多 个优点。首先，当电子芯片8用单元片附着材料9附着于键合表面6 上时，连续沟道16防止或限制了单元片附着材料9扩散或流过标记3。 通过限制单元片附着材料的流动，单元片附着层9的厚度更加均匀， 这减小了单元片倾斜问题和关联的单元片破裂问题。此外，它允许制 造商使用更厚的单元片附着层，也减小了封装相关应力。此外，连续 沟道16允许制造商在给定的标记上使用更大的芯片，因为受限制的流 动效应为包封层19的粘着留出了足够的暴露键合表面6。这使得更加 有效地使用空间，并且允许制造商或者缩小封装尺寸或者在给定的封 装尺寸内放置更大的芯片。
特别地，连续沟道16的形状以及它贴近于电子芯片8提供或产 生了 一种表面张力效应，其防止或阻碍单元片附着材料在连续沟道16 的内缘上扩散、流动或者迁移(如图3-5的内缘24所示)。换言之，表面张力效应减小或者防止单元片附着材料9流入或扩散入连续沟道 16内，从而单元片附着材料的前沿或者至少一部分在连续沟道16的 内缘附近终止。结果，沟道16基本上没有单元片附着材料，这允许包 封层19填充连续沟道16从而提供浇注锁。这提高了包封层19与标记 3的粘着，从而进一步提供了水分阻挡(moisture barrier)以便更好 地保护电子芯片8。
连续沟道16解决了另一个与先前技术相关的问题。特别地，当 包封层19由某种具有高收缩率的浇注复合物构成时，支持基片2和包 封层19的不同热膨胀性质导致组件以上凹的方式弯曲或巻曲。这会影 响随后的封装分离处理，使得难以将组件切割或切片成单独的封装。 用包封层填充连续沟道16，支持基片2成为更加复合的结构，借此减 小了应力导致弯曲的问题。这一优点还允许制造商使用比先前技术中 所使用的收缩更高的包封材料，从而提高了包封材料与支持基片之间 的粘着。这反过来改善了封装的可靠性。
图3-5显示了电子器件封装1 一部分的可选择实施例的放大剖面 图。在图3中，所示的电子芯片8的周缘13基本上与连续沟道16的 内缘24对准。在图4中，电子芯片8的周缘13在连续沟道16的内缘 上延伸。在图5中，电子芯片8的周缘13与内部周缘24隔一定距离 26放置。优选地，距离26小于或者等于大约635微米(小于或等于 大约25密耳)。距离26依赖于电子芯片的尺寸和/或所选标记几何形 状所需的单元片附着材料的期望体积或数量而变化。根据本发明，距 离26接近电子芯片，从而由于表面张力效应，单元片附着材料的流动 基本上终止在沟道的边缘。这提供了自对准和抗倾斜性质，以及本发 明其它的优点。
现在转到图6-9，说明根据本发明的多芯片实施例。图6显示了 电子器件封装31 —部分的放大剖面图，其包括具有标记部分或标记 34的支持基片或引线框33 (部分显示)。第一电子芯片37用单元片 附着层38附着于标记34的键合表面36。第二电子芯片39用单元片 附着层41附着在键合表面36的不同部分。包封层42覆盖电子芯片
1037和39、单元片附着层38和41部分、键合表面36以及连续沟道43 和47部分，它们在下文将进行说明。
根据本发明，电子器件封装31进一步包括第一连续沟道、沟道 或者凹槽43，形成于第一电子芯片37和单元片附着层38附近的键合 表面36内。优选地，第一连续沟道43包围第一电子芯片37外周的至 少百分之五十。在优选实施例中。第一连续沟道43包围第一电子芯片 37的外周。
第二连续沟道或凹槽47形成于第二电子芯片39和单元片附着层 41附近的键合表面36内。优选地，第二连续沟道47包围第二电子芯 片39外周的至少百分之五十。在优选实施例中。第二连续沟道47包 围第二电子芯片39的外周。
第 一和第二连续沟道43和47分别具有弯曲的侧壁、侧面或者腐 蚀侧壁表面44和48。优选地，连续沟道43和47具有圆形的角，如 图2具有连续沟道16的元素14所示。此外，连续沟道43和47优选 地具有相同的深度和宽度特征，如沟道16中说明的。
通过结合进连续沟道43和47，实现了连续沟道16描述的优点。 此外，连续沟道43和47允许制造商将多个器件例如电子芯片37和 39放置得与标记34更加贴近。
图7显示了根据本发明的电子器件封装61另一个实施例的放大 部分剖面图。电子器件封装61包括具有标记或者标记部分64的支持 基片或者引线框63 (图7中部分显示)，其中标记64具有键合表面 部分76和77。第一电子芯片67用单元片附着层68附着于键合表面 部分76。第二电子芯片69用单元片附着层71附着于键合表面部分77。 包封层72覆盖电子芯片67和69、单元片附着层68和71部分以及连 续沟道81、 84和86,它们将在下文加以说明。
现在参考图8，其是电子器件61—部分的顶视图。电子器件封装 61进一步包括第一连续沟道81，其形成于第一电子芯片67外周附近 的键合表面部分76内，和第二连续沟道84，其形成于第二电子芯片 69外周附近的键合表面部分77内。如图8所示，第一和第二连续沟道81和84分享共同的部分或者共同的沟道部分86,其位于第一和第 二电子芯片67和69之间。共同的沟道部分86允许制造商将电子芯片 67和69放置得比图6所示的实施例更加贴近。
第一和第二连续沟道81和84以及共同沟道部分86'具有弯曲的 侧壁表面(如图7所示的弯曲表面)。优选地，连续沟道81、 84和 86具有基本上连续的弯曲内表面。在优选实施例中，连续沟道81、 84 和86具有圆形的角，如图8所示。此外，连续沟道81、 84和86优选 地具有相同的深度和宽度特征，如连续沟道16中说明的。选择地，沟 道部分86具有与沟道81和84不同的宽度。通过结合进连续沟道81、 84和86实现了连续沟道16的优点。
图9显示了根据本发明的电子器件封装91可选择实施例的放大 部分剖面图。电子器件封装91包括具有标记或标记部分94的支持基 片或引线框93，其中标记94具有键合表面96。电子芯片97用单元片 附着层98附着于键合表面96。连续沟道101形成于电子芯片97附近 的标记94内。连续沟道101具有与连续沟道16相同的特征。
电子器件封装91进一步包括沟道或腐蚀形状102，其形成于电子 芯片97和单元片附着层98下面的标记94内。也就是说，电子芯片 97位于沟道102上面。图10显示了标记94、键合表面96、连续沟道 101和沟道102的顶纟见图。在该实施例中，沟道102与连续沟道101 在交点103处耦合或相连。优选地，沟道102具有图10所示的剖面形 状。或者，第二沟道102具有"X"形状。在可选择实施例中，沟道 104形成于标记94中，但是不与连续沟道101相连，如图11所示。
沟道或形状102和104通过腐蚀或者压印才支术(stamping technique )形成于标记94内。沟道102和104起例如收集熔接剂(flux ) 的作用，从而熔接剂不必从电子芯片97下面排出，其中熔接剂在将电 子芯片97用单元片附着层附着于键合表面96上时使用。与连续沟道 101—起，这进一步减小了电子芯片97的倾斜和侧移。
现在转到图12和13，说明了一种用于形成根据本发明的连续沟 道的方法。图12显示了支持基片或引线框13在制造阶段的放大剖面图，其包括键合表面或者沉积或附着掩模层114和116。掩模层114 和116包括例如传统的光刻材料等。掩模层114在暴光和显影步骤之 后显示出来，暴光和显影在掩模层114内提供了一个开口 117，从而 暴露键合表面118的一部分。开口 117的形状取决于例如待附着到引 线框113上的电子芯片的尺寸和电子芯片与在引线框113内形成的最 终沟道之间的期望间隔关系。
图13显示了将沟道119腐蚀成键合表面118之后的引线框113。 沟道119优选地用喷射腐蚀剂腐蚀(也就是碰撞射流或直接流腐蚀)， 以便提供基本上连续的弯曲内表面。例如，当引线框113由铜构成时， 使用氯化铁腐蚀剂形成沟道119。 一旦形成了沟道119,就除去掩模层 114和116，引线框113准备进行进一步的处理。
因此，根据本发明显然提供了一种用于形成电子器件封装的结构 和方法，该电子器件封装具有形成于电子芯片附近的引线框内的弯曲 凹槽。弯曲凹槽通过减小单元片附着材料从电子芯片下方的扩散提供 了，例如，更可靠的封装。这减小了芯片和封装的破裂问题并改善了 包封粘着。此外，弯曲凹槽允许制造商在给定的引线框内放置更大的 芯片，并且在大量芯片应用中将芯片彼此放置得更加紧密。进一步， 连续凹槽提供了芯片对准的益处、水分阻挡和浇注锁。而且，弯曲凹 槽允许制造商使用更厚的单元片附着层，借此进一步减小封装相关的 应力。
尽管本发明是通过参考其特殊的实施例加以说明的，但是这并不 意味着本发明限制于这些例证性实施例。本领域的技术人员会意识到， 能够进行修改和变化而不背离本发明的精神。例如，当作者提及某些 靠上或靠下的表面时，这些参考在封装方位反转时可以反转。此外， 尽管作者在多芯片结构中显示了两个芯片，但是也能够使用附加的具 有或者不具有额外弯曲凹槽的芯片。而且，尽管显示了正方形的凹槽 (图2),但是凹槽形状优选地基本上遵循电子芯片所使用的形状。 例如，凹槽形状为矩形、椭圆形、卵形、圆形、多边形等。因此，其 意图是本发明包括所有这些属于附加权利要求范围内的变型和修改。
权利要求
1. 一种用于形成电子器件封装的方法，其特征在于，包括如下步骤提供支持基片，其包括标记和形成于标记键合表面中的第一连续沟道，其中，第一连续沟道延伸进所述标记的仅一部分，以及其中第一连续沟道具有连续圆形的剖面形状、弯曲侧壁表面以及内缘；用单元片附着材料将具有第一周边的第一电子芯片附着于键合表面，同时使用第一连续沟道限制单元片附着材料在键合表面上的流动，其中第一周边与所述内缘对准，并且其中第一连续沟道围绕第一电子芯片；和用保护层覆盖第一电子芯片和标记部分，其中保护层覆盖弯曲侧壁表面的至少一部分。
2. 根据权利要求1的方法，其中提供支持基片的步骤的特征在于包括如下步骤提供引线框，引线框具有标记，带有键合表面；掩模键合表面以形成掩模层；选择性地除去掩模层的多个部分从而暴露键合表面的多个部分；和将第一沟道腐蚀到键合表面中以提供弯曲的侧壁表面。
3. 根据权利要求1的方法，其中提供支持基片的步骤的特征在于包括提供具有形成于键合表面中的第二连续沟道的支持基片，以及其中，第二连续沟道延伸进所述标记的仅一部分，以及其中第二连续沟道具有连续圆形的剖面形状、弯曲侧壁表面以及内缘，并且进一步的特征在于包括如下步骤用第二单元片附着材料将具有第二周边的第二电子芯片附着于键合表面，同时使用第二连续沟道限制第二单元片附着材料在键合表面上的流动，其中所述第二周边与所述第二连续沟道的内缘对准，以及其中第二连续沟道围绕第二电子芯片；和用保护材料覆盖第二沟道的弯曲侧壁表面的至少 一部分和第二电子芯片。
4. 根据权利要求3的方法，其中，提供支持基片的步骤的特征在于包括提供支持基片，其中第一连续沟道和第二连续沟道具有共同的部分。
5. —种用于形成电子结构的方法，其特征在于，包括提供引线框，其具有键合点、具有键合表面的标记以及第一凹槽，其中，第一凹槽延伸进标记的仅一部分，以及其中，第一凹槽包括连续弯曲的内表面以及在键合表面处的第一内缘；利用第一附着层将具有第一周边和键合垫的第一半导体器件附着到与第一 内缘临近的键合表面，同时使用第 一凹槽控制第一附着层的流动，其中第一附着层终止于第一内缘处；将键合器件附着到键合垫和键合点；以及形成覆盖连续弯曲的内表面的至少一部分、第一半导体器件、键合器件、键合点和标记的各个部分的包封层。
6. 根据权利要求5的方法，所述提供引线框的步骤的特征在于包括提供具有形成于键合表面中的第二凹槽的引线框，其中第二凹槽包括连续弯曲的内表面和第二内缘，以及其中，所述方法的特征还在于包括如下步骤利用第二附着层将第二半导体器件附着到键合表面，其中第二附着层的至少一部分延伸通过键合表面并终止于第二内缘处。
7. —种用于形成电子结构的方法，其特征在于，包括提供引线框，其包括键合点、具有键合表面的标记、延伸进标记的仅一部分的第一凹槽以及形成于标记中的成形沟道，其中，第一凹槽包括连续弯曲的内表面以及在键合表面处的第一内缘；利用第 一芯片附着层将具有第 一周边和键合垫的第 一半导体器件附着到键合表面以及覆盖所述成形沟道，其中第一凹槽控制第一芯片附着层的流动，以及其中第一内缘与第一周边对准，以及其中第一半导体器件包括键合垫，以及其中第一芯片附着层的至少一部分延伸通过键合表面并终止于第一内缘处；将键合器件附着到键合垫和键合点；以及形成覆盖连续弯曲的内表面的至少一部分、第一半导体器件、键合器件、键合点和标记的暴露部分的包封层。
8. 根据权利要求7的方法，所述提供引线框的步骤的特征在于还包括提供引线框，该引线框具有宽度在102微米和330微米之间的第一凹槽。
9. 根据权利要求7的方法，所述提供引线框的步骤的特征在于还包括提供引线框，该引线框具有由交叉形状所表征的成形沟道。
10. 根据权利要求7的方法，所述提供引线框的步骤的特征在于还包括提供引线框，其中所述成形沟道连接于第一凹槽。
全文摘要
本发明公开了一种形成包封器件和结构的方法。在一个实施例中，一种电子器件封装(1)包括具有标记(3)的引线框(2)。电子芯片(8)用单元片附着层(9)附着于标记(3)。具有完全侧壁的沟道(16)形成于电子芯片(8)附近的标记(3)内，并包围芯片(8)的外周。包封层(19)覆盖芯片(8)、标记(3)的一部分和弯曲沟道(16)的至少一部分。弯曲沟道(16)减小了芯片附着期间单元片附着材料通过标记(3)的扩散，其减小了芯片和封装破裂问题，并改善了包封层(19)的粘着。弯曲沟道(16)的形状防止单元片附着材料流入弯曲沟道(16)内，这允许包封层(19)粘着于弯曲沟道(16)的表面。
文档编号H01L21/50GK101488464SQ20091000821
公开日2009年7月22日 申请日期2004年6月25日 优先权日2003年6月27日
发明者斯蒂夫·圣·杰曼, 迈克尔·J·塞登 申请人:半导体元件工业有限责任公司