专利名称：三维混合信号芯片堆叠封装体及其制备方法
技术领域：
本发明涉及半导体元器件技术领域，特别涉及一种三维混合信号芯片堆叠封装体 及其制备方法。
背景技术：
随着人们对电子产品小型化，多功能，环保型等多方面的需求，使得高密度集成 技术例如系统级芯片(System-On-Chip，S0C)以及系统级封装(System-in-Package SiP, System-on-Package SoP)技术得到了迅速地发展。然而，混合信号多芯片系统的集成封装 却成为了 一个技术难点。在高密度的需求下，对多芯片进行三维堆叠是缩小体积，增加集成 度的解决方法之一。但是，伴随高集成度而来的电磁干扰，使得热管理和机械可靠性等问题 变得尤为突出。随着数字信号频率的不断上升，以及数字信号的上升/下降沿越来越抖，数字信 号的高频分量对模拟或射频芯片等敏感电路的影响越来越大。数字芯片产生的噪声主要通 过三个途径对敏感芯片形成干扰1、数字电路快速开关引起的瞬态噪声通过基板影响敏感 电路；2、芯片与基板连接时，键合线间的电容性耦合以及电感性耦合；3、两芯片之间由于 堆叠组装造成的近场耦合。以射频芯片和数字芯片的混合多芯片封装为例，人们发明了许多结构来减少芯 片的干扰问题。FREESCALE SEMICONDUCTOR公司的John Gehman等人早在2004年在专利 号US20040195591A1 的专利文件《Digital and RF system and method therefor》中， 利用垫片支撑数字芯片，并在垫片外用铝等金属作为屏蔽体连接到基板上的接地孔形成 屏蔽盒来保护射频芯片。Lap Wai Leung等人在专利号为US 20080067656A1的专利文 # ((Stackedmulti-chip package with EMI shielding》中，采用两个基板，其中一芯片 放置于两基板之间，周围用BGA球围绕并与上下两基板间导体层相连形成屏蔽盒，完成 对噪声的屏蔽。Marcos Karnezos和Palo Alto在专利号为US007061088B2的专利文件 ((Semiconductorstacked multi-package module having inverter second package))43 I^l 及专利号为 US007101731B2 的专利文件《semiconductor multi package module having invertedsecond package stacked over die-up flip-chip ball grid array (BGA) package))中都采用了叠层封装(I^ackage-On-Package，POP)技术，使其中一个基板倒扣或 者类似结构对多芯片进行集成，该结构也在一定程度上解决了散热问题。但是，现有的类似叠层封装的方法在工艺实现上步骤相对较多，增加了封装成本。 此外，顶层基板要通过引线键合或球栅阵列最终连接到下层，对于高频信号线来说，这种连 接方式引线较长，引起的反射较大。虽然先前的发明也考虑了数字信号对射频芯片空间近 场耦合带来的干扰，但是大都采用了金属屏蔽盒来保护射频芯片，其缺点是工艺过程相对 复杂。
发明内容
本发明基于现有的工艺技术，采用新的电磁屏蔽材料与简单的工艺，可有效地减少 噪声源芯片与敏感芯片间的干扰，同时也兼顾了多芯片混合封装的机械可靠性与散热问题。本发明提供了一种三维混合信号芯片封装体。所述技术方案如下本发明的三维混合信号芯片堆叠封装体，包括一封装基板，在所述封装基板上堆 叠固定有最内层塑封层以及至少一层外部塑封层；每层塑封层内至少塑封有一块芯片；每 层塑封层将其相邻的内部塑封层完全覆盖并与所述封装基板相连接；任意相邻的两层塑封 层之间涂覆有屏蔽胶；所述屏蔽胶与所述封装基板的连接处分布有多个导热孔；每层塑封 层内的芯片皆与所述封装基板电连接。本发明的三维混合信号芯片堆叠封装体，每层塑封层内的芯片间成水平并列排 列；其中，最内层塑封层内的芯片通过粘接剂或采用倒装焊的方式直接固定在其下部的所 述封装基板上，最内层以外的其他塑封层内的芯片通过屏蔽胶固定在其相邻的内层塑封层 之上。本发明的三维混合信号芯片堆叠封装体，每层塑封层内的芯片间由下至上堆叠排 列；其中，最内层塑封层内的最底层的芯片通过粘接剂或采用倒装焊的方式直接固定在其 下部的所述封装基板上，其他芯片通过粘接剂依次固定在其下部的芯片之上，或采用倒装 焊的方式直接固定在所述封装基板之上；最内层以外的其他塑封层内的最底层的芯片通过 屏蔽胶固定在其相邻的内层塑封层之上，其他芯片通过粘接剂依次固定在其下部芯片之上 或采用倒装焊的方式直接固定在所述封装基板之上。本发明的三维混合信号芯片堆叠封装体，所述屏蔽胶是含有高导磁率和高导电率 微颗粒的胶体。本发明的三维混合信号芯片堆叠封装体，所述封装基板上还固定有无源元件。本发明的三维混合信号芯片堆叠封装体，所述封装体的最外层塑封层的侧面为垂 直面，其他塑封层的侧面为垂直面或为上部较窄且底部较宽的斜坡面。本发明的三维混合信号芯片堆叠封装体，与所述封装基板直接固定的芯片采用引 线键合或倒装焊的方式与所述封装基板进行电连接。本发明的三维混合信号芯片堆叠封装体，采用倒装焊的方式与所述封装基板电连 接的芯片凸点处涂覆有底部填充胶。本发明的三维混合信号芯片堆叠封装体的制备方法，所述方法包括步骤A 制作封装基板；步骤B 在所述封装基板上封装最内层塑封层；步骤C 在所述最内层塑封层上依次封装至少一层塑封层。本发明的三维混合信号芯片堆叠封装体的制备方法，所述方法具体包括步骤Al 在封装基本上布线，并在屏蔽胶与所述封装基板的连接处设置一个以上 导热孔，所述导热孔与所述封装基板内的金属层连接；步骤Bl 将至少一片芯片与所述封装基板电连接，并在所述封装基板上进行整体 塑封，形成最内层塑封层；步骤Cl 在所述最内层塑封层外部涂覆屏蔽胶，利用所述屏蔽胶将至少一片芯片 固定在所述最内层塑封层之上，并进行整体封装；根据设计需要重复该步骤，直至完成三维混合信号芯片堆叠封装体的制作。本发明提供的技术方案的有益效果是本发明的三维混合信号芯片堆叠封装体结 构适用于各种射频数字，模拟数字或者需要屏蔽的多个高速数字芯片等多芯片混合系统堆 叠封装，具有较高的屏蔽效能和较好的散热与机械性能等特点。
图1是本发明实施例1提供的三维混合信号芯片堆叠封装体的剖面示意图；图2是本发明实施例2提供的三维混合信号芯片堆叠封装体的剖面示意图；图3是本发明实施例3提供的三维混合信号芯片堆叠封装体的剖面示意图；图4是本发明实施例4提供的三维混合信号芯片堆叠封装体的剖面示意图；图5是本发明实施例5提供的三维混合信号芯片堆叠封装体的剖面示意图；图6至图8是本发明实施例提供的三维混合信号芯片堆叠封装体的制备方法原理 示意图。
具体实施例方式为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方 式作进一步地详细描述。本发明实施例提供的三维混合信号芯片堆叠封装体的下部结构为封装基板，具体 为球栅阵列形式的封装基板。在封装基板之上固定有至少两层塑封层。每层塑封层包括一片或一片以上的芯 片。每层塑封层将其相邻的内部塑封层完全覆盖住并与封装基板相连接，即除了塑封层下 部与封装基板相连接外，外层的塑封层将其内部的塑封层外圈包裹其中。在对堆叠封装体进行塑封的过程中，出于信号质量的考虑，一般将频率较高、较敏 感的芯片置于堆叠芯片与封装基板距离最近的最内层的塑封层中，这样可以减少高频信号 阻抗不连续引线引起的信号反射，增大两芯片引脚连线距离，减少两芯片引线间的电容性 耦合和电感性耦合；而将频率相对较低的芯片依次封装在距离封装基板距离较远的外层塑 封层中。每一塑封层中包括一片或一片以上芯片。同一芯片塑封层中如果包括两片或两片 以上芯片，其各芯片可以水平并列排列或由下至上堆叠排列。如果同一塑封层中的各芯片 采用水平并列排列，那么同一层芯片塑封层中的各芯片均固定在其下一层塑封层之外的屏 蔽胶上，而最内层芯片塑封层中的各芯片均固定在封装基板上；如果同一塑封层中的各芯 片采用由下至上堆叠排列，那么上部芯片用粘接剂固定在其下部芯片之上或采用倒装焊的 方式直接固定在封装基板之上，其同一塑封层中最下端的芯片固定在其下一层塑封层外的 屏蔽胶上。对于最内层塑封层来说，其最下部的芯片通过粘接剂固定在封装基板上，或采用 倒装焊的方式直接固定在封装基板上。本发明实施例提供的三维混合信号芯片堆叠封装体内的所有芯片皆与封装基板 进行电连接，一般采用引线键合的方式与封装基板连接；封装体内最内层的塑封层中直接 固定在封装基板上的芯片还可以采用倒装焊的方式与封装基板进行电连接。当与封装基板 固定的芯片采用倒装焊方式与封装基板连接时，芯片的凸点处可以涂覆有底部填充胶，用于保护凸点。塑封层的尺寸比该塑封层最外层的芯片基板的尺寸大，为了便于屏蔽胶涂覆和胶 量的控制，最外层塑封层的侧面通常为垂直面，而其他塑封层的侧面可以是垂直面或是上 部较窄且底部较宽的斜坡面。在相邻的两层塑封层之间涂覆屏蔽胶。屏蔽胶是一种含有高导电率和高导磁率的 微颗粒的胶体；其中微颗粒可以是铁、钴和镍中的一种或几种。上述微颗粒还可以与其他金 属构成合金一起参杂在胶体中。屏蔽胶具有粘合性和较高的电磁屏蔽功能，可用来削弱噪 声源信号的近场耦合。屏蔽胶涂覆在塑封层外部表面，并将塑封层完全覆盖，屏蔽胶的下部 与封装基板相连接。在封装基板上，屏蔽胶与封装基板的连接处分布有多个导热孔，用于散 热；同时，屏蔽胶与封装基板的导热孔和封装基板金属层形成的屏蔽结构也可用于散热。为 了保证屏蔽结构的屏蔽效能，封装基板上的导热孔间隔应小于屏蔽电磁波最小波长的1/4 ； 对于更高要求的屏蔽效能，封装基板上的导热孔间隔应小于屏蔽电磁波最小波长的1/20。此外，封装基板之上还可以固定无源元件，该无源元件一般设置在最外层塑封层 中，并与最外层塑封层中的芯片一起进行塑封。无源元件可以通过堆叠结构集成在一个封 装体内，形成功能更强的混合信号系统。在对需要屏蔽的混合信号芯片堆叠封装时，都可以采用本发明实施例提供的带有 屏蔽结构的多次塑封三维堆叠封装结构。为了较少的堆叠整体厚度和信号质量限制，每个 芯片都需减薄后堆叠来减少互联线的长度，在引线键合时也可以采用键合高度很低的反向 拱丝技术。通常数字芯片作为噪声源尺寸较大，而模拟、射频芯片作为敏感芯片尺寸较小，这 种尺寸上的差异也为芯片堆叠提供了足够空间。塑封底层芯片减薄后同样可以减少外层芯 片引线键合的打线长度或倒装焊的凸点高度。另外，塑封减薄后的顶部有很好的平整度便 于芯片粘贴。现结合附图进行说明实施例1参见图1，图1示出了本发明实施例1的一种三维混合信号芯片堆叠封装体的剖 面示意图。其中，101为芯片封装体的封装基板衬底；102为封装基板的金属层；103是封装 基板上用于互联或导热的通孔；104是封装基板的阻焊层；105是封装基板用于互联或导热 的导热孔；106是封装基板上用于互联的焊盘；107是封装基板用于BGA封装的焊盘；在107 的下部是BGA封装中的焊锡球108 ；在最内层塑封层100中包括芯片110，芯片110通过粘 接剂109固定在封装基板的阻焊层104之上。本实施例中芯片110采用引线键合方式，通 过金线111与封装基板的焊盘106相连接。塑封层的主要成分为树脂和填充物。最内层塑封层100的侧面为上窄下宽的斜坡 面。在最内层塑封层100的外部表面涂覆有用于电磁场近场屏蔽和粘贴芯片的屏蔽胶113。屏蔽胶外部是第二塑封层150，第二塑封层150内塑封有一片芯片112，芯片112 通过屏蔽胶113固定在最内层塑封层100外部，并通过金线111与封装基板电连接。除了 与封装基板相连的下部以外，第二塑封层150将最内层塑封层100完全覆盖。屏蔽胶113 将最底部塑封层包裹其中。在封装基板上，屏蔽胶113的下部与封装基板相连接的地方均 勻分布有导热孔105。屏蔽胶113与导热孔105和封装基板的金属层102构成了一个完整的屏蔽结构。第二塑封层150的侧面采用常规的垂直面形式。实施例2参见图2，图2示出了本发明实施例2的一种三维混合信号芯片堆叠封装体的剖面 示意图。该实施例中的三维混合信号芯片堆叠封装体的基本结构与实施例一中的三维混 合信号芯片堆叠封装体一致，是由最内层塑封层200和第二塑封层250构成。其主要区别 在于最内层塑封层200中的芯片217与封装基板的连接方式。该实施例中最内层塑封层 200中的芯片217采用倒装焊方式与封装基板电连接。芯片217的下部是用于倒装焊的凸 点215，可以是焊锡球或圆柱形凸点，其凸点与封装基板上用于互联的焊盘206相连接。在 芯片217与封装基板之间的空隙内涂覆底部填充胶216。实施例3参见图3，图3示出了本发明实施例3的一种三维混合信号芯片堆叠封装体的剖面 示意图。该实施例中的三维混合信号芯片堆叠封装体的基本结构与实施例1中的三维混合 信号芯片堆叠封装体一致，是由最内层塑封层300和第二塑封层350构成。其主要区别在 于其最内层塑封层300中包括芯片310和芯片320。该两片芯片水平并列排列在封装基 板之上，与封装基板之间通过粘接剂309进行连接，并采用引线键合的方式通过金线311与 封装基板电连接。实施例4参见图4，图4示出了本发明实施例4的一种三维混合信号芯片堆叠封装体的剖 面示意图。该实施例中的三维混合信号芯片堆叠封装体的基本结构与实施例1中的三维混 合信号芯片堆叠封装体一致，其主要区别在于其最内层塑封层400中包括芯片410和芯片 420。该两片芯片水平并列排列在封装基板之上，其中芯片410采用引线键合的方式与封装 基板电连接，而芯片420采用倒装焊的方式与封装基板电连接。在最内层塑封层400外部 还包括第二塑封层450，该层包括相互堆叠排列的芯片430和芯片440 ；其中，芯片430通过 涂覆在最内层塑封层400外部的屏蔽胶413固定在最内层塑封层400上，而芯片440通过 粘接剂409固定在芯片430的上部。此外，第二层塑封层内还包括固定在封装基板上的无 源元件419。实施例5参见图5，图5示出了本发明实施例5的一种三维混合信号芯片堆叠封装体的剖面 示意图。该实施例中的三维混合信号芯片堆叠封装体与前述实施例4的三维混合信号芯片 堆叠封装体的主要不同在于，该实施例除包括最内层塑封层500和第二塑封层550之外，还 包括第三塑封层560。在最内层塑封层500内塑封有水平并列排列的芯片510和芯片520。 在第二塑封层550内塑封有堆叠排列的芯片530和芯片M0。最内层塑封层500与第二塑 封层550之间涂覆第一层屏蔽胶513。第三塑封层560内包括芯片570。芯片570通过涂覆在第二塑封层550的外部表 面的第二层屏蔽胶523固定在第二塑封层550的外部。芯片570还通过金线511与封装基 板电连接。此外，第三塑封层层内还包括固定在封装基板上的无源元件519。参见图6至图8，本发明实施例还提供了一种上述三维混合信号芯片封堆叠装体 的制备方法，具体包括以下步骤
步骤1 制备封装基板；根据实际设计需要，在封装基板601上进行布线；并在屏蔽胶与封装基板601的连 接处设置一个以上导热孔605，该导热孔605与封装基板内的金属层602连接；封装基板包括两层基板衬底601，在两层基板衬底之间是基板金属层602 ；基板的 上下表面有阻焊层604，在阻焊层604上根据被封装的芯片的管脚设置有互联焊盘606 ；在 封装基板上还有贯穿基板的通孔603以及由互联焊盘606至基板金属层602的导热孔605 ；步骤2 封装最内层塑封层；将最内层的芯片固定在封装基板上，其固定方式可以采用倒装焊将芯片焊接在封 装基板上，或直接利用粘接剂将芯片粘接在封装基板上；本实施例中采用粘接剂709将芯 片710固定在封装基板上；芯片710的金线711与封装基板电连接；芯片710固定后，进行 整体塑封，在芯片710外部制备最内层塑封层714，除底部外，最内层塑封层714将芯片710 包裹其中；最内层塑封层714的侧面采用上窄下宽的斜面结构；步骤3 根据需要依次封装其他外围塑封层；在最内层塑封层800的外部涂覆屏蔽胶813 ；屏蔽胶813将最内层塑封层800完 全覆盖，屏蔽胶813的下部与封装基板上表面的互联焊盘806相连接；同时，在封装基板上 表面与互联焊盘806相连接的部位还开有若干导热孔805 ；通过最内层塑封层外涂覆的屏蔽胶，将其外层至少一片芯片固定在最内层塑封层 之上，并在封装基板上对该层芯片屏蔽层进行整体封装；当塑封层含有多个芯片时，可以将 底层的芯片通过屏蔽胶固定在最内层塑封层之上，将其他芯片通过粘接剂依次堆叠固定， 并在封装基板上对该层芯片进行整体封装。该步骤可以重复多次，每次重复都以其内部相 邻的塑封层作为最内层塑封层，进而实现多层塑封。本实施例中，在最内层塑封层800外部表面涂覆的屏蔽胶813上，将芯片820粘接 在屏蔽胶813之上，并将芯片820的金线811与封装基板连接；在封装基板上进行整体封 装，形成第二塑封层850。本发明实施例提供的三维混合信号芯片堆叠封装体结构适用于各种射频数字，模 拟数字或者需要屏蔽的多个高速数字芯片等多芯片混合系统堆叠封装，具有较高的屏蔽效 能和较好的散热与机械性能等特点。以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和 原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
权利要求
1.一种三维混合信号芯片堆叠封装体，包括一封装基板，其特征在于，在所述封装基 板上堆叠固定有最内层塑封层以及至少一层外部塑封层；每层塑封层内至少塑封有一块芯 片；每层塑封层将其相邻的内部塑封层完全覆盖并与所述封装基板相连接；任意相邻的两 层塑封层之间涂覆有屏蔽胶；所述屏蔽胶与所述封装基板的连接处分布有多个导热孔；每 层塑封层内的芯片皆与所述封装基板电连接。
2.根据权利要求1所述的三维混合信号芯片堆叠封装体，其特征在于，每层塑封层内 的芯片间成水平并列排列；其中，最内层塑封层内的芯片通过粘接剂或采用倒装焊的方式 直接固定在其下部的所述封装基板上，最内层以外的其他塑封层内的芯片通过屏蔽胶固定 在其相邻的内层塑封层之上。
3.根据权利要求1所述的三维混合信号芯片堆叠封装体，其特征在于，每层塑封层内 的芯片间由下至上堆叠排列；其中，最内层塑封层内的最底层的芯片通过粘接剂或采用倒 装焊的方式直接固定在其下部的所述封装基板上，其他芯片通过粘接剂依次固定在其下部 的芯片之上，或采用倒装焊的方式直接固定在所述封装基板之上；最内层以外的其他塑封 层内的最底层的芯片通过屏蔽胶固定在其相邻的内层塑封层之上，其他芯片通过粘接剂依 次固定在其下部芯片之上或采用倒装焊的方式直接固定在所述封装基板之上。
4.根据权利要求1至3中任一所述的三维混合信号芯片堆叠封装体，其特征在于，所述 屏蔽胶是含有高导磁率和高导电率的微颗粒的胶体。
5.根据权利要求1至3中任一所述的三维混合信号芯片堆叠封装体，其特征在于，所述 封装基板上还固定有无源元件。
6.根据权利要求1至3中任一所述的三维混合信号芯片堆叠封装体，其特征在于，所述 封装体的最外层塑封层的侧面为垂直面，其他塑封层的侧面为垂直面或为上部较窄且底部 较宽的斜坡面。
7.根据权利要求2或3所述的三维混合信号芯片堆叠封装体，其特征在于，与所述封装 基板直接固定的芯片采用引线键合或倒装焊的方式与所述封装基板进行电连接。
8.根据权利要求2或3所述的三维混合信号芯片堆叠封装体，其特征在于，采用倒装焊 的方式与所述封装基板电连接的芯片凸点处涂覆有底部填充胶。
9.一种三维混合信号芯片堆叠封装体的制备方法，其特征在于，所述方法包括步骤A 制作封装基板；步骤B 在所述封装基板上封装最内层塑封层；步骤C 在所述最内层塑封层上依次封装至少一层塑封层。
10.根据权利要求9所述的三维混合信号芯片堆叠封装体的制备方法，其特征在于，所 述方法具体包括步骤Al 在封装基本上布线，并在屏蔽胶与所述封装基板的连接处设置一个以上导热 孔，所述导热孔与所述封装基板内的金属层连接；步骤Bl 将至少一片芯片与所述封装基板电连接，并在所述封装基板上进行整体塑 封，形成最内层塑封层；步骤Cl 在所述最内层塑封层外部涂覆屏蔽胶，利用所述屏蔽胶将至少一片芯片固定 在所述最内层塑封层之上，并进行整体封装；根据设计需要重复该步骤，直至完成三维混合 信号芯片堆叠封装体的制作。
全文摘要
本发明公开了一种三维混合信号芯片堆叠封装体，属于半导体元器件技术领域。该芯片堆叠封装体包括一封装基板，在封装基板上堆叠固定有最内层塑封层以及至少一层外部塑封层；每层塑封层内至少塑封有一块芯片；每层塑封层将其相邻的内部塑封层完全覆盖并与封装基板相连接；任意相邻的两层塑封层之间涂覆有屏蔽胶；屏蔽胶与封装基板的连接处分布有多个导热孔；每层塑封层内的芯片皆与封装基板电连接。此外，本发明还公开了一种三维混合信号芯片堆叠封装体的制备方法。本发明的三维混合信号芯片堆叠封装体结构适用于各种射频数字，模拟数字或者需要屏蔽的多个高速数字芯片等多芯片混合系统堆叠封装，具有较高的屏蔽效能和较好的散热性与机械性能。
文档编号H01L21/50GK102104033SQ20091031179
公开日2011年6月22日 申请日期2009年12月18日 优先权日2009年12月18日
发明者万里兮, 刘术华, 周云燕, 周静, 施展, 曹立强, 李君 , 王宇, 相海飞, 赵宁, 钟寒梅 申请人:中国科学院微电子研究所