专利名称：：半导体芯片封装及方形扁平无引脚封装的制作方法
技术领域：
：本发明有关于半导体芯片封装及方形扁平无引脚封装。
背景技术：
：低引脚数芯片封装(low-pin-countchippackage)因其是低价格方案而流行，且因为低引脚数芯片封装的成本低于细微间距球栅阵列封装(ThinandFinepitchBallGridArray,TFBGA)而广泛应用于本产业。随着半导体技术的加快改进，操作速度及相应设计复杂度不断提高。为响应改进的半导体技术的需要，需要高效的半导体封装技术，例如高密度封装(high-densitypackaging)。方形扁平无引脚(QuadFlatNon-lead，以下简称为QFN)封装是一种流行的低引脚数高密度封装类型。因为QFN封装具有相对较短的信号导线(signaltrace)及较快信号传输速度，QFN封装已成为低引脚数芯片封装的主流且适合于高频芯片封装。图1为根据现有技术的QFN封装100的剖面图(cross-sectionalview)。图2为图1所示的QFN封装100的底视图(bottomview)。如图1和图2所示，QFN封装100包括附着(attached)于裸芯片焊盘(diepad)150的芯片(chip)110；多个内连接焊盘(innerconnectionpads)160’，被配置于裸芯片焊盘150的外围周围，和多个外连接焊盘(outerconnectionpads)160”，被配置于内连接焊盘160，的周围。在芯片110的活性表面(activesurface)设置多个键合焊盘(bondingpads)112且键合焊盘112通过金丝114电连接至相应的内连接焊盘160’和外连接焊盘160”。封装体(packagebody)120囊封(encapsulate)芯片110、金丝114、裸芯片焊盘150的上部分、以及内连接焊盘160’和外连接焊盘160”的每一个的上部分160a，这样，内连接焊盘160’和外连接焊盘160”的每一个的下部分160b从封装体120的底部向外延伸。从图2更易看出，一般的，当从QFN封装100的底部观察时，内连接焊盘160’和外连接焊盘160”具有圆形形状。上述QFN封装100的不利点(drawback)之一为当内连接焊盘160’和外连接焊盘160”的间距变更窄时，难以避免(inevitable)使用具有更细微的导线宽度的印刷电路板(PrintedCircuitBoard，以下简称为PCB)。因此，成本增加。图3显示用于图1所示的QFN封装100的PCB的部分布线设计(tracelayout)的示意图。例如，当使用的设计规则包括0.5mm的间距(pitch，P)，及0.27mm的圆形焊盘直径(circlepaddiameter,C)时，需要使用具有细微的导线宽度(width,W)为3mil的PCB。通常具有3mil导线宽度的PCB的成本比具有4mil导线宽度的PCB的成本高出约5%-10%。为降低成本，业界希望使用具有较大导线宽度的PCB。
发明内容有鉴于此，本发明特提供半导体芯片封装及方形扁平无引脚封装。在本发明的一个实施方式中，提供一种半导体芯片封装，包括芯片、多个内连接焊盘、多个外连接焊盘、多个键合焊盘以及封装体。内连接焊盘，被配置于芯片的外围周围；外连接焊盘，被配置于内连接焊盘和半导体芯片封装的外围之间，其中，当从半导体芯片封装的底部观察时，外连接焊盘其中之一具有椭圆形形状；键合焊盘，被设置于芯片的活性表面之上，且键合焊盘通过多个键合线电连接至相应的内连接焊盘和外连接焊盘；封装体，用以囊封芯片、内连接焊盘和外连接焊盘的每一个的上部分及键合线，这样，内连接焊盘和外连接焊盘的每一个的下部分从封装体的底部向外延伸。在本发明的另一个实施方式中，提供一种方形扁平无引脚封装，包括芯片、多个第一和第二连接焊盘、多个键合焊盘以及封装体。第一和第二连接焊盘，被排列为矩阵，且被配置于芯片周围，其中，当从方形扁平无引脚封装的底部观察时，第一和第二连接焊盘具有不同底面形状；键合焊盘，被设置于芯片的活性表面之上，且键合焊盘通过键合线电连接至相应的第一和第二连接焊盘；封装体，用以囊封芯片、第一和第二连接焊盘的每一个的上部分及键合线，这样，第一和第二连接焊盘的每一个的下部分从封装体的底部向外延伸。在本发明的又一个实施方式中，提供一种半导体芯片封装，包括芯片、多个内连接焊盘、多个外连接焊盘、多个键合焊盘以及封装体。内连接焊盘，被配置于芯片的外围周围；外连接焊盘，被配置于内连接焊盘和芯片的外围之间，其中当从半导体芯片封装的底部观察时，外连接焊盘其中之一具有矩形形状且具有长边和短边；键合焊盘，被设置于芯片的活性表面之上，且键合焊盘通过键合线电连接至相应的内连接焊盘和外连接焊盘；封装体，用以囊封芯片、内连接焊盘和外连接焊盘的每一个的上部分及键合线，这样，内连接焊盘和外连接焊盘的每一个的下部分从封装体的底部向外延伸。本发明通过所提供的半导体芯片封装及方形扁平无引脚封装，可用于具有较大导线宽度的PCB，降低PCB的成本。图1为根据现有技术的QFN封装的剖面图。图2为图1所示的QFN封装的底视图。图3显示用于图1所示的QFN封装的PCB的部分布线设计的示意图。图4为根据本发明的一个实施方式的QFN封装的剖面图。图5为图4所示的QFN封装的底视图。图6为特别用于图4的QFN封装的PCB的一部分布线设计的示意图。图7为根据符合本发明的另一个实施方式的QFN封装的底视图。图8为符合本发明的另一个实施方式的QFN封装的底视图的示意图。图9为特别用于图8所示的QFN封装的PCB的部分布线设计的示意图。图10为符合本发明的又一个实施方式的QFN封装的底视图的示意图。具体实施例方式为使本发明之上述和其它目的、特征、和优点能更明显易懂，下文特举出较佳实施方式，并配合附图，作详细说明如下。应注意，以下所述实施方式仅用以例示本发明的目的，其并非本发明的限制。本发明的权利范围应以权利要求为准。图4为根据本发明的一个实施方式的QFN封装200的剖面图。图5为图4所示的QFN封装200的底视图。如图4和图5所示，QFN封装200包括附着于裸芯片焊盘250的芯片210；多个内连接焊盘260，被配置于裸芯片焊盘250的外围周围；多个中间连接焊盘(middleconnectionpads)260’，被配置于内连接焊盘260的周围，以及多个外连接焊盘260”，被配置于中间连接焊盘260，的周围。芯片210可通过传导性粘合层(conductiveadhesivelayer)或者非传导性粘合层(nonconductiveadhesivelayer)附着于裸芯片焊盘250，其中非传导性粘合层例如为环氧树脂(印oxy)。应可理解，在某些情况下，裸芯片焊盘250可被省略，这样，仅芯片210的底面从QFN封装200的底部被暴露。也应可理解，围绕(encompass)裸芯片焊盘250的内连接焊盘260的安排是范例的。在某些情况下，可以省略一些内连接焊盘260。从图5更易看出，多个内连接焊盘260被配置为环绕裸芯片焊盘250。多个外连接焊盘260”被沿着QFN封装200的四个外围边(即外围)配置。中间连接焊盘260’被配置于多个内连接焊盘260和多个外连接焊盘260”之间。在本实施方式中，裸芯片焊盘250、内连接焊盘260、中间连接焊盘260’、外连接焊盘260”设有第一金属涂层(coating)，其中第一金属涂层允许接合(bond)和键合线(bondingwires)214—起被形成。例如，第一金属涂层可包括镍(nickel)层224以及金层222。应可理解，金层222也可为钯(palladium)层。镍层224覆盖(cover)裸芯片焊盘250、内连接焊盘260、中间连接焊盘260，、外连接焊盘260”的上部表面。金层222覆盖镍层224。裸芯片焊盘250、内连接焊盘260、中间连接焊盘260，、外连接焊盘260”的下部表面被第二金属涂层覆盖。第二金属涂层可包括镍层234以及金层232。应可理解，金层232也可为钯层。镍层234覆盖裸芯片焊盘250、内连接焊盘260、中间连接焊盘260’和外连接焊盘260”的下部表面。金层232覆盖镍层234。第二金属涂层防止裸芯片焊盘250、内连接焊盘260、中间连接焊盘260’、外连接焊盘260”的下部表面受到腐蚀(corrosion)或者污染(contamination),因此，保证辉点可靠性(solder-jointreliability)。在芯片210的活性表面设置多个键合焊盘212且键合焊盘212通过键合线214，例如金丝电连接至相应的内连接焊盘260、中间连接焊盘260’和外连接焊盘260”。封装体220囊封芯片210，键合线214，裸芯片焊盘250的上部分，以及内连接焊盘260、中间连接焊盘260’和外连接焊盘260”的每一个的上部分260a，这样，内连接焊盘260、中间连接焊盘260’和外连接焊盘260”的每一个的下部分260b从封装体220的底部向外延伸。封装体220可通过现有技术的塑料成型(plasticmolding)方法例如传递模塑(transfermolding)或者其它可用成型方法形成。QFN封装200可被安放于基板例如PCB或者母板(motherboard)例如其它无引线(Ieadless)装置上。例如，相应于从QFN封装200的底面被暴露的内连接焊盘260、中间连接焊盘260，和外连接焊盘260”的样式的焊膏(solderpaste)样式被丝网印刷(screenprinted)在PCB之上。QFN封装200接着被定位(positioned)于PCB并且焊接剂被通过现有技术的表面贴装技术(surfacemounttechnology)回流(reflowed)。从图5更易看出，当从QFN封装200的底部观察时，中间连接焊盘260’和外连接焊盘260”的每一个具有椭圆形形状，而当从QFN封装200的底部观察时，内连接焊盘260的每一个具有圆形形状。在另一个实施方式中，当从QFN封装200的底部观察时，所有内连接焊盘260、中间连接焊盘260’和外连接焊盘260”可具有椭圆形形状。应可理解，在本发明的上下文中，术语“椭圆”贯穿于其中，“椭圆”可指包括真实(truly)椭圆形的形状，即具有直的(straight)平行(或者稍微偏离)边，通过半圆(或者其片断)覆盖两端(ends)的轮廓(outline)，也可意指为包括那些外表上为椭圆形或者卵形的形状。根据本发明的一个实施方式，当从QFN封装200的底部观察时，仅从封装体220的底部向外延伸的中间连接焊盘260’和外连接焊盘260”的每一个的下部分260b，具有椭圆形形状。当从QFN封装200的底部观察时，中间连接焊盘260’和外连接焊盘260”的每一个的上部分260a，具有圆形形状。以此方式，中间连接焊盘260’和外连接焊盘260”的每一个的上部分260a的一部分(section)被从QFN封装200的底部暴露。然而，在另一个实施方式中，当从QFN封装200的底部观察时，中间连接焊盘260’和外连接焊盘260”的每一个的上部分260a和下部分260b二者均可具有相同的椭圆形形状。如图5所示，当从QFN封装200的底部观察时，中间连接焊盘260’和外连接焊盘260”的每一个的椭圆形下部分260b具有长轴和短轴。中间连接焊盘260’和外连接焊盘260”被沿着芯片210的外边沿安排，这样，中间连接焊盘260’和外连接焊盘260”的每一个的椭圆形下部分260b的长轴大体上被指示于相对于芯片210的中心的半径方向上。然而，应可理解，在某些情况下，中间连接焊盘260’和外连接焊盘260”的每一个的椭圆形下部分260b的长轴可大体上垂直于芯片210的外边沿。根据本实施方式，内连接焊盘260、中间连接焊盘260’和外连接焊盘260”被安排为具有单一间距265的矩阵，所述的矩阵关于芯片210的中心辐射对称(radiallysymmetrical)。使用本实施方式的一个优点是，PCB的成本明显降低。图6为特别用于图4的QFN封装200的PCB的一部分布线设计(layout)的示意图。为简洁起见，仅绘示相应于图5的虚线(dashedline)区380所特别指出的两个内连接焊盘260、两个中间连接焊盘260’和两个外连接焊盘260”的六个焊接剂球焊盘(solderballlands)381、382、383、384、385、386。如图6所示，因为内连接焊盘260、中间连接焊盘260’和外连接焊盘260”被安排为具有单一间距的矩阵，PCB之上的焊接剂球焊盘381-386也具有单一间距(以P表示)。例如，焊接剂球焊盘381的中心和焊接剂球焊盘382的中心之间的距离等于焊接剂球焊盘383的中心和焊接剂球焊盘384的中心之间的距离。焊接剂球焊盘383-386具有相应于虚线区380之内的中间连接焊盘260’和外连接焊盘260”的形状的椭圆形形状结构(configuration)。焊接剂球焊盘383-386的每一个均具有长轴(majoraxis,以A表示)及短轴(minoraxis,以B表示)。根据本实施方式，当使用的设计规则包括0.5mm的间距(P)、0.27mm的圆形焊盘直径(以C表示)、0.27mm的长轴(A)、0.19mm的短轴时(B)，4mil的导线宽度(W)是可允许的(在此种情况下，焊接剂球焊盘383和384之间的距离D，例如，为大约0.31mm)。在另一个实施方式中，在两个邻近的焊接剂球焊盘383和384之间也可能排布(route)两条3mil的导线，因为当和现有技术相比时，两个邻近的焊接剂球焊盘383和384之间的空间(space)，即距离D，增加。内连接焊盘260、中间连接焊盘260’和外连接焊盘260”被安排为具有单一间距265的矩阵，并且中间连接焊盘260’和外连接焊盘260”的空间大于中间连接焊盘260’和内连接焊盘260的空间也是本实施方式的一个密切特性。应可注意，在一个范例中，PCB之上的焊接剂球焊盘383-386的每一个的长轴可稍微大于焊接剂球焊盘381和382的每一个的圆形焊盘直径，这样，焊接剂球焊盘383-386的7每一个的表面区域大体上等于焊接剂球焊盘381和382的每一个的表面区域。通过这样，焊接剂球的每一个的接触表面区域可大体上相等。焊接剂球和焊接剂球焊盘之间的连接强度(jointstrength)由接触表面区域(contactsurfacearea)决定。通过为相等尺寸的焊接剂球提供大体上相同的接触表面区域，PCB之上可避免不需要的焊接剂溢出(overflow)。然而，以上描述的方式并不是本发明的限制。在另一些情况下，外连接焊盘的每一个的底面区域可小于或者等于内连接焊盘的每一个的底面区域。图7为根据符合本发明的另一个实施方式的QFN封装200a的底视图，其中相似数值的标号代表相似的层(layers)，区域(regions)或者元件(elements)。如图7所示，QFN封装200a包括裸芯片焊盘250以接收芯片(图7中未示出)；多个内连接焊盘360，被配置于裸芯片焊盘250的外围周围；多个中间连接焊盘360’，被配置于内连接焊盘360的周围；多个外连接焊盘360”，被配置于中间连接焊盘360’的周围。封装体220囊封裸芯片焊盘250的上部分，内连接焊盘360、中间连接焊盘360’和外连接焊盘360”的每一个的上部分360a，这样，内连接焊盘360、中间连接焊盘360’和外连接焊盘360”的每一个的下部分360b从封装体220的底部向外延伸。当从QFN封装200a的底部观察时，中间连接焊盘360’和外连接焊盘360”的每一个的下部分360b具有矩形形状，具有长边(longside)和短边(shortside)，且当从QFN封装200a的底部观察时，内连接焊盘360的每一个具有正方形形状。在本实施方式中，在QFN封装200a的底部的四个角落390，连接焊盘362(通过虚线区表示)的每一个的形状和内连接焊盘360的每一个的形状保持相同。在一个范例中，在QFN封装200a的底部的四个角落390的连接焊盘362的每一个的尺寸未被调整，并大体上和内连接焊盘360的每一个的尺寸相同。图8为符合本发明的另一个实施方式的QFN封装200b的底视图的示意图，其中相似数值的标号代表相似的层，区域或者元件。如图8所示，同样地，QFN封装200b包括裸芯片焊盘250以接收芯片(图8中未示出)，多个内连接焊盘460，被配置于裸芯片焊盘250的外围周围；多个中间连接焊盘460’，被配置于内连接焊盘460的周围；多个外连接焊盘460”，被配置于中间连接焊盘460，的周围。内连接焊盘460、中间连接焊盘460，和外连接焊盘460”被安排为交错结构(staggeredconfiguration)。封装体220囊封裸芯片焊盘250的上部分，内连接焊盘460、中间连接焊盘460，和外连接焊盘460”的每一个的上部分460a，这样，内连接焊盘460、中间连接焊盘460，和外连接焊盘460”的每一个的下部分460b从封装体220的底部向外延伸。当从QFN封装200b的底部观察时，中间连接焊盘460，和外连接焊盘460”的每一个的下部分460b具有椭圆形形状，并且当从QFN封装200b的底部观察时，内连接焊盘360的每一个具有圆形形状。QFN封装200b具有对角线400且中间连接焊盘460，和外连接焊盘460”的每一个的下部分460b的长轴被指示为平行于对角线400。根据本实施方式，内连接焊盘460、中间连接焊盘460’和外连接焊盘460”被安排为具有单一间距的矩阵，所述的矩阵关于芯片210的中心辐射对称。图9为特别用于图8所示的QFN封装200b的PCB的部分布线设计的示意图。为简洁起见，仅绘示出相应于通过图8的虚线区480特别指出的两个内连接焊盘460、两个中间连接焊盘460，和两个外连接焊盘460”的六个焊接剂球焊盘481、482、483、484、485、486。如图9所示，PCB之上的焊接剂球焊盘481-486也具有单一间距⑵。例如，焊接剂球焊盘8481的中心和邻近的焊接剂球焊盘483的中心之间的距离等于焊接剂球焊盘484的中心和邻近的焊接剂球焊盘485的中心之间的距离。在虚线区480之内，焊接剂球焊盘483-486具有相应于中间连接焊盘460，和外连接焊盘460”的形状的椭圆形形状结构。焊接剂球焊盘483-486的每一个均具有长轴及短轴。根据本实施方式，当使用的设计规则包括0.5mm的间距(P)、0.27mm的圆形焊盘直径、0.27mm的长轴、0.19mm的短轴时，并且由于椭圆形焊接剂球焊盘483-486的长轴也和对角线400对准，4mil的导线宽度(W)是可允许的。图10为符合本发明的又一个实施方式的QFN封装200c的底视图的示意图，其中相似数值的标号代表相似的层、区域或者元件。如图10所示，QFN封装200c包括裸芯片焊盘250以接收芯片(图10中未示出)，多个内连接焊盘460，被配置于裸芯片焊盘250的外围周围；多个中间连接焊盘460’，被配置于内连接焊盘460的周围；多个外连接焊盘460”，被配置于中间连接焊盘460，的周围。内连接焊盘460、中间连接焊盘460，和外连接焊盘460”被安排为交错结构。封装体220囊封裸芯片焊盘250的上部分，内连接焊盘460、中间连接焊盘460，和外连接焊盘460”的每一个的上部分460a，这样，内连接焊盘460、中间连接焊盘460，和外连接焊盘460”的每一个的下部分460b从封装体220的底部向外延伸。当从QFN封装200c的底部观察时，中间连接焊盘460，和外连接焊盘460”的每一个的下部分460b具有椭圆形形状，并且当从QFN封装200c的底部观察时，内连接焊盘460的每一个具有圆形形状。QFN封装200c具有第一对角线400a以及第二对角线400b。内连接焊盘460、中间连接焊盘460’和外连接焊盘460”可被分为四组，分别被配置于通过虚线坐标轴χ轴和y轴界定的四个象限区(quadrantregions)500、600、700和800。在本实施方式中，象限区500和象限区700之内的中间连接焊盘460，和外连接焊盘460”的每一个的下部分460b的长轴被指示为平行于第一对角线400a，并且象限区600和象限区800之内的中间连接焊盘460，和外连接焊盘460”的每一个的下部分460b的长轴被指示为平行于第二对角线400b。以上所述仅为本发明的较佳实施方式，凡依本发明权利要求所做的均等变化和修饰，均应属本发明的涵盖范围。9权利要求一种半导体芯片封装，包括芯片；多个内连接焊盘，被配置于该芯片的外围周围；多个外连接焊盘，被配置于该多个内连接焊盘和该半导体芯片封装的外围之间，其中，当从该半导体芯片封装的底部观察时，该多个外连接焊盘其中之一具有椭圆形形状；多个键合焊盘，被设置于该芯片的活性表面之上，且该多个键合焊盘通过多个键合线电连接至相应的该多个内连接焊盘和该多个外连接焊盘；以及封装体，用以囊封该芯片、该多个内连接焊盘和该多个外连接焊盘的每一个的上部分及该多个键合线，这样，该多个内连接焊盘和该多个外连接焊盘的每一个的下部分从该封装体的底部向外延伸。2.根据权利要求1所述的半导体芯片封装，其特征在于，当从该半导体芯片封装的该底部观察时，该多个内连接焊盘其中之一具有圆形形状。3.根据权利要求1所述的半导体芯片封装，其特征在于，当从该半导体芯片封装的该底部观察时，该多个内连接焊盘其中之一具有正方形形状。4.根据权利要求1所述的半导体芯片封装，其特征在于，该半导体芯片封装为方形扁平无引脚封装。5.根据权利要求1所述的半导体芯片封装，其特征在于，该半导体芯片封装更包括裸芯片焊盘，且其中该芯片附着于该裸芯片焊盘。6.根据权利要求1所述的半导体芯片封装，其特征在于，该多个内连接焊盘和该多个外连接焊盘被排列为具有单一间距的矩阵。7.根据权利要求1所述的半导体芯片封装，其特征在于，该多个内连接焊盘在两个内连接焊盘之间具有第一空间，且该多个外连接焊盘在两个外连接焊盘之间具有第二空间，以及其中该第二空间大于该第一空间。8.根据权利要求1所述的半导体芯片封装，其特征在于，该多个外连接焊盘的每一个的该下部分具有长轴和短轴，且该长轴大体上被指示为相对于该芯片的中心的半径方向上。9.根据权利要求1所述的半导体芯片封装，其特征在于，该多个外连接焊盘的每一个的该下部分具有长轴和短轴，且该长轴大体上垂直于该芯片的外边沿。10.根据权利要求1所述的半导体芯片封装，其特征在于，该多个外连接焊盘的每一个的该下部分具有长轴和短轴，且该长轴大体上被指示于对角方向上，其中，该对角方向和该半导体芯片封装的对角线平行。11.一种方形扁平无引脚封装，包括-H-*LL心片；多个第一和第二连接焊盘，被排列为矩阵，且被配置于该芯片周围，其中，当从该方形扁平无引脚封装的底部观察时，该多个第一和第二连接焊盘具有不同底面形状；多个键合焊盘，被设置于该芯片的活性表面之上，且该多个键合焊盘通过多个键合线电连接至相应的该多个第一和第二连接焊盘；以及封装体，用以囊封该芯片、该多个第一和第二连接焊盘的每一个的上部分及该多个键合线，这样，该多个第一和第二连接焊盘的每一个的下部分从该封装体的底部向外延伸。12.根据权利要求11所述的方形扁平无引脚封装，其特征在于，该多个第一和第二连接焊盘的该矩阵关于该芯片的中心辐射对称。13.根据权利要求11所述的方形扁平无引脚封装，其特征在于，该多个第一和第二连接焊盘的该矩阵具有单一间距。14.根据权利要求11所述的方形扁平无引脚封装，其特征在于，该方形扁平无引脚封装更包括裸芯片焊盘，其中该芯片附着于该裸芯片焊盘。15.根据权利要求11所述的方形扁平无引脚封装，其特征在于，该多个第一连接焊盘为多个内连接焊盘且该多个第二连接焊盘为多个外连接焊盘，其中该多个外连接焊盘其中之一的底面区域小于或者等于该多个内连接焊盘其中之一的底面区域。16.根据权利要求15所述的方形扁平无引脚封装，其特征在于，该多个外连接焊盘的底面区域其中之一为椭圆形形状且具有长轴和短轴，且该长轴大体上被指示为相对于该芯片的中心的半径方向上。17.根据权利要求15所述的方形扁平无引脚封装，其特征在于，该多个外连接焊盘的底面区域其中之一为椭圆形形状且具有长轴和短轴，且该长轴大体上垂直于该芯片的外边沿。18.根据权利要求15所述的方形扁平无引脚封装，其特征在于，该多个外连接焊盘的底面区域其中之一为椭圆形形状且具有长轴和短轴，且该长轴大体上被指示于对角方向上，其中，该对角方向和该半导体芯片封装的对角线平行。19.根据权利要求11所述的方形扁平无引脚封装，其特征在于，该多个外连接焊盘的底面区域其中之一为矩形形状且具有长边和短边。20.一种半导体芯片封装，包括-H-*LL心片；多个内连接焊盘，被配置于该芯片的外围周围；多个外连接焊盘，被配置于该多个内连接焊盘和该芯片的外围之间，其中当从该半导体芯片封装的底部观察时，该多个外连接焊盘其中之一具有矩形形状且具有长边和短边；多个键合焊盘，被设置于该芯片的活性表面之上，且该多个键合焊盘通过多个键合线电连接至相应的该多个内连接焊盘和该多个外连接焊盘；以及封装体，用以囊封该芯片、该多个内连接焊盘和该多个外连接焊盘的每一个的上部分及该多个键合线，这样，该多个内连接焊盘和该多个外连接焊盘的每一个的下部分从该封装体的底部向外延伸。全文摘要本发明涉及半导体芯片封装及方形扁平无引脚封装。方形扁平无引脚封装包括芯片、多个第一和第二连接焊盘、多个键合焊盘以及封装体。第一和第二连接焊盘，被排列为矩阵，且被配置于芯片周围，其中，当从方形扁平无引脚封装的底部观察时，第一和第二连接焊盘具有不同的底面形状；键合焊盘被设置于芯片的活性表面上，且通过键合线电连接至相应的第一和第二连接焊盘；封装体，用以囊封芯片、第一和第二连接焊盘的每一个的上部分及键合线，这样，第一和第二连接焊盘的每一个的下部分从封装体的底部向外延伸。所述半导体芯片封装及方形扁平无引脚封装，可用于具有较大导线宽度的PCB，降低PCB的成本。文档编号H01L23/13GK101887870SQ20101000007公开日2010年11月17日申请日期2010年1月6日优先权日2009年5月11日发明者刘嘉惠,张峻玮,谢东宪申请人:联发科技股份有限公司