专利名称：半导体封装件及其制造方法
技术领域：
本发明是有关于一种半导体封装件及其制造方法，且特别是有关于一种具有焊线球(stud bump)的半导体封装件及其制造方法。
背景技术：
传统的堆栈式(stacked)半导体结构由多个芯片堆栈而成。每个芯片具有数个焊球(solderball)，该些锡球以回焊(reflow)方式形成于芯片上。芯片与芯片之间以另外的焊球，亦采用回焊的方式电性连接互相堆栈的芯片。然而，芯片在堆栈前经过一次回焊工艺，互相堆栈时又经过一次回焊工艺，亦即， 每个芯片至少经过二次回焊工艺。如此，会因为回焊工艺的高温而增加芯片的翘曲量，导致堆栈式半导体结构严重变形。
发明内容
本发明有关于一种半导体封装件及其制造方法，半导体封装件提供至少一焊线球。该焊线球以打线技术(wire bonding)形成，该焊线球用以与一半导体组件对接。由于该半导体组件与该焊线球的接合工艺可采用回焊以外的方式完成，因此可降低半导体封装件因受到高温所产生的变形量。根据本发明的一方面，提出一种半导体封装件。半导体封装件包括一芯片、一封胶、一贯孔、一第一介电层、一第一图案化导电层、一贯孔导电层、一第二图案化导电层及一第一焊线球。芯片具有一芯片侧面及相对的一主动表面与一芯片背面并包括一第一接垫， 第一接垫形成于主动表面上。封胶具有相对的一第一封胶表面与一第二封胶表面。第一封胶表面露出第一接垫，封胶并包覆芯片背面及芯片侧面。贯孔从第一封胶表面贯穿至第二封胶表面。第一介电层形成于第一封胶表面并具有露出贯孔的一第一开孔。贯孔导电层形成于贯孔内。第一图案化导电层形成于第一开孔内并延伸至贯孔导电层。第二图案化导电层形成于第二封胶表面并延伸至贯孔导电层。第一焊线球形成于第二图案化导电层。根据本发明的另一方面提出一种半导体封装件的制造方法。制造方法包括以下步骤。提供具有一黏贴层的一载板；设置数个芯片于黏贴层上，每个芯片具有一芯片侧面及相对的一主动表面与一芯片背面并包括一第一接垫，第一接垫形成于主动表面上并面向黏贴层；以一封胶包覆每个芯片的芯片侧面及芯片背面，封胶具有相对的一第一封胶表面与一第二封胶表面；形成数个贯孔于封胶，贯孔从第一封胶表面贯穿至第二封胶表面；移除载板及黏贴层，使第一封胶表面露出芯片的第一接垫；形成一第一介电层于第一封胶表面，第一介电层具有数个第一开孔，该些第一开孔露出该些贯孔；形成一贯孔导电层于该些贯孔内；形成一第一图案化导电层于第一开孔内并延伸至贯孔导电层；形成一第二图案化导电层于第二封胶表面并延伸至贯孔导电层；以打线技术形成一第一焊线球于第二图案化导电层；以及，切割封胶以分离该些芯片。为让本发明的上述内容能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下
图1绘示依照本发明第一实施例的半导体封装件的示意图。图2绘示本发明另一实施例的半导体封装件的剖视图。图3绘示依照本发明第一实施例的半导体封装件的制造流程图。图4A至4F绘示图1的半导体封装件的制造示意图。图5绘示依照本发明第二实施例的半导体组件的示意图。主要组件符号说明100、200 半导体封装件102:芯片104 封胶106:第一介电层110:第二介电层112:锡球114:第一焊线球116:捻断部118、318 半导体组件120 第二接垫122 第一接垫124 贯孔126 第一封胶表面128 第二封胶表面130 第一开孔132 芯片保护层134 第二开孔136:第一图案化导电层138:第二图案化导电层140 黏贴层142 载板144 主动表面146、148、150 侧面152:贯孔导电层154 接垫保护层156 芯片背面158 芯片侧面352:第二焊线球S102-S126 步骤
具体实施例方式以下提出较佳实施例作为本发明的说明，然而实施例所提出的内容，仅为举例说明之用，而绘制的图式为配合说明，并非作为限缩本发明保护范围之用。再者，实施例的图示亦省略不必要的组件，以利清楚显示本发明的技术特点。第一实施例请参照图1，其绘示依照本发明第一实施例的半导体封装件的示意图。半导体封装件100具有贯孔124并包括芯片102、封胶104、第一介电层106、第一图案化导电层136、 贯孔导电层152、第二图案化导电层138、第二介电层110、数个锡球112及数个第一焊线球 114。封胶104具有相对的一第一封胶表面126与一第二封胶表面128。第二图案化导电层138形成于第二封胶表面128上，第一焊线球114可形成于第二图案化导电层138上。第一焊线球114的位置可与贯孔124重迭，如图1中左边的第一焊线球114所示。或者，第一焊线球114的位置亦可沿第二封胶表面128的延伸方向与贯孔124错开一距离，如图1中右边的第一焊线球114所示。第一焊线球114以打线技术形成，因此第一焊线球114具有一呈突出状的捻断部 116，其乃焊线被打线工具头捻断后所形成的外形。请参照图2，其绘示本发明另一实施例的半导体封装件的剖视图。半导体封装件 200更包括一半导体组件118，此处的半导体组件118可以是芯片或另一半导体封装件。半导体组件118包括数个第二接垫120。于本实施例中，可采用回焊以外的接合工艺将半导体组件118的第二接垫120结合至第一焊线球114上以形成堆栈式半导体封装件200。上述的结合工艺例如是超音波接合(ultrasonic bonding)技术。第一焊线球114的材质可以是金属，例如是金(Au)、铝(Al)与铜(Cu)中至少一者的组合。然此非用以限制本发明，第一焊线球114的材质亦可由其它导电材料所组成。当第一焊线球114的材质是金时，由于金的质地较软，在超音波接合技术的使用下有助于第一焊线球114与半导体组件118的第二接垫120的结合性。由于半导体组件118以回焊以外的接合工艺结合至第一焊线球114上，故可减少半导体封装件200承受高温工艺的次数，大幅减少半导体封装件200的变形量。此外，半导体组件118的第二接垫120可包括一接垫保护层154，其以电镀或溅镀 (sputtering)方式形成于第二接垫120的最外层以与第一焊线球114连接。接垫保护层 154除了可避免第二接垫120氧化破坏外，亦可增进第二接垫120与第一焊线球114的结合性。接垫保护层154可由镍(Ni)层及金(Au)层所组成。或者，接垫保护层154可由镍层、 钯(Pa)层及金层所组成，其中接垫保护层154的金层可形成于第二接垫120的最外层，以与第一焊线球114连接。请回到图1，芯片102具有芯片侧面158及相对的主动表面144与芯片背面156 并包括数个第一接垫122及芯片保护层132。第一接垫122及芯片保护层132形成于芯片 102的主动表面144上。其中，芯片侧面158连接主动表面144与芯片背面156，芯片保护层132露出第一接垫122，封胶104包覆芯片102的芯片背面156及芯片侧面158并露出第一接垫122。
第一介电层106形成于第一封胶表面126并具有数个第一开孔130，该些第一开孔 130对应地露出该些贯孔124及该些第一接垫122。第一图案化导电层136形成于第一介电层106上及该些第一开孔130内。贯孔导电层152形成于贯孔124内。贯孔导电层152可以是一薄层，其形成于贯孔124的内侧壁； 或者，贯孔导电层152亦可为一导电柱，其填满整个贯孔124。第二图案化导电层138形成于第二封胶表面128并延伸至贯孔导电层152，使第二图案化导电层138可通过贯孔导电层152电性连接于第一图案化导电层136。第二介电层110形成于第一图案化导电层136上并具有数个第二开孔134。第二开孔134露出贯孔导电层152及第一图案化导电层136的一部份。该些锡球112对应地形成于该些第二开孔134内以电性连接于贯孔导电层152及第一接垫122。锡球112用以电性连接于一外部电路，例如是电路板(PCB)、芯片或另一半导体封装件。以下以图3并搭配图4A至4F来说明图1的半导体封装件100的制造方法。图3 绘示依照本发明第一实施例的半导体封装件的制造流程图，图4A至4F绘示图1的半导体封装件的制造示意图。于步骤S102中，提供如图4A所示的具有黏贴层140的载板142。接着，于步骤S104中，如图4A所示，设置数个芯片102于黏贴层140上。每个芯片 102的第一接垫122面向黏贴层140。为不使图示过于复杂，图4A仅绘示出单个芯片102。该些芯片102可另外于晶圆上制作电路完成并切割分离后，重新分布于黏贴层 140。再来，于步骤S106中，如图4B所示，应用封装技术涂布封胶104，以包覆芯片102 的芯片侧面158及芯片背面156，使封胶104及芯片102形成一封胶体。其中，第一封胶表面126与主动表面144大致上齐平。封胶104可包括酚醛基树脂(Novolac-based resin)、环氧基树脂 (印oxy-basedresin)、硅基树脂(silicone-based resin)或其它适当的包覆剂。封胶104 亦可包括适当的填充剂，例如是粉状的二氧化硅。此外，上述封装技术例如是压缩成型(compression molding)、注射成型 (injection molding)或转注成型(transfer molding)。本实施例的封装过程以重布后的该些芯片102的整体作为封装对象，因此，本实施例的工艺重布芯片的封胶体级封装(Chip-redistribution Encapsulant LevelPackage)，可使制作出的半导体封装件列属芯片尺寸封装(Chip Scale Package, CSP)或晶圆级封装(Wafer Level Package, WLP)等级。此外，重布后的该些芯片102之间可相距一适当距离，使相邻二芯片102之间可形成锡球，即芯片侧面158与封胶104的侧面146之间的锡球112，如图1所示。如此，切割后的半导体封装件100可成为扇出型(fan-out)半导体封装件。然后，于步骤S108中，如图4C所示，应用激或机械钻孔技术形成贯孔124。贯孔 124从第一封胶表面126贯穿至第二封胶表面128。然后，于步骤SllO中，如图4D所示，移除载板142及黏贴层140。载板142及黏贴层140被移除后，封胶104的第一封胶表面126露出第一接垫122及芯片保护层132。
于步骤SllO中之后，可倒置(invert)上述封胶体，使第一封胶表面126朝上，如图4E所示。然后，于步骤S112中，如图4E所示，先应用涂布(apply)技术形成一介电材料覆盖第一封胶表面126、芯片保护层132及第一接垫122后，再应用图案化技术于该介电材料上形成露出该些贯孔124及露出该些第一接垫122的第一开孔130，以形成第一介电层 106。上述涂布技术例如是印刷(printing)、旋涂(spinning)或喷涂(spraying)，而上述图案化技术例如是微影工艺(photolithography)、化学蚀刻(chemical etching)、激光钻孔(laser drilling)、机械钻孔(mechanical drilling)或激光切割。然后，于步骤S114中，先形成一导电材料填入贯孔124内且覆盖第一介电层 106 (第一介电层106绘示于图4E)及第二封胶表面128 (第二封胶表面128绘示于图4F) 后，再应用图案化技术图案化该导电材料以形成如图4F所示的第一图案化导电层136及第二图案化导电层138。形成上述该导电材料的技术例如是化学气相沈积、无电镀法 (electrolessplating)、电解电镀(electrolytic plating)、印刷、旋涂、喷涂、溅镀 (sputtering)或真空沈禾只法(vacuum deposition)。形成于第一介电层106上的导电材料被图案化成第一图案化导电层136，第一图案化导电层136形成于第一介电层106上及该些第一开孔130 (第一开孔130绘示于图4E) 内并延伸至与贯孔导电层152接触，而填入贯孔124的导电材料形成贯孔导电层152。形成于第二封胶表面128上的导电材料被图案化成第二图案化导电层138，第二图案化导电层 138并延伸至与贯孔导电层152接触。于本步骤S114中，第一图案化导电层136、贯孔导电层152及第二图案化导电层 138同时形成。然此非用以限制本发明，于其它实施方面中，第一图案化导电层136、贯孔导电层152及第二图案化导电层138亦可分别由不同工艺技术以相同或不同材料完成。然后，于步骤S116中，应用上述涂布技术搭配上述图案化技术形成如图4F所示的第二介电层110于第一图案化导电层136上。第二介电层110具有数个第二开孔134，一些第二开孔134对应地露出贯孔导电层152，而另一些第二开孔134露出第一图案化导电层 136的一部份。图4F中第二开孔134的位置对应于第一接垫122的位置，然此非用以限制本发明。于其它实施方面中，第二开孔134亦可沿着第二介电层110的延伸方向与第一接垫122错开一距离。由于上述第一介电层106、第一图案化导电层136、贯孔导电层152、第二图案化导电层138及第二介电层112于芯片102重新分配后才形成，因此第一介电层106、第一图案化导电层136、贯孔导电层152、第二图案化导电层138及第二介电层112重新分配层 (Redistributed layer, RDL)。然后，于步骤S118中，形成数个如图4F所示的锡球112于该些第二开孔134内， 以电性连接于第一图案化导电层136。于步骤S118之后，可倒置图4F的封胶体，使第二封胶表面128朝上。然后，于步骤S120中，以打线技术形成数个如图1所示的第一焊线球114于第二图案化导电层138上(第二图案化导电层138绘示于图1)。至此，形成一封装体结构。
在一实施方面中，可视打线机台的操作模式而定，而省略步骤S118的倒置动作。然后，于步骤S122中，切割上述封装体结构，以分离该些芯片102。至此，形成如图 1所示的半导体封装件100。如图1所示，由于切割路径经过重迭的封胶104、第一介电层106及第二介电层 110，因此，切割后的半导体封装件100中的封胶104的侧面146、第一介电层106的侧面148 及第二介电层110的侧面150大致上切齐。其中，封胶104的侧面146连接相对的第一封胶表面126与第二封胶表面128。然后，于步骤S124中，提供半导体组件118。然后，于步骤S126中，以超音波接合的技术，对接第一焊线球114与第二接垫120， 使半导体组件118堆栈于第一焊线球114上。至此，形成图2所示的堆栈式的半导体封装件 200。第二实施例请参照图5，其绘示依照本发明第二实施例的半导体组件的示意图。第二实施例中与第一实施例相同之处沿用相同标号，在此不再赘述。第二实施例的半导体组件318与上述的半导体组件118的不同之处在于，半导体组件318更包括数个第二焊线球352。第二焊线球352的技术特征相似于第一焊线球114，在此不再重复说明。相似于第一实施例的半导体封装件200的制造方法，可利用超音波接合的技术， 对接图1的第一焊线球114与本实施例半导体组件318的第二焊线球352，使半导体组件 318堆栈于第一焊线球114上而形成相似于图2所示的堆栈式的半导体封装件。于另一实施方面中，半导体组件318亦可为一具有相似于半导体封装件100的结构的半导体封装件。进一步地说，二个半导体封装件100可经由超音波接合技术对接。本发明上述实施例所揭露的半导体封装件及其制造方法，半导体封装件具有以打线技术形成的焊线球，该焊线球可与一半导体组件接合以形成堆栈结构。由于该半导体组件与该焊线球的接合工艺可采用回焊以外的方式，故可降低半导体封装件因受到高温所产生的变形量。综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利要求书所界定者为准。
权利要求
1.一种半导体封装件，包括一芯片，具有一芯片侧面及相对的一主动表面与一芯片背面并包括一第一接垫，该第一接垫形成于该主动表面上；一封胶，具有一第一封胶表面与相对应的一第二封胶表面，该第一封胶表面露出该第一接垫，该封胶并包覆该芯片背面及该芯片侧面；一贯孔，从该第一封胶表面贯穿至该第二封胶表面；一第一介电层，形成于该第一封胶表面并具有露出该贯孔的一第一开孔；一贯孔导电层，形成于该贯孔内；一第一图案化导电层，形成于该第一开孔内并延伸至该贯孔导电层； 一第二图案化导电层，形成于该第二封胶表面并延伸至该贯孔导电层；以及一第一焊线球，形成于位于该第二图案化导电层。
2.如权利要求1所述的半导体封装件，其中该第一焊线球的材质金属。
3.如权利要求1所述的半导体封装件，更包括一半导体组件，包括一第二接垫，该半导体组件堆栈于该第一焊线球上并通过该第二接垫电性连接于该第一焊线球。
4.如权利要求1所述的半导体封装件，更包括一半导体组件，包括一第二焊线球，该半导体组件堆栈于该第一焊线球上并通过该第二焊线球电性连接于该第一焊线球。
5.如权利要求1所述的半导体封装件，其中该芯片更包括一芯片保护层，该芯片保护层形成于该主动表面并露出该第一接垫，该半导体封装件更包括一第二介电层，形成于该第一图案化导电层上并具有一第二开孔，该第二开孔露出该贯孔导电层；以及一锡球，形成于该第二开孔以电性连接于该贯孔导电层。
6.如权利要求5所述的半导体封装件，其中该封胶的一侧面、该第一介电层的侧面及该第二介电层的侧面切齐；其中，该封胶的该侧面连接该第一封胶表面与该第二封胶表面。
7.一种半导体封装件的制造方法，包括 提供具有一黏贴层的一载板；设置数个芯片于该黏贴层上，各该些芯片具有一芯片侧面及相对的一主动表面与一芯片背面并包括一第一接垫，该第一接垫形成于该主动表面上并面向该黏贴层；以一封胶包覆各该些芯片的该芯片侧面及该芯片背面，该封胶具有相对的一第一封胶表面与一第二封胶表面；形成数个贯孔于该封胶，该些贯孔从该第一封胶表面贯穿至该第二封胶表面； 移除该载板及该黏贴层，使该第一封胶表面露出该些芯片的该些第一接垫； 形成一第一介电层于该第一封胶表面，该第一介电层具有数个第一开孔，该些第一开孔露出该些贯孔；形成一贯孔导电层于该些贯孔内；形成一第一图案化导电层于该些第一开孔内并延伸至该贯孔导电层； 形成一第二图案化导电层于该第二封胶表面并延伸至该贯孔导电层；以打线技术形成数个第一焊线球于位于该第二图案化导电层；以及切割该封胶，以分离该些芯片。
8.如权利要求7所述的制造方法，其中各该些第一焊线球的材质金属。
9.如权利要求7所述的制造方法，更包括提供一半导体组件，该半导体组件包括数个第二接垫；以及对接该些第一焊线球与该些第二接垫，以使该半导体组件堆栈于该些第一焊线球上。
10.如权利要求9所述的制造方法，其中于对接该些第一焊线球与该些第二接垫的该步骤中更包括以超音波接合技术，对接该些第一焊线球与该些第二接垫。
11.如权利要求7所述的制造方法，其中该半导体组件更包括 提供一半导体组件，该半导体组件包括数个第二焊线球；以及对接该些第一焊线球与该些第二焊线球，以使该半导体组件堆栈于该些第一焊线球上。
12.如权利要求11述的制造方法，其中于对接该些第一焊线球与该些第二焊线球的该步骤中更包括以超音波接合技术，对接该些第一焊线球与该些第二焊线球。
13.如权利要求7述的制造方法，其中各该些芯片更包括一芯片保护层，该芯片保护层形成于该主动表面并露出该第一接垫，该制造方法更包括形成一第二介电层于该第一图案化导电层，该第二介电层具有数个第二开孔，该些第二开孔露出该贯孔导电层；以及形成数个锡球于该些第二开孔，以电性连接于该贯孔导电层。
14.如权利要求7所述的制造方法，其中于切割该封胶的该步骤中更包括沿着一切割路径切割该封胶，该切割路径经过重迭的该封胶、该第一介电层及该第二介电层，使切割后的该封胶的一侧面、该第一介电层的侧面及该第二介电层的侧面切齐； 其中，该封胶的该侧面连接该第一封胶表面与该第二封胶表面。
全文摘要
一种半导体封装件及其制造方法。半导体封装件具有贯孔并包括芯片、封胶、介电层、第一图案化导电层、贯孔导电层、第二图案化导电层及焊线球。芯片具有主动表面、芯片背面及芯片侧面并包括接垫。接垫形成于主动表面上。封胶具有第一封胶表面与相对应的第二封胶表面，第一封胶表面露出接垫。封胶并包覆芯片背面及芯片侧面。介电层形成于第一封胶表面并具有露出贯孔的开孔。贯孔导电层形成于贯孔内。第一图案化导电层形成于开孔内。第二图案化导电层形成于第二封胶表面并延伸至贯孔导电层。焊线球形成于位于第二封胶表面上的图案化导电层。
文档编号H01L23/488GK102201382SQ201010155659
公开日2011年9月28日 申请日期2010年3月26日 优先权日2010年3月26日
发明者丁一权, 陈家庆 申请人:日月光半导体制造股份有限公司