半导体结构和形成方法

专利名称：半导体结构和形成方法
技术领域：
本发明一般而言涉及集成电路(IC)芯片，更具体而言，涉及用于后段制程(BEOL) 互连结构，尤其是包括在超低k介电常数的介电材料内嵌入的Cu的BEOL互连结构的介电帽。
背景技术：
通常，半导体器件包括多个电路，所述电路形成了制造在半导体衬底上的IC。信号 路径的复杂网络通常被布线为连接在半导体衬底表面上分布的元件。这些信号的跨过器件 的有效布线需要形成多级或多层体系，例如，单和双镶嵌互连结构。在典型的互连结构内， 金属过孔垂直于半导体衬底延伸，而金属线路平行于半导体衬底延伸。在常规互连结构中，使用铝和铝合金作为互连冶金以向和从器件的BEOL层中的 器件提供电连接。虽然基于铝的冶金在过去已是用作金属互连的选择材料，但随着用于IC 芯片的电路密度和速度增加且器件尺寸减小到纳米尺度，铝不再满足要求。由此，在纳米电 子器件中采用铜和铜合金作为基于铝的冶金的替代品，这是因为与基于铝的冶金相比，基 于Cu的冶金具有较低的电阻率和较低的对电迁移失效的敏感性。使用基于铜的冶金的一个挑战在于，随着处理步骤的继续，铜容易扩散到周围的 介电材料中。为了抑制铜扩散，可以通过采用保护性阻挡层来隔离含铜互连。例如，这样的 阻挡层包括具有纯的形式、合金化的形式或氮化物的形式的钽、钛或钨的导电扩散阻挡衬 里。沿着含铜互连结构的侧壁和底部设置这些常规阻挡层。除了使用这样的导电扩散阻挡衬里之外，典型地至少在互连结构的铜表面上设置 帽盖层。诸如氮化硅的介电帽盖层已被最广泛用于覆盖金属互连结构的上表面。最近，已 使用包括例如CoWP的无机帽盖层作为金属互连帽盖层。利用如上所述的铜金属化和帽盖层的常规互连结构典型地包括下衬底，该下衬底 可包含诸如晶体管的逻辑电路元件。级间电介质(ILD)覆盖在衬底上。过去的互连结构中 的ILD典型地由二氧化硅构成。然而，在最近和更先进的互连结构中，ILD优选为SiCOH电 介质或具有小于或等于3. 0的介电常数的聚合物热固性材料。在衬底与ILD之间设置粘附 促进剂。例如，可以在ILD顶部上可选地形成诸如氮化硅硬掩模的硬掩模。还可以将该硬 掩模称为抛光停止层。在ILD内嵌入至少一种导电材料。该导电材料在先进的互连结构中 典型地为铜，但可替代地，可以为铝或其他导电材料。当导电材料为铜时，典型地在ILD与 铜冶金之间设置如上所述的扩散阻挡衬里。导电材料的上表面典型地与硬掩模(如果存在)的上表面或ILD (如果不存在硬 掩模)的上表面共面。然后典型地在导电材料和硬掩模(如果存在)或ILD(如果不存在 硬掩模)上设置如上所述的帽盖层。帽盖层起扩散阻挡层的作用，以防止诸如Cu的导电材 料扩散到周围的ILD中。与等离子体增强(PE)化学气相沉积(CVD)膜相比，高密度等离子体(HDP)CVD帽 盖层提供更好的电迁移保护，这是因为HDP CVD膜更容易使金属原子(例如铜原子)沿帽
4盖层中的互连表面的移动停止。最近，用于BEOL互连的超低介电常数材料(即，k等于或低于3.0)的使用已转向 低k两相多孔SiCOH或聚合物热固性介电材料。这些介电材料需要使用后固化步骤，该后 固化步骤使用紫外(UV)或电子束(E束)辐射。例如，该后固化UV辐射引起帽盖层中的拉 伸应力变化。特别地，UV曝光将多数现有技术帽盖层的应力从优选的压缩应力改变为较不 优选地拉伸应力。此外，UV曝光使得现有技术帽盖层开裂，并且会出现帽盖层与超低介电常 数的介电材料之间的粘附问题。帽盖层的任何开裂都会导致金属通过裂缝扩散到ILD中， 导致在帽盖层之下形成金属节结。这样的金属节结会导致由相邻互连线路之间的电流泄漏 引起的短路。UV和/或E束辐射还会导致其他损伤，例如，增加拉伸应力，特别地在随后的电介 质沉积、金属化以及化学机械抛光期间在构图的互连线路之上形成分层和缩孔(blister)。 此外，在先进的纳米电子器件中减小电容的需求也要求帽盖层的总介电常数降低为低于氮 化硅的介电常数(k 7. 0)和氮化硅碳(SiCN，k 5. 5)帽盖层的介电常数。另外，多数为拉伸介电膜的超低k多孔P-SiCOH的使用要求帽盖层必须保持高压 缩应力，以平衡沉积后的和在随后的UV/E束/热处理步骤时的较厚的p-SiCOH ILD中的拉 伸应力。此外，这些帽盖层的沉积必须不引起对超低介电常数介电膜和与帽盖层接触的金 属表面的任何随后的化学或电学损伤。否则，对超低介电常数介电膜和金属表面的损伤会 引起随后的制造步骤的劣化以及对器件性能、产率和可靠性的工艺集成控制的劣化。

发明内容
在本发明的一方面中，描述了一种介电帽盖层，其具有与常规使用的氮化硅和氮 化硅碳相比更低的低介电常数以及与上述介电帽盖层相比更高的对UV和/或E束辐射的 机械和电学稳定性。该介电帽盖层在沉积后的固化步骤时保持压缩应力，并不引起对接触 沉积表面的损伤。上述介电帽盖层包括具有约4. 0或更低的介电常数的三层介电材料，其中这些层 中的至少一层具有良好的抗氧化性，对金属扩散有抵抗性，并且在至少UV固化之下呈现高 机械稳定性。所述介电帽盖层还包括含氮层。所述介电帽盖层还呈现高压缩应力(400MPa 或更高的量级)和高模量(30GPa或更高的量级)，且在沉积后的固化处理下稳定，这导致较 少的膜和器件开裂以及改善的器件可靠性。具体而言，所述介电帽盖层自底部到顶部包括包含含氮材料的第一介电层，其具 有第一厚度和第一压缩应力并在不引起对下伏材料的损伤的条件下被设置；在所述第一介 电层上设置的第二介电层，其具有第二厚度和第二压缩应力，其中所述第二厚度大于所述 第一厚度，并且所述第二压缩应力大于所述第一压缩应力；以及在所述第二介电层上设置 的第三介电层，其具有第三厚度和低于3. 5的介电常数，其中所述第三厚度大于所述第一 厚度和所述第二厚度之和，并且其中即使在暴露于UV辐射之后，所述介电帽盖层也具有固 有的压缩应力。在本发明的一个实施例中，所述介电帽盖层至少被设置在导电材料的上表面(优 选为铜表面)的顶上，所述导电材料被嵌入在介电材料内，所述介电材料优选为具有3. 5或 更低的介电常数的超低k介电材料。
在本发明的另一方面中，提供了一种制造上述介电帽盖层的方法以及一种制造互 连结构的方法，所述互连结构包括至少在导电材料的上表面(优选为铜表面)上设置的介 电帽盖层，所述导电材料被嵌入在ILD内，所述ILD优选为具有3. 5或更低的介电常数的超 低介电常数的介电材料。所述形成介电帽盖层叠方法包括第一沉积包含含氮材料的第一介电层，所述第一 介电层具有第一厚度和第一压缩应力并在不引起对下伏材料的损伤的条件下被设置。接下 来，执行第二沉积步骤，其在所述第一介电层上形成第二介电层，所述第二介电层具有第二 厚度和第二压缩应力，其中所述第二厚度大于所述第一厚度，并且所述第二压缩应力大于 所述第一压缩应力。接下来，执行第三沉积步骤，其在所述第二介电层上形成第三介电层， 所述第三介电层具有第三厚度和低于3. 5的介电常数，其中所述第三厚度大于所述第一厚 度和所述第二厚度之和，并且其中即使在暴露于UV辐射之后，所述介电帽盖层也具有固有 的压缩应力。


图1是(通过截面图)示例出在本发明的实施例中可以采用的初始互连结构的图 示；以及图2是(通过截面图)示例出在图1的初始互连结构上形成介电帽盖层之后的图
7J\ ο
具体实施例方式现在通过参考下面的讨论和本申请附图更详细地描述本发明，本发明提供一种即 使在沉积后处理之后仍具有压缩应力的介电帽盖层，一种制造介电帽盖层的方法，以及一 种包括介电帽盖层的互连结构。应注意，本申请的附图仅仅为示例目的而提供，因此没有按 比例绘制。在下面的描述中，为了提供对本发明的全面理解，阐述了大量的具体细节，例如特 定的结构、组件、材料、尺度、处理步骤和技术。然而，本领域普通技术人员将理解，可以在没 有这些具体细节的条件下实施本发明。在其他情况下，为了避免使本发明模糊，没有详细描 述公知的结构或处理步骤。应理解，当将作为层、区域或衬底的要素称为在另一要素“上”或“上方”时，其可 以直接在该另一要素上，还可以存在居间要素。相反地，当将一要素称为“直接”在另一要 素“上”或“直接在”另一要素“上方”时，则不存在居间要素。还应理解，当将一要素称为被 “连接”或“耦合”到另一要素时，其可以被直接连接或耦合到另一要素，或者可以存在居间 要素。相反地，当将一要素称为被“直接连接”或“直接耦合”到另一要素时，不存在居间要
ο如上所述，在本发明的一个实施例中，提供一种介电帽盖层，其包括具有约4. 0或 更低的介电常数的三层介电材料，其中这些层中的至少一层具有良好的抗氧化性，对导电 金属扩散有抵抗性，并且在至少UV固化时呈现高机械稳定性。该介电帽盖层还包括含氮 层。该介电帽盖层还呈现高压缩应力(400MPa或更高的量级)和高模量(30GPa或更高的量 级)，且在沉积后的固化处理时稳定，这导致较少的膜和器件开裂以及改善的器件可靠性。
具体而言，该介电帽盖层自底部到顶部包括包含含氮材料的第一介电层，其具有 第一厚度和在不引起对下伏的材料的损伤的条件下设置的第一压缩应力；在第一介电层上 设置的第二介电层，其具有第二厚度和第二压缩应力，其中第二厚度大于第一厚度，并且第 二压缩应力大于第一压缩应力；以及在第二介电层上设置的第三介电层，其具有第三厚度 和低于3. 5的介电常数，其中第三厚度大于第一厚度和第二厚度之和，并且其中即使在暴 露于UV辐射之后，该介电帽盖层也具有固有的压缩应力。现在将通过参考本发明的一个实施例更详细地描述该介电帽盖层及其形成方法， 在该实施例中，在初始互连结构的上表面上设置该介电帽盖层。虽然没有具体地示出和示 例该实施例，但可以在至少包括容易氧化的下伏导电材料的其他结构上形成该介电帽盖层。通过首先提供图1所示的初始互连结构10，开始其中在互连结构的上表面上形成 上述介电帽盖层的实施例。具体地，图1所示的初始互连结构10包括互连结构的下互连级 12，其包括介电材料14，在介电材料14中嵌入有至少一个导电特征(即，导电区域)18，所 述至少一个导电特征18通过阻挡层16而与介电材料14分隔。图1所示的初始互连结构10是利用本领域公知的互连处理制成。例如，可以通过 首先向衬底(未示出)的表面施加介电材料14，形成初始互连结构10。未示出的衬底可以 包括半导电材料、绝缘材料、导电材料、或其任何组合。当衬底由半导电材料构成时，可以使 用任何半导体，例如 Si、SiGe、SiGeC, SiC、Ge 合金、GaAs, InAs, InP 和其它 III/V 或 II/VI 化合物半导体。除了所列出的这些半导电材料，本发明还预期这样的情况，其中半导体衬底 是分层的半导体，例如，Si/SiGe、Si/SiC、绝缘体上硅(SOI)或绝缘体上硅锗(SGOI)。当衬底是绝缘材料时，该绝缘材料可以是有机绝缘体、无机绝缘体、或包括多层的 其组合。当衬底是导电材料时，衬底可包括例如多晶硅、元素金属、元素金属的合金、金属硅 化物、金属氮化物、或包括多层的其组合。当衬底包括半导电材料时，可以在其上制造一个 或多个半导体器件，例如，互补金属氧化物半导体(CMOS)器件。下互连级12的介电材料14包括包含无机电介质或有机电介质的任何级间或级间 电介质。介电材料14可以为多孔的或非多孔的。可用作介电材料14的合适电介质的一些 实例包括但不限于=SiO2，倍半硅氧烷(silsesquioxane)，包含Si、C、0和H的原子的C掺 杂的氧化物(即，有机硅酸酯)，热固性聚亚芳基醚(polyarylene ehter)，或其多层。在该 申请中使用术语“聚亚芳基”表示芳基部分(aryl moiety)或被惰性取代的芳基部分，例如， 其通过化学键、稠环、或惰性链接基团(例如，氧、硫、砜、亚砜、羰基)等被链接在一起。介电材料14具有约4. 0或更低的介电常数，其中约3. 5或更低的介电常数更典 型。应注意，在此报导的所有介电常数都是相对于真空测量的，并且将具有约3. 5或更低的 介电常数的介电材料称为低或超低k介电材料。与具有4. 0或更高的介电常数的介电材料 相比，上述电介质降低了寄生串扰。介电材料14的厚度可依赖于技术节点和在BEOL互连结 构中的位置而变化。典型地，对于标准互连结构，介电材料14具有50nm到450nm的厚度。
下互连级12还具有嵌入在(即，位于)介电材料14中的至少一个导电特征18。所 述至少一个导电特征18包括导电区域，该导电区域通过阻挡层16而与介电材料14分隔。 通过光刻(即，向介电材料14的表面施加光致抗蚀剂，将光致抗蚀剂暴露于辐射的期望图 形，以及利用常规抗蚀剂显影液显影经曝光的抗蚀剂)、蚀刻(干法蚀刻或湿法蚀刻)介电材料14中的至少一个开口，并用阻挡层16且接着用形成导电区域的导电材料来填充被蚀 刻区域，形成所述至少一个导电特征18。所述至少一个开口可以是过孔开口、线路开口、或 组合的过孔和线路开口。通过诸如原子层沉积(ALD)、化学气相沉积(CVD)、等离子体增强化学气相沉积 (PECVD)、物理气相沉积(PVD)、溅射、化学溶液沉积或镀敷的沉积工艺，形成阻挡层16，该 阻挡层16包括Ta、TaN, Ti、TiN, Ru、RuN, W、WN、Co、Mn、其组合、或者可以用作阻挡层以防 止导电材料扩散穿过其的任何其他材料。阻挡层16的厚度可以依赖于具体的BEOL结构工艺以及所采用的材料而变化。典 型地，阻挡层16具有2nm到40nm的厚度，其中7nm到20nm的厚度更典型。在形成阻挡层16之后，用形成所述至少一个导电特征18的导电材料填充在介电 材料14内的至少一个开口的剩余区域。用于形成所述至少一个导电特征18的导电材料包 括例如多晶硅、导电金属、包含至少一种导电金属的合金、导电金属硅化物、或其组合。优 选地，用于形成所述至少一个导电特征18的导电材料是诸如Cu、W或Al的导电金属，其中 在本发明中高度优选Cu或Cu合金(例如CuAl、CuMn)。利用包括但不限于CVD、PECVD^i 射、化学溶液沉积或镀敷的常规沉积工艺，将该导电材料填充到介电材料14中的剩余开口 中。在沉积之后，可以使用诸如化学机械抛光(CMP)的常规平面化工艺来提供这样的结构， 其中，阻挡层16和导电特征18中的每一者都具有与介电材料14的上表面基本上共面的上 表面。接下来，如图2所示，在图1所示的初始结构10的顶上，包括在所述至少一个导电 特征18、阻挡层16以及介电材料14的暴露的上表面的顶上，形成介电帽盖层20。介电帽 盖层20包括三层介电叠层，该叠层具有200MPa或更高量级的非常高的沉积后压缩应力，其 中400MPa到IOOOMPa的压缩应力更典型。在一个实施例中，介电帽盖层20的“固有的”压 缩应力为200MPa到2000MPa。即使在执行沉积后的固化工艺之后，仍保持所沉积的介电帽 盖层20的压缩应力。当在互连结构内形成介电帽盖层20时，其改善了互连结构对开裂的 抵抗性，由此改善了器件结构可靠性。介电帽盖层20典型地具有4. 0或更低的介电常数，其中3. 6到4. 0的介电常数更 典型。介电帽盖层20的介电常数比常规SiCN介电帽盖的介电常数低至少20%。此外，介 电帽盖层20形成在不向下伏的介电材料14中引入损伤的条件下，并且其呈现良好的氧化 和扩散阻挡特性。图2所示的介电帽盖层20包括至少三种介电材料层，其自下而上包括第一介电层 20A、第二介电层20B和第三介电层20C。介电帽盖层20的第一介电层20A包含含氮材料，例如，该含氮材料包括氮化硅、氮 化硼、氮化硅硼、碳氮化硅硼、氮化硅碳或氮化碳硼。在本发明的一个实施例中，第一介电层 20A包括氮化硅。当存在碳时，碳的含量典型地为15到40原子％。介电帽盖层20的第一介电层20A具有第一厚度和第一压缩应力。第一介电层20A 的第一厚度典型地为0. 5nm到5nm，其中Inm到2nm的第一厚度更典型。第一介电层20A的 第一压缩应力典型地为500MPa到2000MPa，其中800MPa到1200MPa的第一压缩应力值更典 型。通过在不向诸如介电材料14的下伏材料中引入损伤的沉积条件下沉积而形成介
8电帽盖层20的第一介电层20A。可用于形成第一介电层20A的合适的沉积处理包括但不限 于等离子体增强化学气相沉积(PECVD)、热化学气相沉积、原子层沉积(ALD)、等离子体增 强原子层沉积(PE-ALD)或旋涂方法等。当采用PECVD来形成介电帽盖层20的第一介电层20A时，PECVD条件包括用于 300mm直径晶片的小于125W的低rf功率，其中50W到100W的rf功率更优选。典型地，使 用低于0. 15W/cm2的超低功率密度来执行第一介电层20A的PECVD，其中0. 04W/cm2到0. Iff/ cm2的功率密度更典型。当采用热化学气相沉积、ALD、或PE-ALD来形成第一介电层20A时，使用400°C或 更低的沉积温度。典型地不使用基于卤化物(F，Cl，Br，I)的前体来进行沉积，以防止对下 伏的介电材料的后续损伤。如果电介质是氮化硅，则通常将典型的3让4/^!13前体用于沉积。当采用旋涂技术形成第一介电层20A时，旋涂条件包括400°C或更低的热固化温 度。典型地不使用卤化物(F，Cl，Br，I)旋涂前体来进行旋涂沉积，以防止向下伏的介电材 料引入损伤的后续反应。典型的旋涂前体为六甲基二硅胺烷和N，N-二乙氨基三甲基硅烷 (分另Ij 为 HMDS 禾口 DEATS)。在形成介电帽盖层20的第一介电层20A之后，在第一介电层20A上形成具有第二 厚度和第二压缩应力的第二介电层20B。介电帽盖层20的第二介电层20B的第二厚度大于 第一介电层20A的第一厚度。并且，第二介电层20B的第二压缩应力大于第一介电层20A 的第一压缩应力。特别地，介电帽盖层20的第二介电层20B典型地具有Inm到20nm的厚度(例如， 上述第二厚度)，其中3nm到7nm的厚度更典型。介电帽盖层20的第二介电层20B的第二 压缩应力典型地为SOOMPa到2500MPa，其中IOOOMPa到1800MPa的压缩应力更典型。介电帽盖层20的第二介电层20B包括与第一介电层20A相同或不同的含氮材料。 在本发明的一个实施例中，第一和第二介电层由相同的含氮材料构成，例如，该含氮材料为 氮化硅、氮化硼、氮化硅硼、碳氮化硅硼、氮化硅碳或氮化碳硼。在本发明的另一实施例中， 第一和第二介电层均由氮化硅构成。通过其中沉积具有上述第二压缩应力的介电材料的工艺，形成介电帽盖层20的 第二介电层20B。典型地，通过其中将800W或更高的高rf功率用于300mm直径晶片(约 lw/cm2)的PECVD来形成第二介电层20B。在优选实施例中，通过其中采用范围从400W( 0. 5w/cm2)到1200ff( 1. 5w/cm2)的rf功率的PECVD来形成介电帽盖层20的第二介电层 20B。除了 PECVD之外，还可以使用其他沉积工艺，例如等离子体增强原子层沉积(PE-ALD)、 热化学气相沉积(CVD)和原子层沉积(ALD)。在形成第二介电层20B之后，在第二介电层20B上形成具有第三厚度的第三介电 层20C。第三介电层20C的第三厚度大于第一介电层20A的第一厚度和第二介电层20B的 第二厚度之和。典型地，介电帽盖层20的第三介电层20C的第三厚度为7nm到70nm，其中 IOnm到35nm的第三厚度更典型。介电帽盖层的第三介电层20C包括具有低于3. 5、优选低于3. 2、更优选低于2. 8 的介电常数的任何介电材料。具有上述范围内的介电常数的介电材料的示例性实例为氮化 硅碳、碳化硅、氮化碳硼、氮化硼、碳掺杂的氧化物、和氮化硅碳硼。在一个实施例中，介电帽 盖层20的第三介电层20C为富碳的SiCNx材料，其碳含量等于或大于50原子％，并且其氮
9浓度小于5原子％。应注意，可以在每一个沉积步骤之间破坏或不破坏真空的条件下执行对介电帽盖 层20的各介电层的沉积。还应注意，可以在与用于前面沉积的介电层的相同的沉积设备 中，或者不同的沉积设备中，沉积介电帽盖层20的各介电层。在形成上述介电帽盖层20之后，可选地对图2所示的结构进行沉积后的固化步 骤。该沉积后的固化步骤包括热、UV光、电子束辐射、化学能、或它们中的多于一种的组合。 在优选实施例中，将包括介电帽盖层20的结构放置在具有受控制的环境(具有低O2和H2O 浓度的真空或超纯惰性气体)的紫外(UV)处理设备中。可以使用脉冲或连续UV。应注意，在执行沉积后的固化步骤之后，介电帽盖层20保持压缩应力。由于固化 后的介电帽盖层20保持其压缩应力，包括介电帽盖层20的互连结构不呈现典型地与现有 技术的介电帽盖互连结构相关联的开裂和/或粘附问题。在沉积后的固化步骤之后，可以执行进一步的互连处理步骤，其包括在图2所示 的结构的顶上形成附加的互连级。可以用本申请的介电帽盖层20覆盖所述附加的互连级。虽然关于本发明的优选实施例具体地示出和描述了本发明，但本领域技术人员应 理解，可以在形式上和细节上进行上述和其他变化而不脱离本发明的精神和范围。因此，本 发明旨在不限于所描述和示例的确切的形式和细节，而是落在所附权利要求的范围内。
权利要求
一种介电帽盖层，其自底部到顶部包括包含含氮材料的第一介电层，其具有第一厚度和第一压缩应力并在不引起对下伏材料的损伤的条件下被设置；在所述第一介电层上设置的第二介电层，其具有第二厚度和第二压缩应力，其中所述第二厚度大于所述第一厚度，并且所述第二压缩应力大于所述第一压缩应力；以及在所述第二介电层上设置的第三介电层，其具有第三厚度和低于3.5的介电常数，其中所述第三厚度大于所述第一厚度和所述第二厚度之和，其中即使在暴露于UV辐射之后，整个介电帽盖层也具有固有的压缩应力。
2.根据权利要求1的介电帽盖层，其中所述介电帽盖层的所述第一介电层和所述介电 帽盖层的所述第二介电层由相同或不同的介电材料构成，所述介电材料包括氮化硅、氮化 硼、氮化硅硼、碳氮化硅硼、氮化硅碳或氮化碳硼。
3.根据权利要求1的介电帽盖层，其中所述介电帽盖层的所述第三介电层由碳、硅和 氮，或者碳和硅构成。
4.根据权利要求1的介电帽盖层，其中所述第一介电层压缩应力为500MPa到 2000MPa,并且所述第二介电层压缩应力为800MPa到2500MPa。
5.根据权利要求1的介电帽盖层，其中所述第一厚度为0.5nm到5nm，所述第二厚度为 lnm到20nm，并且所述第三厚度为7nm到70nm。
6.根据权利要求1的介电帽盖层，其中所述第一介电层由氮化硅构成，所述第二介电 层由氮化硅构成，并且所述第三介电层由氮化硅碳、碳化硅、氮化硼、氮化碳硼、或氮化硅碳 硼构成。
7.根据权利要求1的介电帽盖层，其中所述固有的压缩应力为200MPa到2000MPa。
8.一种互连结构，包括介电材料，在其中嵌入有至少一个导电特征，所述至少一个导电特征具有暴露的上表 面；以及至少在所述至少一个导电特征的所述暴露的上表面上设置的介电帽盖层，所述介电 帽盖层自底部到顶部包括包含含氮材料的第一介电层，其具有第一厚度和第一压缩应力 并在不引起对下伏介电材料的损伤的条件下被设置；在所述第一介电层上设置的第二介 电层，其具有第二厚度和第二压缩应力，其中所述第二厚度大于所述第一厚度，并且所述第 二压缩应力大于所述第一压缩应力；以及在所述第二介电层上设置的第三介电层，其具有 第三厚度和低于3. 5的介电常数，其中所述第三厚度大于所述第一厚度和所述第二厚度之 和，其中即使在暴露于UV辐射之后，所述介电帽盖层也具有固有的压缩应力。
9.根据权利要求8的互连结构，其中所述介电材料为以下材料中的一种Si02，倍半硅 氧烷，包含Si、C、0和H的原子的C掺杂的氧化物，或热固性聚亚芳基醚。
10.根据权利要求8的互连结构，其中所述至少一个导电特征包括选自导电金属、包含 至少一种导电金属的合金、以及导电金属硅化物的互连导电材料。
11.根据权利要求10的互连结构，其中所述互连导电材料是选自Cu、Al、W和AlCu的
12.根据权利要求8的互连结构，其中通过扩散阻挡层使所述至少一个导电特征与所 述介电材料分隔。
13.根据权利要求8的互连结构，其中所述介电帽盖层的所述第一介电层和所述介电 帽盖层的所述第二介电层由相同或不同的介电材料构成，所述介电材料包括氮化硅、氮化 硼、氮化硅硼、碳氮化硅硼、氮化硅碳或氮化碳硼。
14.根据权利要求8的互连结构，其中所述介电帽盖层的所述第三介电层由硅、碳和 氮，或者碳和硅构成。
15.一种形成半导体结构的方法，包括第一沉积包含含氮材料的第一介电层，所述第一介电层具有第一厚度和第一压缩应力 并在不引起对下伏材料的损伤的条件下被设置；在所述第一介电层上第二沉积第二介电层，所述第二介电层具有第二厚度和第二压缩 应力，其中所述第二厚度大于所述第一厚度，并且所述第二压缩应力大于所述第一压缩应 力；以及在所述第二介电层上第三沉积第三介电层，所述第三介电层具有第三厚度和低于3. 5 的介电常数，其中所述第三厚度大于所述第一厚度和所述第二厚度之和，并且其中即使在暴露于UV辐射之后，所述介电帽盖层也具有固有的压缩应力。
16.根据权利要求15的方法，其中所述下伏材料是在其中嵌入有至少一个导电特征的 介电材料。
17.根据权利要求15的方法，其中通过使用约125W或更低的rf功率执行的等离子体 增强化学气相沉积来执行所述第一沉积。
18.根据权利要求15的方法，其中通过使用400W到1200W的rf功率执行的等离子体 增强化学气相沉积来执行所述第二沉积。
19.根据权利要求15的方法，还包括固化所述介电帽盖层。
20.根据权利要求19的方法，其中所述固化选自UV曝光、E电子束曝光和热处理。
21.根据权利要求15的方法，其中所述介电帽盖层的所述第一介电层和所述介电帽盖 层的所述第二介电层由相同或不同的介电材料构成，所述介电材料包括氮化硅、氮化硼、氮 化硅硼、碳氮化硅硼、氮化硅碳或氮化碳硼。
22.根据权利要求15的方法，其中所述介电帽盖层的所述第三介电层由富碳的氮化硅 碳或碳化硅构成。
23.根据权利要求15的方法，其中所述第一压缩应力为500MPa到2000MPa，并且所述 第二压缩应力为800MPa到2500MPa。
24.根据权利要求16的方法，其中所述至少一个导电特征包括Cu或Cu合金。
全文摘要
本发明涉及半导体结构和形成方法。提供一种具有低于4.2的介电常数的介电帽盖层，其呈现比常规介电帽盖层更高的对UV和/或E束辐射的机械和电稳定性。并且，该介电帽盖层在经受沉积后处理时保持一致的压缩应力。该介电帽盖层包括三层介电材料，其中这些层中的至少一层具有良好的抗氧化性，对导电金属扩散有抵抗性，并且在至少UV固化时呈现高机械稳定性。该低k介电帽盖层还包括含氮层，该含氮层包含电子施主和双键电子。该低k介电帽盖层还呈现高压缩应力和高模量，且在沉积后的固化处理之下稳定，这导致较少的膜和器件开裂以及改善的器件可靠性。
文档编号H01L23/532GK101958311SQ201010227409
公开日2011年1月26日 申请日期2010年7月12日 优先权日2009年7月14日
发明者A·格里尔, H·肖芭, S·A·科恩, S·V·源, T·J·小黑格, T·M·肖, 刘小虎 申请人:国际商业机器公司