专利名称：晶体管、制造晶体管的方法和包括晶体管的电子装置的制作方法
技术领域：
示例实施例涉及晶体管、制造晶体管的方法和包括晶体管的电子装置。
背景技术：
晶体管在电子装置中被广泛地用作开关装置或驱动装置。具体地，因为薄膜晶体 管可形成在玻璃基底或塑料基底上，所以它们通常用在诸如液晶显示(LCD)装置和有机发 光显示(OLED)装置的平板显示装置领域。已试图使用将具有较高的载流子迁移率的氧化物层用作沟道层的方法来提高晶 体管的操作特性。所述方法主要应用在用于平板显示装置的薄膜晶体管。然而，由于氧化 物层对光敏感，因此具有作为沟道层的氧化物层的晶体管的特性不能恒久保持。
发明内容
示例实施例提供抑制了由于光产生的特性改变的晶体管、制造晶体管的方法及包 括晶体管的电子装置。其它方面将部分地在下面的描述中阐述，部分地，从说明书来看将是 清楚的，或者可以从示例实施例的实践而获知。根据示例实施例，晶体管可包括沟道层，包含氧化物半导体；源极和漏极，分别 独立地接触沟道层的两端；栅极，与沟道层对应；栅极绝缘层，在沟道层和栅极之间，其中 含氟(F)区域在栅极绝缘层和沟道层之间的界面处。含(F)区域可以是用含F的等离子体处理的区域。含氟区域可具有大约IA至大 约IOOA的厚度。氧化物半导体可包括ZnO基氧化物。ZnO基氧化物可包括从由铟(In)、镓 (Ga)、铝(Al)、钛(Ti)、锡(Sn)、锆(&)、铪(Hf)、钇(Y)、钽(Ta)和铬(Cr)组成的组中选 择的至少一种。栅极绝缘层可具有单层结构或包括由硅氧化物层和硅氮化物层中的至少一种的 多层结构。栅极可设置在沟道层之上或之下。根据示例实施例，平板显示装置可包括晶体管。根据示例实施例，一种制造晶体管的方法可包括如下步骤形成栅极；形成栅极 绝缘层以覆盖栅极；对栅极绝缘层的表面进行等离子体处理；在栅极绝缘层上形成包括氧 化物半导体的沟道层；形成与沟道层的两端分别独立接触的源极和漏极。可以用含氟(F)气体执行上述工艺。可以用等离子体增强化学气相沉积(PECVD) 设备或活性离子蚀刻(RIE)设备执行所述工艺。使用PECVD设备的等离子体处理可以在大约20°C至500°C的温度和大约ImTorr 至大约lOOOmTorr的压强执行大约1秒至大约300秒。使用RIE设备的等离子体处理可以 在大约20°C至200°C的温度和大约ImTorr至大约500mTorr的压强执行大约1秒至大约 300 秒。栅极绝缘层可具有单层结构或包括硅氧化物层和硅氮化物层中的至少一种的多 层结构。氧化物半导体可包括ZnO基氧化物。ZnO基氧化物可包括从由铟(In)、镓(Ga)、铝(Al)、钛(Ti)、锡(Sn)、锆(&)、铪(Hf)、钇(Y)、钽(Ta)和铬(Cr)组成的组中选择的至少一种。根据示例实施例，一种制造晶体管的方法可包括如下步骤形成包括氧化物半导 体的沟道层；形成分别独立接触沟道层的两端的源极和漏极；覆盖沟道层、源极和漏极形 成第一栅极绝缘层；等离子体处理第一栅极绝缘层；在等离子体处理的第一栅极绝缘层上 形成第二栅极绝缘层；在第二栅极绝缘层上形成栅极。可用含氟(F)气体执行等离子体处理。可用等离子体增强化学气相沉积(PECVD) 设备或活性离子蚀刻(RIE)设备进行等离子体处理。第一栅极绝缘层可具有大约IA至大 约ι ooA的厚度。第一栅极绝缘层可包含硅氧化物。第二栅极绝缘层可具有单层结构或包括硅氧化 物层和硅氮化物层中的至少一种的多层结构。氧化物半导体可包括ZnO基氧化物。ZnO基氧化物可包括从由铟(In)、镓(Ga)、铝(Al)、钛(Ti)、锡(Sn)、锆(Zr)、铪 (Hf)、钇(Y)、钽(Ta)和铬(Cr)组成的组中选择的至少一种。
从下面结合附图对示例实施例进行的描述，上述和/或其他方面将会变得清楚并 更容易理解，附图中图1是根据示例实施例的晶体管的剖视图；图2A至图2E是根据示例实施例的解释制造晶体管的方法的剖视图；图3是根据示例实施例的晶体管的剖视图；图4A至图4E是根据示例实施例的解释制造晶体管的方法的剖视图；图5和图6是评价根据示例实施例的晶体管的光电可靠性的曲线图；图7是评价根据对比示例的晶体管的光电可靠性的曲线图。
具体实施例方式现在将参照附图更充分地描述各种示例实施例，在附图中示出了示例实施例。然而，示例实施例可以以许多不同的形式来实施，且不应该解释为局限于在这里所提出的示 例实施例。相反，提供这些实施例使得本公开将是彻底和完全的，并将示例实施例的构思充 分地传达给本领域技术人员。应该理解的是，当元件被称作“连接到”或“结合到”另一元件时，该元件可以直接 连接或结合到另一元件，或者可以存在中间元件。相反，当元件被称作“直接连接到”或“直 接结合到”另一元件时，不存在中间元件。如在这里使用的，术语“和/或”包括一个或多个 相关所列项的任意组合和所有组合。应该理解的是，尽管在这里可使用术语第一、第二等来描述各种元件、组件、区域、 层和/或部分，但是这些元件、组件、区域、层和/或部分不应该受这些术语的限制。这些术 语仅是用来将一个元件、组件、区域、层或部分与另一个元件、组件、区域、层或部分区分开 来。因此，在不脱离示例实施例的教导的情况下，下面讨论的第一元件、组件、区域、层或部 分可被称作第二元件、组件、区域、层或部分。为了便于描述，在这里可使用空间相对术语，如“在...之下”、“在...下方”、“下面的”、“在...上方”、“上面的”等，来描述如在图中所示的一个元件或特征与其它元件或 特征的关系。应该理解的是，空间相对术语意在包含除了在附图中描述的方位之外的装置 在使用或操作中的不同方位。例如，如果附图中的装置被翻转，则描述为“在”其它元件或 特征“下方”或“之下”的元件随后将被定位为“在”其它元件或特征“上方”。因而，术语 “在...下方”可包括“在...上方”和“在...下方”两种方位。所述装置可被另外定位 (旋转90度或者在其它方位)，并对在这里使用的空间相对描述符做出相应的解释。这里使用的术语仅 为了描述特定实施例的目的，而不意图限制示例实施例。如这 里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。还应理解的 是，当在本说明书中使用术语“包含”和/或“包括”时，说明存在所述特征、整体、步骤、操 作、元件和/或组件，但不排除存在或附加一个或多个其它特征、整体、步骤、操作、元件、组 件和/或它们的组。在此参照作为示例实施例的理想实施例(和中间结构)的示意图的剖视图来描述 示例实施例。这样，预计会出现例如由制造技术和/或公差引起的图示的形状的变化。因 此，示例实施例不应该被解释为局限于在此示出的区域的具体形状，而将包括例如由制造 导致的形状偏差。例如，示出为矩形的注入区域将通常在其边缘具有倒圆或弯曲的特征和 /或具有注入浓度的梯度，而不是从注入区域到非注入区域的二元变化。同样，通过注入形 成的埋区会导致在埋区和通过其发生注入的表面之间的区域中的一些注入。因此，在图中 示出的区域本质上是示意性的，它们的形状并不意图示出装置的区域的实际形状，也不意 图限制示例实施例的范围。除非另有定义，否则这里使用的所有术语(包括技术术语和科学术语)具有与示 例实施例所属领域的普通技术人员所通常理解的意思相同的意思。还将理解的是，除非这 里明确定义，否则术语(诸如在通用字典中定义的术语)应该被解释为具有与相关领域的 环境中它们的意思一致的意思，而将不以理想的或者过于正式的含义来解释它们。在附图中，为清晰起见，夸大了层和区域的厚度。附图中相同的标号表示相同的元 件。图1是根据示例实施例的晶体管的剖视图。根据示例实施例的晶体管可以是栅极 Gl形成在沟道层Cl下面的底栅薄膜晶体管。参照图1，栅极Gl可形成在基底SUBl上。基底SUBl可以是在通常的半导体装置 工艺中应用的玻璃基底或其它基底，例如，塑料基底或硅(Si)基底。栅极Gl可由诸如Cu、 Ti、Mo、Al、Ni、W、Pt和Cr的金属或者诸如氧化铟锌(IZO)和氧化铟锡(ITO)的导电氧化 物形成。栅极Gl可构造为包括多个由不同材料形成的材料层的多层结构，或者可由包括两 种或更多种金属的合金形成。覆盖栅极Gl的栅极绝缘层GIl可形成在基底SUBl上。栅极绝缘层GIl可包括Si 氧化物层、Si氮化物层或另一材料层，例如，具有比Si氮化物层的介电常数高的介电常数 的高介电材料层。另外，栅极绝缘层GIl可包括含有多个材料层的多层结构。例如，栅极绝 缘层GIl可包括Si氮化物层和Si氧化物层顺序堆叠的多层结构。含氟区域(含F区域)10可形成在栅极绝缘层GIl的上表面上。含F区域10可 认为是栅极绝缘层GIl的一部分。含F区域10接触沟道层Cl，这将在随后描述。因而，含 F区域10可设置在栅极绝缘层GIl和沟道层Cl之间的界面处。含F区域10可以是包含F的用等离子体处理的区域。即，可通过用等离子体处理栅极绝缘层GIl的表面部分来形成 含F区域10。含F区域10可具有大约1人至大约IOOA的范围内的厚度。 沟道层Cl可设置在含F区域10上。沟道层Cl可设置在栅极Gl之上以与栅极Gl 对应。沟道层Cl的宽度可比栅极Gl的宽度宽，其中，所述宽度是在X轴方向测量的。沟道 层Cl可由诸如ZnO基氧化物半导体的氧化物半导体形成。在示例实施例中，ZnO基氧化物 半导体可以是包括从由诸如铟(In)、镓(Ga)和铝(Al)的III族元素、诸如钛(Ti)、锡(Sn)、 锆(Zr)和铪(Hf)的四族元素及诸如钇(Y)、钽(Ta)和铬(Cr)的其它元素组成的组中选择 的至少一种元素的络合化合物。氧化物半导体可以是非晶结构、晶体结构或非晶结构和晶 体结构的组合结构。当光照射到沟道层Cl上时，可从沟道层Cl产生过剩电荷(excesscharge)，因而， 晶体管的特性会改变。沟道层Cl和栅极绝缘层GIl之间的含F区域10 (例如，包含F的用 等离子体处理过的区域)通过防止或减少阱位(trap site)的形成来抑制或阻止晶体管特 性改变，在阱位中，可捕获诸如载流子(例如电子或空穴)的过剩电荷。氟(F)具有较高的 电负性，从而展现阳离子结合性能。因而，氟(F)原子与沟道层Cl的下部分中的悬空键(dangling bond)反应以减少 沟道层Cl存在缺陷的可能性。悬空键指原子(金属或氧)的未成对的键，悬空键不参加化 学键，并可作为缺陷。由于悬空键的数量减少，形成较少的过剩电荷的阱位。因而，根据示 例实施例，可实施抑制了由于光而使特性变化的氧化物晶体管。单独接触沟道层Cl的两端的源极Sl和漏极Dl可设置在包括含F区域10的栅极 绝缘层GIl上。源极Sl和漏极Dl均可形成为单金属层或多金属层。源极Sl和漏极Dl可 由诸如铜(Cu)、钛(Ti)、钼(Mo)、铝(Al)、镍(Ni)、钨(W)、钼(Pt)和铬(Cr)的金属或者诸 如IZO和ITO的导电氧化物形成。源极Sl和漏极Dl可构造为包括多个由不同材料形成的 材料层的多层结构，或者可由包括两种或更多种金属的合金形成。源极Sl和漏极Dl均可为由与栅极Gl的材料相同的材料或与栅极Gl的材料不同 的材料形成的材料层。可形成钝化层Pl来覆盖沟道层Cl、源极Sl和漏极D1。钝化层Pl 可形成为具有单层结构或包括由Si氧化物层、Si氮化物层和有机层组成的组中的至少一 种的多层结构，栅极G1、栅极绝缘层GI1、源极Sl和漏极Dl可分别具有大约50nm至大约 300nm、大约50nm至大约400nm、大约IOnm至大约200nm和大约IOnm至大约200nm的厚度。图2A至图2E是根据示例实施例的解释制造晶体管的方法的剖视图。在图1和图 2A至图2E中相同的标号表示相同的元件。参照图2A，栅极Gl可通过形成栅极Gl的电极 材料并图案化所述电极材料而形成在基底SUBl上。可形成栅极绝缘层GIl以覆盖栅极G1。栅极绝缘层GIl可包括Si氧化物层、Si氮化物层或另一材料层，例如，具有比Si 氮化物层的介电常数高的介电常数的高介电材料层。另外，栅极绝缘层GIl可包括含有多 个材料层的多层结构。例如，栅极绝缘层GIl可包括Si氮化物层和Si氧化物层顺序堆叠 的多层结构。参照图2B，可用等离子体处理栅极绝缘层GIl的表面部分。在示例实施例中，可利 用含F气体来执行等离子体处理。例如，所述气体可包括四氟甲烷(CF4)和六氟化硫(SF6) 中的一种。可使用等离子体增强化学气相沉积(PECVD)设备或活性离子蚀刻(RIE)设备 来执行所述等离子体处理。通过执行等离子体处理，可在栅极绝缘层GIl的表面部分上形成含F区域10。含F区域10可以为用F元素掺杂的区域。F元素可掺杂至大约1人至大约 IOOA的范围内的深度。即，含F区域10具有大约IA至大约IOOA的范围内的深度。当利用 PECVD设备执行等离子体处理时，可在大约20°C至大约500°C的温度和大约ImTorr至大约 IOOOmTorr的压强执行等离子体处理大约1秒至大约300秒。当利用RIE设备执行等离子 体处理时，可在大约20°C至大约200°C的温度和大约ImTorr至大约500mTorr的压强执行 等离子体处理大约1秒至大约300秒。参照图2C，可在栅极绝缘层GIl上形成用于沟道的氧化物层C10。可用诸如溅射 方法和沉积方法的物理气相沉积方法或化学气相沉积方法来形成氧化物层C10。氧化物层 ClO可包括例如ZnO基氧化物半导体。在示例实施例中，ZnO基氧化物半导体可以是包括从 由诸如铟(In)、镓(Ga)和铝(Al)的III族元素、诸如钛(Ti)、锡(Sn)、锆(Zr)和铪(Hf) 的四族元素及诸如钇(Y)、钽(Ta)和铬(Cr)的其它元素组成的组中选择的至少一种元素的 络合化合物。参照图2D，可通过图案化氧化物层ClO来形成沟道层Cl。沟道层Cl可设置在栅 极Gl之上以与栅极Gl对应。 参照图2E，源极Sl和漏极Dl可设置在包括含F区域10的栅极绝缘层GIl上，以 分别单独接触沟道层Cl的两端。可以暴露在位于源极Sl和漏极Dl之间的沟道层Cl的上 表面的一部分。可通过在沟道层Cl上形成电极材料层并图案化所述电极材料层来形成源 极Sl和漏极Dl。源极Sl和漏极Dl均可形成为单金属层或多金属层。可在基底SUBl上形成钝化层Pl来覆盖沟道层Cl的暴露部分、源极Sl和漏极Dl。 钝化层Pi可形成为具有单层结构或包括由Si氧化物层、Si氮化物层和有机层组成的组中 的至少一种的多层结构。如上所述形成的晶体管可在大约200°c至大约400°C的温度退火。 通过退火，可控制沟道层Cl中的载流子的浓度，并可去除沟道层Cl中的缺陷。以下，将描述实验示例。在如下的条件下制造了底栅晶体管。-栅极Gl :Mo 2000'-栅极绝缘层GIl :SiNx2000' /Si0x500' (PECVD)-沟道层Cl :HfInZnO 500'-源极Sl 和漏极 Dl =Mo 1000 ‘-钝化层Pl :Si0x2000'为形成栅极绝缘层GI1，顺序形成SiNx层和SiOx层，用等离子体处理SiOx层的表 面部分。利用PECVD设备和RIE设备独立地执行等离子体处理。当使用PECVD设备时，利 用CF4气体在大约300°C大约550mTorr的压强下执行等离子体处理大约10秒。当使用RIE 设备时，利用SF6气体在室温、大约150mTorr的压强下执行等离子体处理大约30秒。通过 在栅极绝缘层GI1上形成沟道层Cl、源极Sl和漏极Dl及钝化层Pl来制造晶体管，其中，栅 极绝缘层GIl具有通过上述两种方法利用等离子体处理的表面部分。图5和图6是评价根据示例实施例的在实验示例中制造的晶体管的光电可靠性的 曲线图。图5是涉及通过利用PECVD设备执行等离子体处理制造的晶体管的曲线图。图 6是涉及通过利用RIE设备执行等离子体处理制造的晶体管的曲线图。光电可靠性是通 过测量由于光照和电压应力(stress)产生的栅电压Ves-漏电流Ids特性的变化来评价的。 更详细地，通过将大约20，OOOnit的光照射到晶体管，同时分别向栅极、漏极和源极施加大约-20V、IOV和OV的电压，并测量每个晶体管的栅电压Ves-漏电流Ids特性的变化。从而测 量光电可靠性。在图5和图6中，时间(秒)指施加光-电压应力的时间。当时间为0时， 没有光-电压应力施加到晶体管。晶体管的光电可靠性评价是在室温下执行的。图7是评价在对比示例中不进行等离子体处理而制造的晶体管的光电可靠性的 曲线图。在对比实施例中制造的晶体管是以与实验示例相同的方式制造的，除了不进行等 离子 体处理之外。评价光电可靠性的条件与实验示例相同。参照图5至图7，在图7中的没有进行等离子体处理而制造的晶体管的情况下，随 着光-电压应力进一步增大，曲线图从没有施加光-电压应力的晶体管的曲线图大幅向左 移动(阈值电压减小大约4. 5V)。然而，在图5和图6中的经等离子体处理而制造的晶体管 的情况下，与图7中的情况相比，曲线图从没有施加光_电压应力的晶体管的曲线图略微移 动。结果表明，通过执行等离子体处理，可通过在栅极绝缘层和沟道层之间的界面处形成含 F区域来抑制或阻止由于光产生的晶体管特性的变化。因而，根据示例实施例，可实施具有 提高的光电可靠性的氧化物晶体管。图3是根据示例实施例的晶体管的剖视图。根据示例实施例的晶体管可以是栅极 G2形成在沟道层C2之上的顶栅薄膜晶体管。参照图3，沟道层C2可形成在基底SUB2上。源极S2和漏极D2可设置在基底SUB2 上以分别独立接触沟道层C2的两端。可设置含F区域20以覆盖沟道层C2、源极S2和漏极 D2。栅极绝缘层GI2可设置在含F区域20上。含F区域20可认为是栅极绝缘层GI2的一 部分。因而，含F区域20可设置在栅极绝缘层GI2和沟道层C2之间的界面处。栅极G2可设置在栅极绝缘层GI2上。栅极G2可设置在沟道层C2上方以与沟道 层C2对应。可在栅极绝缘层GI2上设置钝化层P2以覆盖栅极G2。图3中的基底SUB2、沟 道层C2、源极S2、漏极D2、含F区域20、栅极绝缘层GI2、栅极G2和钝化层P2可分别与图1 中的基底SUBl、沟道层Cl、源极Si、漏极Dl、含F区域10、栅极绝缘层GI1、栅极Gl和钝化 层Pl具有相同(或相似)的材料和厚度。含F区域20和栅极绝缘层GI2的组合结构可与图1中的含F区域10和栅极绝缘 层GIl的组合结构的反向结构相似。根据示例实施例，可用含有F的等离子体处理含F区 域20，可以提高晶体管的光电可靠性。图4A至图4E是根据示例实施例的解释制造晶体管的方法的剖视图。在图3和图 4A至图4C中相同的标号表示相同的元件。参照图4A，沟道层C2可形成在基底SUB2上。沟 道层C2可由与图2D中的沟道层Cl的材料相同的材料形成，并可用与图2D中的沟道层Cl 的形成工艺相同的工艺形成。源极S2和漏极D2可形成在基底SUB2上，以分别单独接触沟 道层C2的两端。参照图4B，第一栅极绝缘层1可形成在基底SUB2上，以覆盖沟道层C2的暴露部 分、源极S2和漏极D2。第一栅极绝缘层1可包括Si氧化物层、Si氮化物层或其它材料层， 例如，具有比Si氮化物层的介电常数高的介电常数的高介电材料层。第一栅极绝缘层1可 具有大约IA至大约IOOA的范围内的厚度。参照图4C，可以用等离子体处理第一栅极绝缘层1。用标号1'来表示用等离子体 处理第一栅极绝缘层之后的第一栅极绝缘层1。在示例实施例中，可用含F气体来执行等离 子体处理。例如，所述气体可包括CF4和SF6中的至少一种。可使用等离子体增强化学气相沉积(PECVD)设备或活性离子蚀刻(RIE)设备来执行等离子体处理。根据示例实施例的等离子体处理的条件可与参照图2B描述的条件相似。在等离 子体处理过程中，由于第一栅极绝缘层ι'相对薄，例如大约IA至大约iooA,F元素可到达 第一栅极绝缘层1'和沟道层C2之间的界面处。第一栅极绝缘层1'可与图3中的含F区 域20对应。以下，将把第一栅极绝缘层1'称为含F区域1'。参照图4D，第二 栅极绝缘层2可形成在含F区域1'上。第二栅极绝缘层2可包 括Si氧化物层、Si氮化物层或其它材料层，例如，具有比Si氮化物层的介电常数高的介电 常数的高介电材料层。此外，第二栅极绝缘层2可包括含有多个材料层的多层结构。第二 栅极绝缘层2可与图3中的栅极绝缘层GI2对应。以下，第二栅极绝缘层2将被称为“栅极 绝缘层2”。参照图4E，栅极G2可形成在栅极绝缘层2上。栅极G2可形成在沟道层C2上面。 钝化层P2可形成在栅极绝缘层2上以覆盖栅极G2。钝化层P2可由与图2E中的钝化层Pl 的材料相同的材料形成。如上所示形成的晶体管可在给定或预定的温度退火。退火温度可 与参照图2E描述的条件相同。根据示例实施例的晶体管可在诸如液晶显示(LCD)装置和有机发光显示(OLED) 装置的平板显示装置中用作开关装置或驱动装置。如上所述，根据示例实施例的晶体管可 具有由于光而产生的相对小的特性变化，因此，可提高包括所述晶体管的平板显示装置的 可靠性。LCD装置和OLED装置的结构是公知的，因此，将省略对它们的详细描述。除了平板 显示装置之外，根据示例实施例的晶体管可在诸如存储器装置和逻辑装置的其它电子装置 中用于各种目的。应该理解的是，这里描述的示例实施例应理解为仅是描述性的，而不是出于限制 的目的。例如，本领域普通技术人员应该理解，图1和图3中示出的晶体管的组件和结构可 以修改和改变。根据示例实施例的晶体管可具有双栅极结构，沟道层可具有多层结构。此 夕卜，源/漏极可接触沟道层的下表面，而不是沟道层的上表面。此外，本领域普通技术人员 应该理解，图2A至2E和图4A至4E中示出的方法也可以进行各种改变。此外，在每个示例 实施例中的特征或方面的描述应通常地理解为对其它示例实施例中的其它相似特征或方 面也是存在的。
权利要求
1.一种晶体管，包括沟道层，包含氧化物半导体；源极和漏极，构造为独立地接触沟道层的两端；栅极，与沟道层对应；栅极绝缘层，在沟道层和栅极之间；含氟区域，在栅极绝缘层和沟道层之间。
2.如权利要求1所述的晶体管，其中，含氟区域是用含有氟的等离子体处理的区域。
3.如权利要求ι所述的晶体管，其中，含氟区域具有IA至100人的厚度。
4.如权利要求1所述的晶体管，其中，氧化物半导体包括氧化锌基氧化物。
5.如权利要求4所述的晶体管，其中，氧化锌基氧化物包括从由铟、镓、铝、钛、锡、锆、 铪、钇、钽和铬组成的组中选择的至少一种。
6.如权利要求1所述的晶体管，其中，栅极绝缘层具有单层结构或包括硅氧化物层和 硅氮化物层中的至少一种的多层结构。
7.如权利要求1所述的晶体管，其中，沟道层在栅极上。
8.如权利要求1所述的晶体管，其中，栅极在沟道层上。
9.一种平板显示装置，包括如权利要求1所述的晶体管。
10.一种制造晶体管的方法，所述方法包括如下步骤 形成栅极；在栅极上形成栅极绝缘层； 对栅极绝缘层的表面进行等离子体处理； 在栅极绝缘层上形成包括氧化物半导体的沟道层； 形成与沟道层的两端独立接触的源极和漏极。
11.如权利要求10所述的方法，其中，用含氟气体执行等离子体处理。
12.如权利要求10所述的方法，其中，用等离子体增强化学气相沉积设备或活性离子 蚀刻设备执行等离子体处理。
13.如权利要求12所述的方法，其中，用等离子体增强化学气相沉积设备在20°C至 500°C的温度和ImTorr至IOOOmTorr的压强执行等离子体处理1秒至300秒。
14.如权利要求12所述的方法，其中，用活性离子蚀刻设备在20°C至200°C的温度和 ImTorr至500mTorr的压强执行等离子体处理1秒至300秒。
15.如权利要求10所述的方法，其中，栅极绝缘层形成为具有单层结构或包括由硅氧 化物层和硅氮化物层中的至少一种的多层结构。
16.如权利要求10所述的方法，其中，氧化物半导体包括氧化锌基氧化物。
17.如权利要求16所述的方法，其中，氧化锌基氧化物包括从由铟、镓、铝、钛、锡、锆、 铪、钇、钽和铬组成的组中选择的至少一种。
18.—种制造晶体管的方法，所述方法包括如下步骤 形成包括氧化物半导体的沟道层；形成独立接触沟道层的两端的源极和漏极； 在沟道层、源极和漏极上形成第一栅极绝缘层； 等离子体处理第一栅极绝缘层；在等离子体处理的第一栅极绝缘层上形成第二栅极绝缘层； 在第二栅极绝缘层上形成栅极。
19.如权利要求18所述的方法，其中，用含氟气体执行等离子体处理。
20.如权利要求18所述的方法，其中，用等离子体增强化学气相沉积设备或活性离子 蚀刻设备进行等离子体处理。
21.如权利要求18所述的方法，其中，第一栅极绝缘层具有IA至IOOA的厚度。
22.如权利要求18所述的方法，其中，第一栅极绝缘层包含硅氧化物。
23.如权利要求18所述的方法，其中，第二栅极绝缘层具有单层结构或包括硅氧化物 层和硅氮化物层中的至少一种的多层结构。
24.如权利要求18所述的方法，其中，氧化物半导体包括氧化锌基氧化物。
25.如权利要求24所述的方法，其中，氧化锌基氧化物包括从由铟、镓、铝、钛、锡、锆、 铪、钇、钽和铬组成的组中选择的至少一种。
全文摘要
本发明提供一种晶体管、制造晶体管的方法及包括晶体管的电子装置。晶体管可包括栅极绝缘体，其中，用等离子体处理栅极绝缘体的至少一个表面。栅极绝缘体的表面可以是接触沟道层的界面。可使用含氟(F)气体对所述界面进行等离子体处理，因而，所述界面可包含氟(F)。用等离子体处理的界面可抑制晶体管由于光而产生的特性改变。
文档编号H01L21/44GK102104072SQ20101022741
公开日2011年6月22日 申请日期2010年7月12日 优先权日2009年12月22日
发明者朴宰彻, 金善日, 金尚昱, 金昌桢 申请人:三星电子株式会社