专利名称：制造半导体装置的方法
技术领域：
本发明涉及一种制造半导体装置的方法，尤其涉及一种通过在形成衬垫之后在互 连件上形成硅化物层来制造半导体装置的方法。
背景技术：
由于新近的半导体装置高度集成且以高速度操作，所以在半导体装置中使用精细 且多层互连件。另外，为了减少RC信号延迟，将铜用作互连件材料，且将具有低电介质常数 (dielectric constant) (k)的材料用作绝缘层材料。此外，由设计规则简化(design rule reduction)引起的金属图案化的困难已导致镶嵌工艺(damascene process)的发展，在镶 嵌工艺中未在互连件形成工艺中执行金属蚀刻和绝缘层间隙填充。在镶嵌工艺中，蚀刻挡止层(etch stop layer)和层间绝缘层形成在下部互连件 由铜形成的衬底上；蚀刻挡止层和层间绝缘层的预定区域经蚀刻以形成孔或沟槽；且孔或 沟槽用金属层填充以形成金属互连件。此时，硅化物层可形成在下部互连件上，且硅化物层 可经氮化以改进互连件特性。硅化物层可通过与下部互连件反应而形成。即，硅化物层可 通过在铜与硅源(例如SiH4)之间反应而形成。然而，如果铜与SiH4彼此接触且彼此进行反应，那么下部互连件的表面电阻可能 变化，从而在装置完全制造好之后增加例如通路电阻(via resistance)或互连件电阻的电 阻。因此，装置的操作可能受到不良影响。举例来说，装置可能不能以高速度操作。
发明内容
本发明提供一种制造半导体装置的方法。在所述方法中，当形成硅化物层时防止 下部互连件与硅源接触，使得可防止电阻变化。本发明还提供一种制造半导体装置的方法，其中在形成硅化物层之前在半导体衬 底上形成薄的衬垫，以便防止下部互连件与硅源接触。根据一示范性实施例，提供一种制造半导体装置的方法，所述方法包含制备上面 形成下部互连件的半导体衬底；在所述半导体衬底上形成衬垫；在所述下部互连件上在所 述衬垫之下形成硅化物层；使所述硅化物层氮化；以及在所述衬垫上沉积薄层。所述衬垫的形成、所述硅化物层的氮化以及所述薄层的沉积可通过产生等离子来 执行，且所述硅化物层的形成可在不产生等离子的情况下执行。所述衬垫的形成、所述硅化物层的形成、所述硅化物层的氮化以及所述薄层的沉 积可在原处(in situ)执行。所述衬垫和所述薄层可由相同材料形成。根据另一示范性实施例，提供一种制造半导体装置的方法，所述方法包含制备上 面形成下部互连件的半导体衬底；通过使用第一源和第二源在所述半导体衬底上形成衬 垫；通过使用所述第二源在所述下部互连件上在所述衬垫之下形成硅化物层；通过使用所 述第一源使所述硅化物层氮化；以及通过使用所述第一源和第二源来沉积薄层。
在形成衬垫之前，所述方法可进一步包含通过使用所述第一源从所述半导体衬底 移除自然氧化物层(natural oxide layer)。在供应所述第一源的相同时间或在预定延迟时间之后供应净化气体(purge gas)，且可以恒定流率或逐渐增加的流率供应所述净化气体。所述衬垫的形成、所述硅化物层的氮化以及所述薄层的沉积可通过产生等离子来 执行，且所述硅化物层的形成可在不产生等离子的情况下执行。所述衬垫的形成、所述硅化物层的形成、所述硅化物层的氮化以及所述薄层的沉 积可在原处执行。所述衬垫和所述薄层可由相同材料形成，且所述衬垫和所述薄层中的每一者可具 有根据所述第一和第二源的比率变化的性质。
可从结合附图作出的以下描述中更详细理解示范性实施例，附图中图1是说明根据示范性实施例的反应设备的示意截面图；图2到图8是根据示范性实施例的用于解释制造半导体装置的方法的装置的连续 截面图。
具体实施例方式在下文中，将参看附图来详细描述特定实施例。然而，本发明可以不同形式来体 现，且不应解释为限于本文所陈述的实施例。事实上，提供这些实施例以使得本发明将为详 尽且完整的，且将向所属领域的技术人员充分传达本发明的范围。在图式中，为了说明的清 晰性而夸大显示了层和区域的尺寸。相同参考标号在全文中指代相同元件。还将了解，当 层、膜、区域或板被称为在另一者“上”时，其可直接在另一者上，或者也可存在一个或一个 以上介入的层、膜、区域或板。此外，将了解，当层、膜、区域或板被称为在另一者“之下”时， 其可直接在另一者之下，且也可存在一个或一个以上介入的层、膜、区域或板。另外，还将理 解，当层、膜、区域或板被称为在两个层、膜、区域或板“之间”时，其可能是所述两个层、膜、 区域或板之间的唯一的层、膜、区域或板，或者也可能存在一个或一个以上介入的层、膜、区 域或板。图1是说明根据示范性实施例的可用于制造半导体装置的方法的反应设备的示 意截面图。在所述反应设备中，可通过使用等离子来执行蚀刻和沉积工艺两者。参看图1，当前实施例的反应设备包含反应腔室100，其中形成反应空间；衬底支 撑件110，其安置在反应腔室100的下部内侧中以支撑衬底10 ；喷淋头(shower head) 120， 其安置在反应腔室100的上部内侧且面对衬底支撑件110以注入反应源；第一源供应单元 130，其经配置以将第一源供应到喷淋头120 ；第二源供应单元140，其经配置以将第二源供 应到喷淋头120 ；等离子产生单元150，其经配置以激发经由喷淋头120注入的第一和第二 源。反应腔室100提供气密反应区域。反应腔室100可包含反应部分，其由具有近 似圆形形状的扁平部分和从扁平部分向上延伸以形成预定空间的侧壁部分构成；以及圆形 盖，其具有近似圆形形状且安置在反应部分上以保持反应腔室100气密。反应部分和盖可具有其它形状，例如对应于衬底10的形状的形状。衬底支撑件110安置在反应腔室100的下侧以面对喷淋头120。举例来说，衬底 支撑件110可包含静电卡盘(electrostatic chuck)以接收运载到反应腔室100中的衬底 10。衬底支撑件110可具有近似圆形形状或对应于衬底10的形状的任何其它形状。衬底 支撑件110的大小可大于衬底10的大小。衬底升降机111安置在衬底支撑件110之下以 升高或降低放置在衬底支撑件110上的衬底10。如果衬底10放置在衬底支撑件110上，那 么衬底升降机111移动衬底10使其靠近喷淋头120。另外，加热器(未图示)安置在衬底 支撑件110中。加热器加热衬底10，使得使用第一和第二源执行的工艺(例如，自然氧化物 层移除工艺、硅化物层形成工艺以及蚀刻挡止层形成工艺)可容易地在衬底10上执行。除 了加热器之外，冷却管道(未图示)也可安置在衬底支撑件110中。可使冷却剂循环经过 安置在衬底支撑件110中的冷却管道，以通过在衬底10与衬底支撑件110之间传导来冷却 衬底10，以便将衬底10的温度调节到所需水平。喷淋头120安置在反应腔室100的上侧以面对衬底支撑件110，从而朝着反应腔室 100的下侧注入第一和第二源。喷淋头120的上部部分连接到第一源供应单元130和第二 源供应单元140，且多个注入孔122形成在喷淋头120的底侧中以注入第一和第二源。喷淋 头120可具有近似圆形形状或对应于衬底10的形状的任何其它形状。喷淋头120的大小 可等于衬底支撑件110的大小。第一源供应单元130包含第一源供应管132，其连接到喷淋头120的上部部分以 将第一源供应到喷淋头120 ；以及第一源存储部分134，其经配置以存储第一源。第一源存 储部分134存储例如NH3等氮源。氮源可用以移除自然氧化物层且形成氮化硅(SiN)层作 为衬垫或蚀刻挡止层。另外，第一源存储部分134可存储例如H2源等另一源以及用于移除 自然氧化物层的氮源。在此状况下，第一源存储部分134可独立地存储NH3源和H2源。存 储在第一源存储部分134中的第一源经由第一源供应管132供应到喷淋头120。例如阀的 装置(未图示)安置在第一源存储部分134与第一源供应管132之间以控制第一源的供应， 例如第一源的供应流率。第二源供应单元140包含第二源供应管142，其连接到喷淋头120的上部部分以 将第二源供应到喷淋头120 ；以及第二源存储部分144，其经配置以存储第二源。第二源存 储部分144存储用以形成作为衬垫或蚀刻挡止层的氮化硅层以及硅化物层的源。举例来 说，第二源存储部分144可存储例如SiH4等硅源。存储在第二源存储部分144中的第二源 经由第二源供应管142供应到喷淋头120。例如阀的装置(未图示)安置在第二源存储部 分144与第二源供应管142之间以控制第二源的供应，例如第二源的供应流率。等离子产生单元150经配置以激发第一源和第二源中的至少一者。等离子产生单 元150包含等离子产生线圈152，其安置在反应腔室100的上部部分或侧部部分处，或等 离子产生线圈152安置在反应腔室100的上部部分和侧部部分两者处；以及电源部分154， 其经配置以将电力供应到等离子产生线圈152。在等离子产生线圈152安置在反应腔室100 的上部部分和侧部部分处的情况下，等离子产生线圈152可并联连接。安置在反应腔室100 的上部部分处的等离子产生线圈152可具有大于喷淋头120的外径，以便使经由喷淋头120 注入的第一源和第二源完全离子化。当电力从电源部分154供应到等离子产生线圈152时， 由等离子产生线圈152产生磁场以激发第一源和第二源。
另外，可提供真空泵(未图示)以控制反应腔室100的内部压力，可提供排气出口 (未图示)以从反应腔室100排出未反应气体，且可提供净化气体供应单元(未图示)以供 应净化气体。图2到图8是根据示范性实施例的用于解释制造半导体装置的方法的连续截面 图。参看图2，将上面形成预定结构的半导体衬底200载入到反应腔室100中。举例来 说，例如晶体管或存储器单元等装置可能已经形成在半导体衬底200上，且下部互连件210 可能已经形成在半导体衬底200上。半导体衬底200可能(例如)在半导体衬底200被运 输的同时暴露于大气，且在此状况下，自然氧化物层220可成长在下部互连件210上。如果 下部互连件210由铜形成，那么自然氧化物层220可以是氧化铜(CuO)层。当上面形成下 部互连件210的半导体衬底200载入到反应腔室100中时，半导体衬底200放置在衬底支 撑件110中，且衬底升降机111向上移动以调节反应腔室100与喷淋头120之间的间隙。参看图3，通过使用安置在衬底支撑件110中的加热器(未图示)将半导体衬底 200保持在预定温度，例如在近似300°C到近似400°C的范围内，且通过使用例如真空泵(未 图示)等装置将反应腔室100内部保持在预定压力下，例如真空状态。由于自然氧化物层 220增加了互连件电阻，所以自然氧化物层220可被移除。为此，例如NH3的第一源从第一 源供应单元130供应到喷淋头120，且与此同时，例如，将近似850W的功率施加到等离子产 生单元150以产生近似13. 56MHz的高频率。通过高频率来产生等离子。当第一源的供应 已开始时或在自然氧化物层220可几乎移除的时间之后，以逐渐增加的流率来供应例如氮 (N2)气或氦(He)气等净化气体。举例来说，可以近似300SCCm到近似5000SCCm的流率从 第一源供应单元130供应第一源，且可以近似300SCCm到近似5000SCCm的流率供应净化气 体。净化气体的供应流率可从近似lOOsccm的流率逐渐增加。如果以此方式来供应第一源 且产生等离子，那么可在10秒到20秒之后移除自然氧化物层220。在移除自然氧化物层 220时，第一源可得到净化。参看图4，在供应第一源持续预定时间之后(即，在可移除自然氧化物层220的预 定时间之后)，从第二源供应单元140供应例如SiH4的第二源。举例来说，在供应第一源持 续近似10秒到近似20秒之后，从第二源供应单元140供应第二源。此时，第一源的供应流 率降低或保持在相同水平。举例来说，可以近似300sCCm到近似5000sCCm的流率供应第一 源，且可以近似lOOsccm到近似lOOOsccm的流率供应第二源。另外，等离子产生单元150 施加(例如)850W的功率以产生近似13. 56MHz的高频率，以便利用高频率产生等离子。因 此，衬垫230通过第一和第二源形成在半导体衬底200上。衬垫230可以是由氮源和硅源 形成的氮化硅层，且氮化硅层的性质可根据氮源和硅源的比率而不同地改变。衬垫230形 成为(例如)近似1 A到近似50 A的小厚度，使得第二源可与下部互连件210反应。当衬 垫230形成时，包含在衬垫230中的第二源或第一和第二源可部分地与下部互连件210反 应，且因此可形成薄的硅化物层或薄的氮硅化物(silicide nitride)层。参看图5，等离子产生单元150的操作停止，以在停止或维持第一源的供应且维持 第二源的供应的状态下不产生等离子。举例来说，第二源的供应流率可保持在近似lOOsccm 到近似lOOOsccm的范围内，且可停止或维持第一源的供应。因此，硅化物层240形成在安置 在衬垫230之下的下部互连件210上。在形成衬垫230之后，可维持第二源的供应但可停止第一源的供应。即，在形成衬垫230时，可停止第一和第二源的供应，且在净化第一和第 二源之后，可再次供应第二源以形成硅化物层240。或者，在形成衬垫230之后，可通过停止 供应第一源但维持供应第二源来形成硅化物层240。由于下部互连件210由铜形成，所以硅 化物层240可以是硅化铜(CuSix)层。此时，与硅化物层240 —起，可形成氮硅化物层。由 于下部互连件210由铜形成，所以氮硅化物层可以是氮硅化铜(copper silicide nitride) (CuSiN)层。此时，氮硅化铜层不稳定。参看图6，停止供应第二源，且再次供应第一源。与此同时，等离子产生单元150 施加(例如)近似200W的功率以产生近似13. 56MHz的高频率，以便利用高频率产生等离 子。此时，第一源可用近似lOOsccm到近似600SCCm的流率来供应。因此，硅化物层240 或不稳定的氮硅化铜层通过例如NH3的第一源的等离子而改变为稳定的氮化铜硅(copper silicon nitride) (CuSiN)层250。此时，氮化铜硅层250可通过停止供应第二源，净化第 二源且再次供应第一源而形成，或氮化铜硅层250可通过停止供应第二源且同时重新供应 第一源(没有净化过程)而形成。参看图7，等离子产生单元150施加(例如)近似200W的功率以产生近似 13. 56MHz的高频率，以便利用高频率产生等离子，且供应第一和第二源以将氮化硅(SiN) 层沉积在半导体衬底200上作为蚀刻挡止层260。此时，蚀刻挡止层260可通过在形成氮化 铜硅层250之后净化第一源且同时供应第一和第二源来沉积，或蚀刻挡止层260可通过维 持供应第一源且重新供应第二源来形成。参看图8，在蚀刻挡止层260上形成层间绝缘层270。层间绝缘层270由蚀刻速 率与用于形成蚀刻挡止层260的材料的蚀刻速率很大不同的材料形成。即，由于蚀刻挡止 层260为氮化硅层，所以层间绝缘层270可以是氧化物层。另外，层间绝缘层270可由具有 低电介质常数的材料形成。举例来说，层间绝缘层270可由例如多孔氧化硅、磷硅酸盐玻 璃(phosphorous silicate glass, PSG)、硼憐娃酸盐玻璃(boron phosphorous silicate glass，BPSG)、未掺杂的硅酸盐玻璃(undoped silicate glass，USG)、掺杂氟的硅酸盐玻 璃(fluorine doped silicate glass, FSG)、SiOC、高密度等离子(high density plasma, HDP)、等离子增强正硅酸乙酯(plasma enhanced-tetra ethyl ortho silicate，PE-TE0S) 或旋涂玻璃(spin on glass, S0G)等具有低电介质常数的材料形成。层间绝缘层270可形 成在与反应腔室100不同的反应腔室中。即，层间绝缘层270可在从反应腔室100卸载上 面形成有蚀刻挡止层260的半导体衬底200且将半导体衬底200载入到另一反应腔室中之 后形成。在上述实施例中，衬垫230形成在形成有下部互连件210的半导体衬底200上。 然而，衬垫230可形成在未形成有下部互连件210或形成有不同结构的半导体衬底200上。 在此状况下，衬垫230的下表面或衬垫230可使用第一和第二源通过预定工艺来更改。如上所述，在薄的衬垫形成在上面形成下部互连件的衬底上之后，供应硅源以通 过在硅源与下部互连件之间进行反应而在衬垫之下形成硅化物层。衬垫可由与在形成衬垫 之后沉积一层所用的材料相同的材料形成。举例来说，如果氮化硅层形成为蚀刻挡止层，那 么衬垫可由氮化硅形成。因此，由于防止下部互连件与硅源接触，所以可防止下部互连件的表面电阻的变 化，且因此可制造高速度装置。
尽管已参考特定实施例来描述制造半导体装置的方法，但其并不限于此。因此，所 属领域的技术人员将容易理解，可在不偏离权利要求书所界定的本发明的精神和范围的情 况下对其进行各种修改和改变。
权利要求
1.一种制造半导体装置的方法，包括 制备上面形成下部互连件的半导体衬底； 在所述半导体衬底上形成衬垫；在所述下部互连件上在所述衬垫之下形成硅化物层； 使所述硅化物层氮化；以及 在所述衬垫上沉积薄层。
2.根据权利要求1所述的制造半导体装置的方法，其中通过产生等离子来执行所述衬 垫的形成、所述硅化物层的氮化以及所述薄层的沉积。
3.根据权利要求2所述的制造半导体装置的方法，其中在不产生等离子的情况下执行 所述硅化物层的形成。
4.根据权利要求3所述的制造半导体装置的方法，其中在原处执行所述衬垫的形成、 所述硅化物层的形成、所述硅化物层的氮化以及所述薄层的沉积。
5.根据权利要求1所述的制造半导体装置的方法，其中所述衬垫和所述薄层由相同材 料形成。
6.一种制造半导体装置的方法，包括 制备上面形成下部互连件的半导体衬底；通过使用第一源和第二源在所述半导体衬底上形成衬垫； 通过使用所述第二源在所述下部互连件上在所述衬垫之下形成硅化物层； 通过使用所述第一源使所述硅化物层氮化；以及 通过使用所述第一源和所述第二源来沉积薄层。
7.根据权利要求6所述的制造半导体装置的方法，其中在所述衬垫的形成之前，所述 制造半导体装置的方法进一步包括通过使用所述第一源从所述半导体衬底移除自然氧化物层。
8.根据权利要求7所述的制造半导体装置的方法，其中在供应所述第一源的相同时间 或在预定延迟时间之后供应净化气体。
9.根据权利要求8所述的制造半导体装置的方法，其中以恒定流率或逐渐增加的流率 供应所述净化气体。
10.根据权利要求7所述的制造半导体装置的方法，其中所述衬垫和所述薄层由相同 材料形成。
11.根据权利要求7所述的制造半导体装置的方法，其中所述衬垫和所述薄层中的每 一者具有根据所述第一源和所述第二源的比率而变化的性质。
12.根据权利要求6所述的制造半导体装置的方法，其中通过产生等离子来执行所述 衬垫的形成、所述硅化物层的氮化以及所述薄层的沉积。
13.根据权利要求12所述的制造半导体装置的方法，其中在不产生等离子的情况下执 行所述硅化物层的形成。
14.根据权利要求13所述的制造半导体装置的方法，其中在原处执行所述衬垫的形 成、所述硅化物层的形成、所述硅化物层的氮化以及所述薄层的沉积。
全文摘要
提供一种制造半导体装置的方法。在所述方法中，在薄的衬垫形成在上面形成下部互连件的衬底上之后，供应硅源以通过在所述硅源与所述下部互连件之间进行反应而在所述衬垫之下形成硅化物层，且使所述硅化物层氮化并形成蚀刻挡止层。因此，防止所述下部互连件与所述硅源接触，从而可防止所述下部互连件的表面电阻的变化，且因此可制造高速度装置。
文档编号H01L21/768GK101996941SQ20101024811
公开日2011年3月30日 申请日期2010年8月4日 优先权日2009年8月5日
发明者权永秀 申请人:奥拓股份有限公司