专利名称：一种金属栅极及mos晶体管的形成方法
技术领域：
本发明涉及半导体制造工艺，特别是一种金属栅极及MOS晶体管的形成方法。
背景技术：
在半导体器件制造中，漏电一直是降低处理器良品率、阻碍性能提升和减少功耗的重要因素。随着半导体器件的特征尺寸越来越小，相应的核心器件所占用面积也相应减小，导致单位面积的能量密度大幅增高，漏电问题更加凸显，功耗也随之增大。因此在45纳米以下的工艺中，传统的二氧化硅栅极介电层的工艺已遇到瓶颈，无法满足半导体器件的工艺要求；为解决上述瓶颈，目前采用高介电常数(高k :k值大于等于10)介质材料作为栅介质层，然后，形成以金属为材料的栅极以减小漏电，使功耗得到很好的控制。目前，制备金属栅极的方法，常见的有如美国专利US20100109088中介绍的一种制造方法先在衬底上利用浅沟槽隔离技术定义出有源区，接着用硬掩膜定义出PFET有源区，并对PFET有源区进行刻蚀。在刻蚀区域外延生长一层SiGe，至与衬底表面平齐。去除硬掩膜，然后在衬底上形成栅材料层。图形化处理，并形成金属栅极堆叠。对有源区进行离子植入，并形成金属栅极堆叠侧墙(spacers)，最后在衬底上形成源极和漏极。现有工艺的另一种制备金属栅极的方法如图1至图4所示。参考图1，在半导体衬底(未示出)上依次形成牺牲氧化层4、多晶硅层及光刻胶层(未示出)，所述牺牲氧化层 4的材料为含硅氧化物；对光刻胶层进行曝光显影工艺，以形成栅极图形；以光刻胶层为掩膜，沿栅极图形刻蚀多晶硅层，形成多晶硅栅极3;去除光刻胶层，在多晶硅栅极3两侧的半导体衬底上形成侧墙1，所述侧墙1包括依次位于多晶硅栅极3两侧的氧化硅层11和氮化硅层12。在所述半导体衬底上形成层间介质层2，所述层间介质层2材料为含硅氧化物，形成的层间介质层2表面与多晶硅栅极3和侧墙1顶部齐平。如图2所示，去除多晶硅栅极3至露出牺牲氧化层4，形成沟槽。如图3所示，继续刻蚀去除沟槽内的牺牲氧化层4至露出半导体衬底。如图4所示，在层间介质层2、侧墙1上形成金属层，并将所述金属层填充满沟槽； 对金属层进行研磨，形成金属栅极5。如图5所示，现有形成的高k金属栅极时，会在层间介质层2和侧墙1中的氧化硅层11表面残留有金属层，使后续形成的半导体器件发生短路现象，降低了半导体器件的电性能。
发明内容
本发明解决的问题是提供一种金属栅极及MOS晶体管的形成方法，防止对金属层进行化学机械抛光后产生金属残留(metal residue)、金属桥(metalbridge)等问题。为解决上述问题，本发明提供一种金属栅极及MOS晶体管形成方法，包括以下步骤提供半导体衬底，所述半导体衬底上依次形成有牺牲氧化层和多晶硅栅极，所述多晶硅栅极两侧的半导体衬底上具有侧墙，所述侧墙包含依次位于多晶硅栅极两侧的氧化硅层和氮化硅层；在所述半导体衬底上形成层间介质层，所述层间介质层的表面与多晶硅栅极及侧墙顶部齐平；去除多晶硅栅极至露出牺牲氧化层，形成沟槽；去除预定厚度的侧墙中氮化硅层，所述预定厚度与牺牲氧化层的厚度一致；去除沟槽内的牺牲氧化层，且使层间介质层和侧墙中氧化硅层的表面与氮化硅层顶部齐平；向沟槽内填充满金属层，形成金属栅极。优选的，去除预定厚度的侧墙中氮化硅层方法为湿法刻蚀或干法刻蚀。优选的，所述湿法刻蚀采用的溶液为浓磷酸，浓度为85%，刻蚀速率为500 1500埃/分钟，刻蚀氮化硅层与氧化硅层的速率比大于50 1。优选的，所述干法刻蚀采用的气体为含C、H和F的气体。优选的，所述气体为CHF3、CH2F2或CH3F，刻蚀速率为100 500埃/分钟，刻蚀氮化硅层与氧化硅层的速率比为3 1 6 1。优选的，所述层间介质层的材料为含硅氧化物。优选的，形成所述层间介质层的方法为高密度等离子生长方法或高深宽比生长方法。优选的，所述牺牲氧化层的材料为含硅氧化物。优选的，形成所述牺牲氧化层的方法为炉管热氧化法。优选的，所述金属层材料是铝、铜、镍、铬、钨、钛、钛钨、钽或镍钼。优选的，在形成金属栅极之前还包括在沟槽内的半导体衬底上形成栅介质层。优选的，所述栅介质层的材料为高k材料。优选的，所述高k材料为HfSiO、HfZrO和HfLaO中的一种或其组合。本发明还提供一种MOS晶体管的形成方法，包括提供半导体衬底，所述半导体衬底上依次形成有牺牲氧化层和多晶硅栅极，所述多晶硅栅极两侧的半导体衬底上具有侧墙，所述侧墙包含依次位于多晶硅栅极两侧的氧化硅层和氮化硅层；在多晶硅栅极和侧墙两侧形成源/漏极；在所述半导体衬底上形成层间介质层，所述层间介质层的表面与多晶硅栅极及侧墙顶部齐平；去除多晶硅栅极至露出牺牲氧化层，形成沟槽；去除预定厚度的侧墙中氮化硅层，所述预定厚度与牺牲氧化层的厚度一致；去除沟槽内的牺牲氧化层，且使层间介质层和侧墙中氧化硅层的表面与氮化硅层顶部齐平；向沟槽内填充满金属层，形成金属栅极。与现有技术相比，本发明具有以下优点本发明的形成方法在去除牺牲氧化层之前，先去除预定厚度的侧墙中氮化硅层， 所述预定厚度与牺牲氧化层的厚度一致；然后再去除牺牲氧化层。去除牺牲氧化层时，层间介质层也会相应的被去除，从而使得层间介质层和侧墙中氧化硅层与氮化硅层顶部齐平。 在后续对金属层进行化学机械抛光(CMP)形成金属栅极的过程中，能将层间介质层和氧化硅层上的金属层完全去除，有效防止了金属层残留而导致的短路现象，提高半导体器件的电性能和可靠性。
图1至图5为现有工艺制备金属栅极结构的剖面示意图；图6为本发明形成金属栅极及MOS晶体管的具体实施例流程图；图7至图13为本发明形成金属栅极实施例示意图14至图20为本发明形成MOS晶体管的实施例示意图。
具体实施例方式发明人在现有制作金属栅极的过程中发现，如图3所示，由于在去除牺牲氧化层4 的过程中，牺牲氧化层4的材料与侧墙1中的氧化硅层11及层间介质层2的材料相同或相似，因此去除牺牲氧化层4时会对层间介质层2和侧墙中的氧化硅层11产生影响，使层间介质层2和侧墙1中的氧化硅层11的高度低于侧墙1中的氮化硅层12 ；如图4及图5所示，在后续研磨形成金属栅极5时，研磨停止于氮化硅层12上，导致在层间介质层2和侧墙 1中的氧化硅层11表面也会残留有金属层，使后续形成的半导体器件会发生短路现象，降低了半导体器件的电性能。针对上述问题，发明人经过仔细的分析研究，提出了本发明的方案，具体如图6所示步骤S601 提供半导体衬底，所述半导体衬底上依次形成有牺牲氧化层和多晶硅栅极，所述多晶硅栅极两侧的半导体衬底上具有侧墙，所述侧墙包含依次位于多晶硅栅极两侧的氧化硅层和氮化硅层。步骤S602 在所述半导体衬底上形成层间介质层，且使层间介质层的表面与多晶硅栅极及侧墙顶部齐平。步骤S603 去除多晶硅栅极至露出牺牲氧化层，形成沟槽。步骤S604 去除预定厚度的侧墙中氮化硅层。步骤S605 去除沟槽内的牺牲氧化层，且使层间介质层和侧墙中氧化硅层的表面与侧墙中氮化硅层顶部齐平。步骤S606 向沟槽内填充满金属层，形成金属栅极。发明人提供的方案是通过在去除牺牲氧化层之前，先去除预定厚度的侧墙中氮化硅层，所述预定厚度与牺牲氧化层的厚度一致；然后再去除牺牲氧化层。去除牺牲氧化层时，层间介质层也会相应的被去除，从而使得层间介质层和侧墙中氧化硅层与氮化硅层顶部齐平。在后续对金属层进行化学机械抛光(CMP)形成金属栅极的过程中，能将层间介质层和氮化硅层上的金属层完全去除，有效防止了金属层残留而导致的短路现象，提高半导体器件的电性能和可靠性。下面结合附图对本发明的具体实施方式
做详细的说明。第一实施例图7至图13为本发明形成金属栅极的实施例示意图。如图7所示，提供半导体衬底100 ；在所述半导体衬底100上依次形成有牺牲氧化层102和多晶硅栅极104，具体形成多晶硅栅极的工艺如下在牺牲氧化层102上形成多晶硅层，在所述多晶硅层上形成第一光刻胶层(未示出)，经过曝光显影后，定义出栅极图形；以所述第一光刻胶层为掩膜，沿栅极图形刻蚀多晶硅层和牺牲氧化层至露出半导体衬底100。本实施例中，所述牺牲氧化层102的材料为含硅氧化物，是采用炉管热氧化的方法形成。如图8所示，在所述多晶硅栅极104两侧的半导体衬底100上形成侧墙106，所述侧墙106包含依次位于多晶硅栅极104两侧的氧化硅层1061和氮化硅层1062，具体形成工艺如下用化学气相沉积法在半导体衬底100上形成包围多晶硅栅极104的氧化硅层 1061 ；用化学气相沉积法在氧化硅层1061上形成氮化硅层1062 ；然后采用回蚀法刻蚀氮化硅层1062和氧化硅层1061，去除半导体衬底100上的氮化硅层1062和氧化硅层1061，保留多晶硅栅极104两侧的氧化硅层1061和氮化硅层1062。如图9所示，在所述半导体衬底100上形成层间介质层108，所述层间介质层108 的表面与多晶硅栅极104及侧墙106顶部齐平，具体形成工艺如下用化学气相沉积法在半导体衬底100上形成层间介质层108，所述层间介质层108覆盖多晶硅栅极104及侧墙106 ； 采用化学机械研磨工艺对层间介质层108进行平坦化至露出多晶硅栅极104及侧墙106顶部。本实施例中，所述层间介质层108的材料为含硅氧化物，形成所述层介质层108 的方法为高密度等离子(HDP:high density plasma)生长方法或高深宽比(HARP :high aspect ratio process)生长方法。继续参考图9，去除多晶硅栅极104至露出牺牲氧化层102，形成沟槽。本实施例中，所述去除多晶硅栅极104的方法为干法刻蚀法。如图10所示，去除预定厚度的侧墙106中氮化硅层1062，所述预定厚度与牺牲氧化层102的厚度一致。本实施例中，去除预定厚度的侧墙106中氮化硅层1062所采用的方法为干法刻蚀或者湿法刻蚀。其中，如果采用湿法刻蚀法的话，则采用浓度为85%的浓磷酸溶液，刻蚀温度为160 170°C，刻蚀速率控制在500埃/分钟 1500埃/分钟，刻蚀氮化硅和氧化硅的速率比大于50 1。如果采用干法刻蚀法的话，采用含H、F和C的气体，如CHF3、CH2F2或 CH3F等，刻蚀速率控制在100埃/分钟 500埃/分钟，刻蚀氮化硅与氧化硅的刻蚀速率比为 3 ； 1 6 ； 1。如图11所示，用湿法刻蚀法去除沟槽内牺牲氧化层102。本实施例中，由于牺牲氧化层102的材料与侧墙106中的氧化硅层1061及层间介质层108的材料相同或相似，使得去除牺牲氧化层102时，氧化硅层1061和层间介质层108 也被刻蚀去相应厚度，使去除牺牲氧化层102后，侧墙中的氧化硅层1061和层间介质层108 与侧墙中的氮化硅层1062表面相齐平。如图12所示，在沟槽内形成栅介质层110和金属栅极112。具体形成工艺如下 在沟槽底部的半导体衬底上形成栅介质层110 ；然后，在层间介质层108和侧墙106上形成金属层，所述金属层填充满沟槽；用化学机械研磨法研磨金属层至露出层间介质层108和侧墙106表面，形成金属栅极112。作为另一实例，在形成完栅介质层110后还可以形成以TiN、TaN、TiAl、Ti为材料的扩散阻挡层，防止后续形成的金属栅极112的金属离子扩散至层间介质层108中。本实施例中，所述栅介质层110为高k材料，具体可以选自HfSiO、HfZrO, HfLaO, HfO2的一种或其组合。形成栅介质层110的方法为化学气相沉积(CVD)、低压化学气相沉积(LPCVD)、等离子体增强化学气相沉积(PECVD)或物理气相沉积(PVD)。本实施例中，金属栅极112的材料可以是铝、铜、镍、铬、钛、钛钨、钽和镍钼中的一种或其组合。金属栅极112的形成也采用常规的沉积工艺处理，如化学气相沉积(CVD)、低压化学气相沉积(LPCVD)、等离子体增强化学气相沉积(PECVD)、蒸发、化学溶液沉积及原子层沉积(ALD)、或物理气相沉积(PVD)。本实施例中，由于在去除牺牲氧化层102之前，先去除预定厚度的侧墙中氮化硅层1062，所述预定厚度与牺牲氧化层102的厚度一致；然后再去除牺牲氧化层102。去除牺牲氧化层102时，层间介质层108也会相应的被去除，从而使得层间介质层108和侧墙106 中氧化硅层1061与氮化硅层1062顶部齐平。如图13所示，在对金属层进行化学机械抛光 (CMP)形成金属栅极112时，能将层间介质层108和氧化硅层1061上的金属层完全去除，在层间介质层108和侧墙106中氧化硅层1061没有出现金属残留或金属桥的现象。第二实施例图14至图20为本发明形成MOS晶体管的实施例示意图。参照图14，提供半导体衬底200，在所述半导体衬底200上依次形成有牺牲氧化层 202和多晶硅栅极204 ；在多晶硅栅极两侧的半导体衬底200内形成有浅掺杂区206。具体形成工艺如下用热氧化法在半导体衬底200上形成一层牺牲氧化层202，在牺牲氧化层202上形成第一光刻胶层(未示出)；经过曝光显影，定义出η阱或ρ阱图形； 以第一光刻胶层为掩膜，采用离子注入法对半导体衬底200进行掺杂，形成MOS阱(未示出)；去除第一光刻胶层，在牺牲氧化层202上形成多晶硅层；在多晶硅层上形成第二光刻胶层(未示出)，经曝光显影，定义出栅极图形；沿栅极图形刻蚀多晶硅层和牺牲氧化层202 至露出半导体衬底200，形成多晶硅栅极204 ；然后，以多晶硅栅极204为掩膜，向半导体衬底200内进行离子注入，形成浅掺杂区206。参照图15，在多晶硅栅极204两侧的半导体衬底200上形成侧墙208，所述侧墙 208包含依次位于多晶硅栅极204两侧的氧化硅层2081和氮化硅层2082 ；以侧墙208及多晶硅栅极204为掩膜，向两侧的半导体衬底200内注入离子，形成源极210和漏极212，所述源极210和漏极212的深度比浅掺杂漏区214(LDD)深。参照图16，在所述半导体衬底200上形成层间介质层216，所述层间介质层216表面与多晶硅栅极204和侧墙208顶部齐平。具体形成工艺如第一实施例所述。参照图17，用干法刻蚀法去除多晶硅栅极204至露出牺牲氧化层202，形成沟槽。参照图18，去除预定厚度的侧墙208中氮化硅层2082，所述预定厚度与牺牲氧化
层202厚度一致。本实施例中，去除预定厚度氮化硅层2082的方法如第一实施例所述。参照图19，用湿法刻蚀法去除沟槽内牺牲氧化层202。本实施例中，去除牺牲氧化层202采用湿法刻蚀法，如用添加氟化铵为缓冲剂的氢氟酸溶液，在温度为30 40°C时进行刻蚀。如第一实施例所述，去除牺牲氧化层202后， 层间介质层216与侧墙208中的氧化硅层2081及氮化硅层2082顶部齐平。参照图20，在沟槽内形成栅介质层218和金属栅极220。具体形成工艺如第一实施例所述。作为另一实例，在形成完栅介质层218后还可以形成以TiN、TaN, TiAl、Ti为材料的扩散阻挡层，防止后续形成的金属栅极220的金属离子扩散至层间介质层216中。本实施例中，所述栅介质层218为高k材料，具体可以选自HfSiO、HfZrO, HfLaO, HfO2的一种或其组合。本实施例中，金属栅极220的材料可以是铝、铜、镍、铬、钛、钛钨、钽和镍钼中的一
8种或其组合。本实施例中，在去除牺牲氧化层202之前，先去除预定厚度的侧墙208中氮化硅层 2082，所述预定厚度与牺牲氧化层202厚度一致；然后再去除牺牲氧化层202。去除牺牲氧化层202时，层间介质层216和侧墙208中的氧化硅层2081也相应被去除，使层间介质层 216与侧墙208中氧化硅层2081和氮化硅层2082齐平。在后续对金属层进行化学机械抛光(CMP)形成金属栅极220时，能够防止金属材料在层间介质层216和侧墙208中氧化硅层2081上残留，避免发生金属残留、金属桥接的问题，提高半导体器件的电性能和可靠性。 本发明的形成方法相比现有工艺，仅是增加一道常规的氮化硅层刻蚀工艺，不需要对现有工艺进行较大改动，有利于在现有工艺中弓I入应用。虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动和修改，因此本发明的保护范围应当以权力要求所限定的范围为准。
权利要求
1.一种金属栅极及MOS晶体管形成方法，其特征在于，包括以下步骤提供半导体衬底，所述半导体衬底上依次形成有牺牲氧化层和多晶硅栅极，所述多晶硅栅极两侧的半导体衬底上具有侧墙，所述侧墙包含依次位于多晶硅栅极两侧的氧化硅层和氮化硅层；在所述半导体衬底上形成层间介质层，所述层间介质层的表面与多晶硅栅极及侧墙顶部齐平；去除多晶硅栅极至露出牺牲氧化层，形成沟槽；去除预定厚度的侧墙中氮化硅层，所述预定厚度与牺牲氧化层的厚度一致； 去除沟槽内的牺牲氧化层，且使层间介质层和侧墙中氧化硅层的表面与氮化硅层顶部齐平；向沟槽内填充满金属层，形成金属栅极。
2.根据权利要求1所述的形成方法，其特征在于去除预定厚度的侧墙中氮化硅层方法为湿法刻蚀或干法刻蚀。
3.根据权利要求2所述的形成方法，其特征在于所述湿法刻蚀采用的溶液为浓磷酸， 浓度为85%，刻蚀速率为500 1500埃/分钟，刻蚀氮化硅层与氧化硅层的速率比大于 50 1。
4.根据权利要求2所述的形成方法，其特征在于所述干法刻蚀采用的气体为含C、H 和F的气体。
5.根据权利要求4所述的形成方法，其特征在于所述气体为CHF3、CH2F2或CH3F，刻蚀速率为100 500埃/分钟，刻蚀氮化硅层与氧化硅层的速率比为3 1 6 1。
6.根据权利要求1所述的形成方法，其特征在于所述层间介质层的材料为含硅氧化物。
7.根据权利要求6所述的形成方法，其特征在于形成所述层间介质层的方法为高密度等离子生长方法或高深宽比生长方法。
8.根据权利要求1所述的形成方法，其特征在于所述牺牲氧化层的材料为含硅氧化物。
9.根据权利要求8所述的形成方法，其特征在于形成所述牺牲氧化层的方法为炉管热氧化法。
10.根据权利要求1所述的形成方法，其特征在于所述金属层材料是铝、铜、镍、铬、 钨、钛、钛钨、钽或镍钼。
11.根据权利要求1所述的形成方法，其特征在于在形成金属栅极之前还包括在沟槽内的半导体衬底上形成栅介质层。
12.根据权利要求11所述的形成方法，其特征在于所述栅介质层的材料为高k材料。
13.根据权利要求12所述的形成方法，其特征在于所述高k材料为HfSiO、HfZrO和 HfLaO中的一种或其组合。
14.一种MOS晶体管的形成方法，其特征在于，包括提供半导体衬底，所述半导体衬底上依次形成有牺牲氧化层和多晶硅栅极，所述多晶硅栅极两侧的半导体衬底上具有侧墙，所述侧墙包含依次位于多晶硅栅极两侧的氧化硅层和氮化硅层；在多晶硅栅极和侧墙两侧形成源/漏极；在所述半导体衬底上形成层间介质层，所述层间介质层的表面与多晶硅栅极及侧墙顶部齐平；去除多晶硅栅极至露出牺牲氧化层，形成沟槽；去除预定厚度的侧墙中氮化硅层，所述预定厚度与牺牲氧化层的厚度一致； 去除沟槽内的牺牲氧化层，且使层间介质层和侧墙中氧化硅层的表面与氮化硅层顶部齐平；向沟槽内填充满金属层，形成金属栅极。
全文摘要
一种金属栅极及MOS晶体管形成方法，包括以下步骤提供半导体衬底，所述半导体衬底上依次形成有牺牲氧化层和多晶硅栅极，所述多晶硅栅极两侧的半导体衬底上具有侧墙；在所述半导体衬底上形成层间介质层，所述层间介质层的表面与多晶硅栅极及侧墙顶部齐平；去除多晶硅栅极至露出牺牲氧化层，形成沟槽；去除预定厚度的侧墙中氮化硅层，所述预定厚度与牺牲氧化层的厚度一致；去除沟槽内的牺牲氧化层，且使层间介质层和侧墙中氧化硅层的表面与氮化硅层顶部齐平；向沟槽内填充满金属层，形成金属栅极。本发明的形成方法，可以防止金属层研磨时发生金属残留导致金属短路的问题，提高半导体器件的稳定性和可靠性。
文档编号H01L21/336GK102479694SQ20101056837
公开日2012年5月30日 申请日期2010年11月30日 优先权日2010年11月30日
发明者蒋莉 申请人:中芯国际集成电路制造(北京)有限公司