专利名称：基于soi材料的可抑制埋氧化层界面暗电流的ccd的制作方法
技术领域：
本发明涉及一种CCD器件，尤其涉及一种基于SOI材料的可抑制埋氧化层界面暗 电流的CXD。
背景技术：
应用在微光环境下的CXD要求有较高的量子效率，而正照CXD由于正面的多晶硅 电极会吸收入射光而使得其量子效率较低，难以满足微光环境使用要求，所以，常通过背面 减薄法来制造背照CCD以提高其量子效率，常用的背面减薄法有机械抛光、化学腐蚀和化 学-机械抛光等方法，最终器件厚度为15微米左右；现有技术中的这些工艺需要专门的设 备，且存在工艺复杂、成品率低、成本高等缺点。通常SOI材料的结构是由SOKSilicon on hsulator，绝缘体上硅)衬底硅层-埋 氧化层-P型顶层硅层组成的三明治结构，中间的埋氧化层非常适合用作化学腐蚀时的自 停止层。所以，基于SOI材料的CCD在采用背面减薄法时具有很好的优势，且成本低、成品 率高、工艺简单、工艺兼容性好，是背照式CCD的发展方向之一。但是，采用SOI材料制造的CXD存在上下两个Si-SiA界面，两个Si-SiA界面处 的硅原子未能完全与氧原子相结合，存在悬挂键而导致界面态，是产生界面暗电流的原因。 特别是埋氧化层和P型顶层硅层交界处所形成的Si-Si02界面(即下Si-S^2界面)，P型 顶层硅层与埋氧化层之间是由键合的方式形成，硅原子与氧原子的结合情况远远不及N型 BCCD沟道层和Si02/Si3N4复合栅介质层交界处由热生长形成的Si-SiA界面(即上Si-SiA 界面)，埋氧化层和P型顶层硅层之间的Si-Si02界面态密度很大，产生的暗信号也远远大 于N型BCXD沟道层和Si02/Si3N4复合栅介质层之间的Si-S^2界面产生的暗信号。所以， 目前的基于SOI材料的CCD暗电流大，远远大于基于传统硅材料的CCD暗电流，尚不能满足 实际应用。
发明内容
针对背景技术中的问题，本发明提出了一种基于SOI材料的可抑制埋氧化层界面 暗电流的CCD，它包括SOI材料层以及附着于SOI材料层上的CCD器件，其中SOI材料层由 顺次连接的SOI衬底硅层、埋氧化层和P型顶层硅层组成，P型顶层硅层与CXD器件连接， 其改进在于在埋氧化层和P型顶层硅层之间顺次插入N型硅层和P+型硅层，形成结构为 SOI衬底硅层-埋氧化层-N型硅层-P+型硅层-P型顶层硅层的五层结构的SOI材料 层。所述的CXD器件由顺次连接的N型BCXD沟道层、Si02/Si3N4复合栅介质层和多晶 硅转移栅层组成；其中，在N型BCXD沟道层上设置有P+型沟阻。P+型硅层的杂质浓度和P+型硅层的厚度均大于N型硅层的杂质浓度和厚度，且 P+型硅层的杂质浓度和P+型硅层的厚度满足使N型硅层完全耗尽。本发明的有益技术效果是采用本发明结构所制作出的基于SOI材料的CCD，可以
3抑制SOI材料层中的埋氧化层的界面暗电流。
图1、常规的采用SOI材料制作出的CXD结构示意图2、本发明的基于SOI材料的可抑制埋氧化层界面暗电流的CCD结构示意图； 图3、图2所示结构的A-A剖视图4、常规的采用SOI材料制作出的CCD的暗电流来源示意图； 图5、本发明的基于SOI材料的可抑制埋氧化层界面暗电流的CCD的暗电流来源示意
图6、常规的采用SOI材料制作出的CCD的电势图7、本发明的基于SOI材料的可抑制埋氧化层界面暗电流的CCD的电势图。图中SOI衬底硅层1、埋氧化层2、N型硅层3、P+型硅层4、P型顶层硅层5、N型 BCCD沟道层6、P+型沟阻7、Si02/Si3N4复合栅介质层8、多晶硅转移栅9、势阱10、上Si-SW2 界面11，下Si-SW2界面12，内建电场13。
具体实施例方式参见图1，现有的基于SOI材料的CXD结构为它包括SOI材料层以及附着于SOI 材料层上的CXD器件，其中SOI材料层由顺次连接的SOI衬底硅层1、埋氧化层2和P型顶 层硅层5组成，P型顶层硅层5与CXD器件连接；SOI衬底硅层1起支撑作用，维持硅片机 械强度，埋氧化层2在基于SOI材料的背照式CCD制造过程中起腐蚀自停止作用。其中的 CXD器件的结构为它由顺次连接的N型BCXD沟道层6、Si02/Si3N4复合栅介质层8和多晶 硅转移栅层9组成；其中，在N型BCXD沟道层6上设置有P+型沟阻7。参见图2，本发明的基于SOI材料的可抑制埋氧化层界面暗电流的CCD结构为它 在现有的基于SOI材料的CXD的结构基础上，在埋氧化层2和P型顶层硅层5之间顺次插 入N型硅层3和P+型硅层4，形成结构为SOI衬底硅层1-埋氧化层2- N型硅层3- P+型 硅层4- P型顶层硅层5的五层结构的SOI材料层(相较而言，现有的SOI材料层为三层结 构)。本发明结构中的CCD器件上的多晶硅转移栅9由按传统工艺方法制作的三次多晶 硅组成，形成CXD的三个转移相？？1、？竹和？ 3，多晶硅之间的绝缘依赖于多晶硅上生长的
热氧化层。在器件内，存在由热生长氧化层形成的上Si-SiO2界面11 (N型BCXD沟道层6 和Si02/Si3N4复合栅介质层8交界处)和在埋氧化层2与P型顶层硅层5交界处形成的下 Si-SiO2界面12两个界面；在两个Si-S^2界面处，由于半导体晶格的周期性中断，硅原子 的4个价键未能全部与氧原子相结合，存在悬挂键。而该悬挂键能只有一个电子，既能较容 易地释放到硅体内，也能从硅体内接受电子，这也就是界面态。所以，界面态可以起施主作 用，即向体内供给电子；也可以起受主作用，即从体内接受电子，这就是说界面态起着复合 中心的作用。当CCD处于空阱积分状态时，界面态向体内发射电子，形成界面暗电流，当CCD 处于满阱转移状态时，界面态从体内吸收电子影响转移效率。CCD有两个主要的暗电流来源，耗尽层体暗电流和表面暗电流，它们可分别用式(1)和式(2)来表示 —桃+0
1 H￡P、丄/
^^HJCP
⑵
2
一般地，若常规硅基CXD的栅介质界面(可等效为本发明内容中所述的上Si-SiO2界面 11)态密度Nss为IX 101(lCm_2，此时，器件的表面暗电流Is是耗尽层体暗电流^iep的50倍。 而基于SOI材料制作的CCD的下Si-S^2界面12常由键合方式形成，该界面处的界面态密 度远远大于上Si-SiO2界面11的界面态密度，至少为IX IO11CnT2，则下Si-SiO2界面12所 产生的表面暗电流远远大于上Si-SiA界面11所产生的表面暗电流，前者约为后者的2 10倍，这受器件耗尽层边缘与埋氧化层2之间的距离的影响。现有的基于SOI材料的CXD器件，当向多晶硅转移栅9施加高电压时，比如10V，在 多晶硅转移栅9下形成如图4所示的势阱10，此时器件内的电势分布如图6所示。此时，上 Si-SiO2界面11产生的电子在N型BCXD沟道层6和P型顶层硅层5形成的电场作用下向 硅体内运动，被收集势阱10内。埋氧化层2上的下Si-SiO2界面12产生的电子虽然不会 直接受到电场作用向势阱10运动，但也会因扩散作用而运动到耗尽区边缘，从而被电场收 集到势阱10内，贡献为器件暗电流。对于本发明结构的基于SOI材料的可抑制埋氧化层界面暗电流的CCD而言，当向 多晶硅转移栅9施加高电压时，比如10V，在多晶硅转移栅9下形成如图5所示的势阱10， 此时器件内的电势分布如图7所示。由于在埋氧化层2和P型顶层硅层5之间有一层N型 硅层3和一层P+型硅层4，N型硅层3与P+型硅层4形成从埋氧化层2指向P型顶层硅层 5的内建电场13，当埋氧化层2处的下Si-S^2界面12产生的电子向耗尽区方向扩散时， 电子在内建电场13的作用下会回到埋氧化层2附近而不能靠近耗尽区边缘，从而不被势阱 10收集。若N型硅层3未能完全耗尽且P+型硅层4杂质浓度较小，下Si-SiA界面12的热 产生的电子可能会越过内建电场13的势垒朝势阱10扩散，不仅起不到降低暗电流的作用， 还会在CXD成像时引起拖影、转移效率不好等现象。所以，必须选择合适的N型硅层3和P+ 型硅层4的厚度和杂质浓度，其参数确定的原则为P+型硅层4的杂质浓度和P+型硅层4 的厚度均大于N型硅层3的杂质浓度和厚度，且P+型硅层的杂质浓度和P+型硅层的厚度 满足使N型硅层3完全耗尽。实施例工艺制作完成后的P+型硅层4的杂质浓度为5 X IO1W3,其厚度为2 μ m ； N型硅层3的杂质浓度为5 X 1015cm_3，其厚度为0.3 μ m，此时，内建电场13的电场强度为 3. 18X104V/cm,内建势垒高度为0. 7V，N型硅层3被完全耗尽，满足阻挡埋氧化层2处的下 Si-SiO2界面12产生的电子朝耗尽区方向扩散运动的要求。P+型硅层4除了起着与N型硅层3形成内建电场13的作用外，还起着地的作用， 抽走器件工作时产生的空穴和中和不需要的光电子。此外，当本发明结构的CCD被用于制 作背照式CXD时，器件背面的SOI衬底硅层1、埋氧化层2和N型硅层3都被化学腐蚀法去 除，剩下的P+型硅层4与P型顶层硅层5形成内建电场13，引导表面产生的光电子向体内 运动而提高量子效率。
5
N型硅层3与P+型硅层4形成的内建电场13有效抑制了埋氧化层2处的下 Si-SiO2界面12产生的电子朝耗尽区方向扩散运动，使得基于SOI材料的CCD只能收集到 Si02/Si3N4复合栅介质层8 (也叫栅介质)处的上Si-S^2界面U产生的电子，从而抑制了 埋氧化层2处的下Si-SiA界面12产生的暗电流，使暗电流得到有效降低。对基于SOI材料制作的CXD来说，面临着栅介质处和埋氧化层2处的两个Si-S^2 界面，特别是埋氧化层2处的下Si-SiA界面12是基于SOI材料CCD的暗电流的主要来源。 本发明有效地抑制了埋氧化层2处的下Si-S^2界面暗电流，相比现有技术，本发明结构的 CCD具有更低的暗电流特性。
权利要求
1.一种基于SOI材料的可抑制埋氧化层界面暗电流的CCD，它包括SOI材料层以及附 着于SOI材料层上的CXD器件，其中SOI材料层由顺次连接的SOI衬底硅层(1)、埋氧化层 (2)和P型顶层硅层(5)组成，P型顶层硅层(5)与CXD器件连接，其特征在于在埋氧化层 (2 )和P型顶层硅层(5 )之间顺次插入N型硅层(3 )和P+型硅层(4 )，形成结构为SOI衬底 硅层(1)-埋氧化层(2)- N型硅层(3)- P+型硅层(4)- P型顶层硅层(5)的五层结构的 SOI材料层。
2.根据权利要求1所述的基于SOI材料的可抑制埋氧化层界面暗电流的CCD，其特征 在于所述CXD器件由顺次连接的N型BCXD沟道层(6)、Si02/Si3N4复合栅介质层(8)和多 晶硅转移栅层(9)组成；其中，在N型BCXD沟道层(6)上设置有P+型沟阻(7)。
3.根据权利要求1所述的基于SOI材料的可抑制埋氧化层界面暗电流的CCD，其特征 在于P+型硅层(4)的杂质浓度和P+型硅层(4)的厚度均大于N型硅层(3)的杂质浓度和 厚度，且P+型硅层的杂质浓度和P+型硅层的厚度满足使N型硅层(3)完全耗尽。
全文摘要
本发明公开了一种基于SOI材料的可抑制埋氧化层界面暗电流的CCD，其中SOI材料层由顺次连接的SOI衬底硅层、埋氧化层和P型顶层硅层组成，P型顶层硅层与CCD器件连接，其改进在于在埋氧化层和P型顶层硅层之间顺次插入N型硅层和P+型硅层，形成结构为SOI衬底硅层-埋氧化层-N型硅层-P+型硅层-P型顶层硅层的五层结构的SOI材料层。本发明的有益技术效果是采用本发明结构所制作出的基于SOI材料的CCD，可以抑制SOI材料层中的埋氧化层的界面暗电流。
文档编号H01L21/762GK102064181SQ20101057317
公开日2011年5月18日 申请日期2010年12月3日 优先权日2010年12月3日
发明者雷仁方 申请人:中国电子科技集团公司第四十四研究所