专利名称：具有高速传输接口的电连接器的制作方法
技术领域：
本实用新型关于一种电连接器，特别关于一种具有高速传输接口的电连接器。
背景技术：
随着多媒体及因特网应用的发展，使用者对于电连接器传输接口的传输速度需求 大幅增加，且由于现代数码产品硬件的演进快速，电连接器必须具备更高传输速度的接口， 以配合不同硬件规格的需求或是满足不同接口间的兼容性。电连接器如需整合高速传输接口，通常必须增加端子的数量(例如USB3. 0)，这样 端子与端子间的间距会缩小，进而容易发生串音现象；电连接器传输速度增加，阻抗不匹配 的问题也会变得明显，为了在一定的空间内设有更多端子，除了缩小端子的间距，也可使端 子的宽度变窄，由于端子的截面积缩小，因此电流密度容易升高进而造成阻抗上升；以上所 述皆为现有电连接器结构的不理想之处，有待进一步改进，以求更可行的解决方案。
实用新型内容有鉴于前述现有电连接器的缺点，本实用新型的目的在于提供一种更易于阻抗匹 配且可有效降低串音，进而具有高速传输接口的电连接器。为达到前述目的采取的主要技术手段是使前述电连接器包括有一端子座、多个第 一端子、多个第二端子与一接地板，其中所述端子座形成一个以上的开口 ；各第一端子分别具有一第一端及一第二端，其第一端穿过端子座上的开口，其第 二端分别形成一接脚；各第二端子分别具有一第一端及一第二端，其第一端穿过端子座上的开口，其第 二端分别形成一接脚；所述接地板呈平板状，其具有一第一端与一第二端，第一端设于所述端子座内，其 第二端形成一个以上的接脚；所述第一端子或第二端子的第一端同时趋近于接地板的第一 端。所述电连接器利用加大面积的接地板以同时对应于第一端子及/或第二端子，以 此可提高电容效用的影响，形成微带线(microstrip line)结构，因此容易控制阻抗，产生 稳定的阻抗结构，且大面积的接地板可以减少信号对间的干扰，可降低串音的问题，进而使 电连接器具有良好的高速传输接口。
图1为本实用新型第一实施例的外观图图2为本实用新型第一实施例的端子结构图图3为本实用新型第一实施例的左视图图4为本实用新型第一实施例的前视图
4[0015]图5为本实用新型第二实施例的端子结构图图6为本实用新型第二实施例的左视图图7为本实用新型第二实施例的前视图图8为本实用新型第三实施例的外观图图9为本实用新型第三实施例的俯视图图10为本实用新型第三实施例的端子结构图图11为本实用新型第三实施例的左视图图12为本实用新型第三实施例的前视图图13为本实用新型第四实施例的端子结构图图14为本实用新型第四实施例的左视图图15为本实用新型第四实施例的前视图图16为本实用新型第五实施例的外观图图17为本实用新型第五实施例的端子结构图图18为本实用新型第五实施例的右视图图19为本实用新型第五实施例的前视图图20为本实用新型第六实施例的端子结构图图21为本实用新型第六实施例的左视图图22为本实用新型第六实施例的前视图图23为本实用新型第三实施例与现有电连接器在不同传输时间的阻抗值比较图具体实施方式
以下配合附图说明本实用新型的实施例以具体说明本实用新型的技术内容。第一实施例请参照图1与图2所示，本实用新型第一实施例为一种电连接器，优选实施例包括 有一端子座10、多个第一端子20、多个第二端子30与一接地板40，其中端子座10主要在相 对的两侧部15之间形成有一横部16，横部16具有一前端与一后端，其前端形成一舌片11， 其呈平板状，舌片11的顶面、底面分别形成多个上端子槽12与多个下端子槽(图中未示)， 端子座10后端形成多个上层开口 13与下层开口 14，上、下层开口 13、14数量与位置分别对 应于上端子槽12与下端子槽，且上、下层开口 13、14互相连通；各第一端子20分别具有一第一端及一第二端，其第一端分别形成一电接触部22， 且各第二端子20的第一端分别从下层开口 14穿入，而位于舌片11上的下端子槽内，其第 二端分别形成一第一接脚21，在本实施例中，第一端子20共有4支，其功能为传输USB2. 0
信号；各第二端子30分别具有一第一端及一第二端，其第一端分别形成一电接触部32， 且各第二端子30的第一端分别从上层开口 13穿入，而位于舌片11上的上端子槽12内，其 第二端分别形成一第二接脚31，第二端子30可供传输非USB2. 0信号，在本实施例中，第二 端子的功能为传输USB3.0信号；接地板40呈平板状，其宽度近似于舌片11的宽度，其长度比第二端子30略短，且 接地板40设于端子座10内部，接地板40具有一第一端与一第二端，其第一端分别形成一
5电接触部42，电接触部42设于舌片11内，其第二端形成有一接脚41 ；请参照图2至图4所 示，接地板40位于第一端子20与第二端子30之间，且靠第二端子30较近，接地板40的接 脚41会从上层开口 13与下层开口 14连通部位的中央位置穿出，其穿出的高度贴近于上层 开口 13下方，在本实施例中，接地板40的接脚41作为第二端子30中的接地端子，而第二 端子30共有5支端子，进而本实施例揭示的是一具有九支端子的电连接器。第二实施例请参照图5至图7所示，本实用新型第二实施例大概与第一实施例相同，其所显示 的为一种电连接器，包括有如同前述第一实施例所示的端子座(图中未示)、多个第一端子 20、多个第二端子30与一接地板40A。本实施例相异于前述第一实施例的是在于本实施例的接地板40A宽度比第一实 施例的接地板40更宽，且在第二端形成两个接脚41A，其分别形成于接地板40A第二端的 两侧，并位于第二端子30的外侧；接地板40A的接脚41会从上层开口 13与下层开口 14连 通部位的左右两侧穿出，其穿出的高度贴近于上层开口 13下方；在本实施例中，接地板40A 的接脚41A作为第二端子30中的接地端子，而第二端子30共有6支端子，进而本实施例揭 示的是一具有十支端子的电连接器。第三实施例请参照图8至图12所示，本实用新型第三实施例大概与前述第一实施例相同，其 所显示的为一种电连接器，包括有如同前述第一实施例所示之端子座10B、多个第一端子 20、多个第二端子30与一接地板40B。本实施例相异于前述第一实施例的是在于端子座IOB在横部12B后端的上层开口 13B上方穿设有一扁平开口 17B，其宽度近似于横部16B后端的宽度，其长度等同于横部16B 前端至后端的距离，接地板40B长宽对应于扁平开口 17B的长宽，且在第一端形成一个电接 触部42B，第二端形成一个接脚41B ；接地板40B设于扁平开口 17B内，且位于第二端子30 上方，且与该些第二端子30同侧；除上述构造外，接地板40B可用包射方式设置于端子座 IOB上；接地板40B的电接触部42B从横部12B前端的扁平开口 17B伸出，再穿入上端子槽 12B ；而接地板40B的接脚41B为从横部12B后端的扁平开口 17B中央穿出；在本实施例中， 接地板40B的接脚41B仍作为第二端子30中的接地端子，而第二端子30共有5支端子，进 而本实施例揭示的是一具有九支端子的电连接器。第四实施例请参照图13至图15所示，本实用新型第四实施例大概与前述第三实施例相同，其 所显示的为一种电连接器，包括有如同前述第一实施例所示的端子座(图中未示)、多个第 一端子20、多个第二端子30与一接地板40C。本实施例相异于前述第三实施例的是在于本实施例扁平开口(图中未示)及接 地板40C的宽度比第三实施例的扁平开口 17B及接地板40B更宽，且在第二端形成有两个 接脚41C，其分别形成于接地板40C第二端的两侧，并位于第二端子30的外侧；在本实施例 中，接地板40C的接脚41C作为第二端子30中的接地端子，如此将使第二端子30具有6支 端子，进而本实施例揭示的是一具有十支端子的电连接器。第五实施例请参照图16至图19所示，本实用新型第五实施例大概与前述第一实施例相同，其所显示的为一种电连接器，包括有如同前述第一实施例所示的端子座10D、多个第一端子 20、多个第二端子30与一接地板40D。本实施例相异于前述第一实施例的是在于本实施例的接地板40D位于第一端子 20的下方且趋近第一端子20，且与该些第一端子20同侧，接地板40D设于舌片IlD之内， 其具有一第一端与一第二端，其第一端形成一电接触部42D，并向上弯折而从上端子槽12D 露出，其第二端形成一接脚41D，并向上弯折而由端子座IOD的上层开口 13D穿出，在此实施 例中，接地板40D的接脚41D作为第二端子30中的接地端子，如此将使第二端子30计有5 支端子，进而本实施例揭示的是具有九支端子的电连接器。第六实施例请参照图20至图22所示，本实用新型第六实施例大概与前述第五实施例相同，其 所显示的为一种电连接器，包括有如同前述第五实施例所示的端子座(图20至图22中未 示)、多个第一端子20、多个第二端子30与一接地板40E。本实施例相异于前述第五实施例的是在于本实施例的接地板40E宽度比第五实 施例的接地板40更宽，且在第二端形成两个接脚40E，其分别形成于接地板40E第二端的两 侧，并位于第二端子30的外侧，并向上弯折而由端子座的上层开口(图中未示)穿出；在本 实施例中，接地板40E的接脚41E作为第二端子30中的接地端子，而第二端子30共有6支 端子，进而本实施例揭示的是一具有十支端子的电连接器。前述电连接器利用加大面积的接地板以同时对应于第一端子及/或第二端子，以 此可形成微带线(microstrip line)结构，所以容易控制阻抗，产生稳定的阻抗结构；图23 为本实用新型的第三实施例与现有电连接器在不同传输时间的阻抗值比较图，此图为使用 CST MWS (CST Microwave Studio)软件的分析结果，CST Microwave Studio 是一套利用有 限积分法(Finite Integration)，可以同时应用在时域分析(Time Domain)及频域分析 的的三维全波(3D full wave)电磁仿真软件，在此图中横轴为传输时间，单位为ns (nano second，纳秒)，纵轴为阻抗(impedance)，单位为欧姆，在图上纵轴值105欧姆之处有一粗 横线，纵轴值105欧姆为视频电子标准协会(Video Electronics Standards Association, VESA)制定的限制值，最高阻抗需在90士 15欧姆(75 105欧姆)以下才符合该协会制定的 标准，本实用新型第三实施例的最大阻抗比没有接地板的现有电连接器的阻抗低，本实用 新型第三实施例的最高阻抗与最低阻抗之间的差值比现有电连接器的差值低，且本实用新 型第三实施例在所有时间的阻抗值皆符合VESA制定的规格，现有电连接器则会超过规格， 通过此结果可知本实用新型的阻抗控制较现有电连接器平稳，且接地板使接地端子的设置 更具弹性，并可避免不适当的端子位置造成串音，且大面积的接地板可以减少信号对间的 干扰，可降低串音的问题，进而使该电连接器具有良好的高速传输接口。以上所述仅为本实用新型的优选实施例，并非对本实用新型作任何形式上的限 制，虽然本实用新型已以优选实施例披露如上，然而并非用以限定本实用新型，任何本领域 的技术人员，在不脱离本实用新型技术方案的范围内，应当可利用上述揭示的技术内容作 出些许改变或修饰为等同变化的等效实施例，但凡是未脱离本实用新型技术方案的内容， 依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属 于本实用新型技术方案的范围内。
权利要求1.一种具有高速传输接口的电连接器，其特征在于，包括有一端子座，其上形成有一个以上的开口 ；多个第一端子，各第一端子分别具有一第一端及一第二端，其第一端穿过端子座上的 开口，其第二端分别形成一接脚；多个第二端子，各第二端子分别具有一第一端及一第二端，其第一端穿过端子座上的 开口，其第二端分别形成一接脚；一接地板，其呈平板状，所述接地板具有一第一端与一第二端，其第一端设于所述端子 座内，其第二端形成一个以上的接脚；所述第一端子或第二端子的第一端同时趋近于接地 板的第一端。
2.如权利要求1所述的具有高速传输接口的电连接器，其特征在于所述接地板位于 多个第一端子与多个第二端子之间。
3.如权利要求2所述的具有高速传输接口的电连接器，其特征在于所述接地板靠第 二端子较近。
4.如权利要求1所述的具有高速传输接口的电连接器，其特征在于所述接地板设于 多个第一端子的下方，且与该些第一端子同侧。
5.如权利要求1所述的具有高速传输接口的电连接器，其特征在于所述接地板设于 多个第二端子的上方，且与该些第二端子同侧。
6.如权利要求1至5中任一项所述的具有高速传输接口的电连接器，其特征在于所 述接地板的第一端形成一电接触部，第二端形成一个以上的接脚。
7.如权利要求6所述的具有高速传输接口的电连接器，其特征在于所述接地板的接 脚作为第二端子中的接地端子。
8.如权利要求7所述的具有高速传输接口的电连接器，其特征在于所述端子座主要 在相对的两侧部之间形成一横部，所述横部具有一前端与一后端，其前端形成一舌片，其呈 平板状，所述舌片的顶面、底面分别形成多个上端子槽与多个下端子槽。
9.如权利要求8所述的具有高速传输接口的电连接器，其特征在于所述接地板第一 端的电接触部向上弯折而从上端子槽露出。
10.如权利要求8所述的具有高速传输接口的电连接器，其特征在于所述端子座横部 后端的开口上方穿设有一扁平开口，所述接地板设于所述扁平开口内，且位于第二端子上 方。
11.如权利要求1至5中任一项所述的电连接器，其特征在于所述第一端子作为USB 2.0脚位，所述第二端子系为非USB 2.0脚位。
12.如权利要求10所述的电连接器，其特征在于所述第一端子作为USB2.0脚位，所 述第二端子作为非USB 2.0脚位。
13.如权利要求11所述的电连接器，其特征在于所述第一端子共有4支，所述第二端 子共有5支。
14.如权利要求12所述的电连接器，其特征在于所述第一端子共有4支，所述第二端 子共有5支。
15.如权利要求11所述的电连接器，其特征在于所述第一端子共有4支，所述第二端 子共有6支。
16.如权利要求12的所述的电连接器，其特征在于所述第一端子共有4支，所述第二 端子共有6支。
专利摘要本实用新型为一种具有高速传输接口的电连接器，其包括有一端子座，所述端子座内设有至少一个接地板、多个第一端子与多个第二端子，所述接地板为平板状，且所述接地板、多个第一端子与多个第二端子的其中一端皆各形成有一接脚，作为电连接之用；所述设计将现有电连接器的接地端子的面积加大形成一接地板以提高电容效用的影响，形成微带线结构，所以容易控制阻抗，进而与其它信号端子更容易阻抗匹配，且大的接地板可以减少信号对间的干扰，可降低串音的问题。
文档编号H01R13/648GK201789114SQ20102029672
公开日2011年4月6日 申请日期2010年8月19日 优先权日2010年8月19日
发明者林欣卫 申请人:矽玛科技股份有限公司