具有半导体衬底的封装组件的制作方法

专利名称：具有半导体衬底的封装组件的制作方法
技术领域：
本公开内容的实施例涉及集成电路领域，并且更具体地涉及用于封装组件的半导体衬底的技术、结构和配置。
背景技术：
这里提供的背景描述是出于大体上呈现本公开内容的上下文这样的目的。当前提名的发明人的工作在它在这一背景章节中被描述的程度上以及该描述的可能在提交时另外不合适作为现有技术而限定的方面既未明确也未暗示地承认为相对于本公开内容的现有技术。集成电路器件(比如晶体管)形成于在尺寸上不断缩减成更小尺度的半导体裸片上。半导体裸片的尺度的收缩正在对目前用来对去往或者来自半导体裸片的电信号路由的常规衬底制作和/或封装组装技术提出挑战。例如层叠衬底技术可能未在衬底上产生充分小的结构元件以与形成于裸片上的互连或者其它信号路由结构元件的更精细间距对应。

发明内容
在一个实施例中，本公开内容提供一种方法，该方法包括提供包括半导体材料的半导体衬底；在半导体衬底上形成电介质层；在电介质层上形成互连层；将半导体裸片附接到半导体衬底；以及将半导体裸片的有源侧电耦合到互连层，互连层配置成路由半导体裸片的电信号。在另一实施例中，本公开内容提供一种装置，该装置包括包括半导体材料的半导体衬底；形成在半导体衬底上的电介质层；形成在电介质层上的互连层；以及附接到半导体衬底的半导体裸片，其中半导体裸片的有源侧电耦合到互连层，互连层用于路由半导体裸片的电信号。


通过下文结合附图的具体描述将容易理解本公开内容的实施例。为了便于这一描述，相似参考标记表示相似结构要素。在附图的各图中通过示例而不是通过限制来图示这里的实施例。图I示意地图示了使用半导体衬底的示例封装组件。图2A至图2C示意性地图示了在各种工艺操作之后的半导体衬底。图3A至图3D示意性地图示了在各种工艺操作之后使用半导体衬底的封装组件。图4A至图4B示意性地图示了在各种工艺操作之后图3B的封装组件。图5A至图5G示意性地图示了在各种工艺操作之后图3A的封装组件。图6至图11示意性地图示了使用半导体衬底的各种封装组件配置。
图12是用于制造使用半导体衬底的封装组件的方法的工艺流程图。图13是用于制造使用半导体衬底的封装组件的另一方法的工艺流程图。图14是用于制造使用半导体衬底的封装组件的又一方法的工艺流程图。
具体实施例方式本公开内容的一些实施例描述了用于使用半导体衬底的集成电路(IC)封装组件(在此称为“封装组件”)的技术、结构和配置。在以下详细描述中，对形成详细描述的一部分的附图进行参考，在附图中类似的标记通篇指代类似的部分。可以利用其他实施例，并且可以做出结构或者逻辑改变而不脱离本公开内容的范围。因此，以下详细描述不应当被理解为限制性，并且各个实施例的范围由所附权利要求及其等价方式限定。该描述可以使用基于视角的描述(比如上/下、之上/之下和/或顶部/底部)。这样的描述仅用来便于讨论而并非旨在于使这里描述的实施例的应用限于任何特定定向。出于本公开内容的目的，短语“A/B”意味着A或者B。出于本公开内容的目的，短语“A和/或B”意味着“(A)、⑶或者(A和B)”。出于本公开内容的目的，短语“A、B和C中的至少一个”意味着“ (A)、(B)、(C)、(A和B)、(A和C)、(B和C)或者(A、B和C) ”。出于本公开内容的目的，短语“(A)B”意味着“(B)或者(AB) ”，也就是说，A为可选要素。以在理解要求保护的主题内容时最有帮助的方式，将各种操作依次描述为多个分立操作。然而描述顺序不应解释为暗示这些操作必然依赖于顺序。具体而言，可以不按呈现的顺序执行这些操作。可以以与描述的实施例不同的顺序执行操作。在附加实施例中，可以执行附加的操作和/或可以省略描述的操作。该描述使用短语“在一个实施例中”、“在一些实施例中”或者类似言语，这均可以指代相同或者不同实施例中的一个或者多个实施例。另外，如关于本公开内容的实施例而使用的术语“包括”、“包含”、“具有”等是同义的。图I示意性地图示了使用半导体衬底102的示意封装组件100。如在此使用的那样，半导体衬底102是指基本上包括半导体材料(比如例如硅(Si))的衬底或者中介片(interposer)。也就是说，半导体衬底的材料的本体为半导体材料。半导体材料可以包括晶态和/或非晶态类型的材料。例如在硅的情况下，硅可以包括单晶和/或多晶硅类型。在其它一些实施例中，半导体衬底102可以包括也可以从这里描述的原理受益的其它半导体材料(比如例如锗、III-V族材料或者II-VI材料)。一般而言，使用与用来在半导体裸片或者芯片(例如，一个或者多个半导体裸片108)上制造IC结构的技术类似的技术来制造半导体衬底102。例如，用来在半导体裸片上制造IC器件的公知的图形化工艺(例如，光刻和/或蚀刻)以及沉积工艺可以用来在半导体衬底102上形成结构。通过使用半导体制造技术，半导体衬底102可以包括比其他类型的衬底(比如层压(例如)有机衬底)更小的特征。半导体衬底102可以便于对尺寸不断缩减的当前电路裸片的电信号进行路由。例如，在一些实施例中，在一些实施例中，半导体衬底102允许细微间距的Si到Si互连以及在半导体衬底102与一个或者多个半导体裸片108之间的最终线路路由。半导体衬底102包括第一侧Al和与第一侧Al相对设置的第二侧A2。第一侧Al和第二侧A2 —般指代半导体衬底102的相对表面，以便于描述在此描述的各种配置，而不旨在将半导体衬底102限制为特定结构。电介质层104可以至少形成在半导体衬底102的第一侧Al上，并且也可以形成在半导体衬底102的第一侧A2上。如图所示，可以通过沉积电绝缘材料(比如例如二氧化硅(SiO2)、氮化硅(SiN)或者氮氧化硅(SiOxNy),其中X和y代表适当化学计量值)来形成电介质层，以基本上覆盖半导体衬底102的一个或者多个表面。在其它一些实施例中，可以使用其它适当的电绝缘材料。可以通过使用沉积技术(包括例如物理气相沉积(PVD)、化学气相沉积(CVD)和/或原子层沉积(ALD))来形成电介质层104。在其它一些实施例中，可以 使用其它适当的沉积技术。电介质层104可以为形成在半导体衬底102上的结构元件提供电隔离。例如，电介质层104可以用来防止形成在电介质层102上的电传导结构元件(例如，一个或者多个互连层106)与半导体衬底102的半导体材料(例如硅)之间的短接。在形成在半导体衬底102上的一个或者多个器件(例如，图2C的电容器222)的过程中，电介质层104还可以用作栅极电介质。一个或者多个互连层106形成在电介质层104上，以对去往/来自耦合到半导体衬底102的一个或者多个半导体裸片108的电信号(比如例如输入/输出(I/O)信号和/或电源/接地信号)进行路由。可以通过沉积和/或图案化电传导材料(比如例如金属(例如铜或者铝)或者掺杂的半导体材料(例如掺杂多晶硅))来形成一个或者多个互连层106。在其它一些实施例中，可以使用其他适当的电传导材料。一个或者多个互连层106可以包括用于路由电信号的多种结构(比如例如焊盘、焊区或者迹线)。虽然未描绘，但是包括电绝缘材料(比如例如聚酰亚胺)的钝化层可以沉积于一个或者多个互连层108上，并且被图案化以在钝化层中提供开口从而便于一个或者多个半导体裸片108到一个或者多个互连层106的电I禹合。一个或者多个半导体裸片108如描绘的那样使用例如任何适当配置(包括倒装芯片配置)附接到半导体衬底102的第一侧Al。在其它一些实施例中，可以使用其它适当裸片附接配置(比如例如接线键合配置)。在描绘的实施例中，一个或者多个凸块(bump) 110形成于一个或者多个半导体裸片108上并且键合到一个或者多个互连层106。一个或者多个凸块110 —般包括用于路由一个或者多个半导体裸片108的电信号的电传导材料(比如例如焊料或者其它金属)。根据各种实施例，一个或者多个凸块110包括铅、金、锡、铜或者无铅材料或者其组合。一个或者多个凸块110可以具有包括球形、圆柱形、矩形或者其它形状的多种形状，并且可以使用凸块工艺(比如例如受控塌陷芯片连接(C4)工艺、柱形凸块或者其它适当凸块工艺)来形成。
一个或者多个凸块110可以形成于一个或者多个半导体裸片108上，而一个或者多个半导体裸片108是晶片或者单片化形式的任一种。一个或者多个半导体裸片108可以附接到半导体衬底102，而半导体衬底102是晶片或者单片化形式的任一种。一个或者多个半导体裸片108 —般具有有源侧(该侧包括在其上形成多个集成电路(IC)器件(未示出)(比如用于逻辑和/或存储器的晶体管)的表面)和与有源侧相对布置的无源侧。一个或者多个半导体裸片108的有源侧电耦合到一个或者多个互连层106。在描绘的实施例中，一个或者多个半导体裸片108的有源侧使用一个或者多个凸块110耦合到一个或者多个互连层106。在其它一些实施例中，一个或者多个半导体裸片108的有源侧使用其它结构(比如例如一个或者多个键合接线(例如，图9的一个或者多个键合接线934))电耦合到一个或者多个互连层106。一个或者多个封装互连结构(比如例如一个或者多个焊球112或者凸块(例如，图5A的一个或者多个凸块520))可以形成于一个或者多个互连层106上，以进一步路由一个或者多个半导体裸片108的电信号。一个或者多个封装互连结构一般包括电传导材料。在一些实施例中，如所描绘的那样，一个或者多个封装互连结构被布置成与半导体衬底102 的外围部分相邻，而一个或者多个半导体裸片108被布置成与半导体衬底102的中心部分相邻。一个或者多个封装互连结构可以被形成为包括球形、平面型、多边形形状或者其组合的多种形状。根据各种实施例，一个或者多个半导体裸片108和半导体衬底102被耦合在一起以形成封装组件。封装组件100可以使用一个或者多个封装互连结构电耦合到另一电子设备250(比如印刷电路板(PCB) 150 (例如母板)或者模块)以进一步路由一个或者多个半导体裸片108的电信号。在一些实施例中，如图所示，可以将一个或者多个封装互连结构(例如，一个或者多个焊球112)的尺寸确定成在一个或者多个半导体裸片108与印刷电路板250之间提供空隙。图2A至图2C示意性地图示了在各种工艺操作之后的半导体衬底102。参见图2A，描绘了包括半导体材料的半导体衬底102。半导体衬底102可以例如包括在第一侧Al和第二侧A2上的相对的平面表面。可以例如从单晶或者多晶硅半导体材料的锭切割半导体衬底102。在结合图2A至图2C描述的工艺期间半导体衬底102通常是晶片形式，但是可以以单片化形式。参见图2B，描绘了在半导体衬底102的至少第一侧Al上形成电介质层104之后的半导体衬底102。在一些实施例中，可以在除了第一侧Al之外的第二侧A2上形成电介质层104。参见图2C，描绘了在布置在半导体衬底102的第一侧Al上的电介质层104上形成一个或者多个互连层106之后的半导体衬底102。钝化层(未示出)可以沉积于一个或者多个互连层106上，并且被图案化以在钝化层中提供用于将一个或者多个半导体裸片(例如，图I的一个或者多个半导体裸片108)电耦合到一个或者多个互连层106的开口。根据各种实施例，包括IC器件和/或无源器件的一个或者多个器件可以形成在半导体衬底102的第一侧Al上。例如，在半导体衬底102的区域275中所描绘的那样，可以在半导体衬底102上形成示例电容器222和示例静电放电(ESD)保护器件224。在区域277中描绘了区域275的放大视图，其更详细地示出了电容器222和ESD保护器件224。
电容器222可以例如是去耦电容器，用于减小与电信号(比如一个或者多个半导体裸片的电源/接地信号)相关联的噪声。电容器222可以例如包括金属氧化物半导体(MOS)结构，该结构具有形成在半导体衬底102中的源极区域S以及漏极区域D。源极区域S和漏极区域D可以例如通过使用掺杂或者注入工艺来修改半导体衬底102的半导体材料的电传导性来形成。在一些实施例中，源极区域S和/或漏极区域D利用掺杂剂来注入，以在P型衬底中形成N型结。在其它一些实施例中，可以使用在N型衬底中的P型结。根据各种实施例，在形成图2B电介质层104之前，形成源极区域S和漏极区域D。电介质层104可以用作MOS结构的栅极电介质，而一个或者多个互连层106用作MOS结构的栅极电极。栅极电极例如可以包括掺杂多晶硅或者金属。在其它一些实施例中，可以使用其他适当的技术来在半导体衬底102中形成电容器222。ESD保护器件224例如可以包括用于保护不受静电放电的二极管。ESD保护器件224例如可以通过掺杂或者注入工艺以在半导体衬底102中创建N型区域来形成，半导体衬 底102在某些实施例中可以是P型衬底。在其它一些实施例中，可以在N型衬底中形成P型区域。ESD保护器件224例如可以使用与形成MOS或者双极型器件相关联的技术来形成。根据各种实施例，ESD保护器件224包括互补型MOS (CMOS)、双极型、瞬态电压抑制(TVS)和/或齐纳二极管或者金属氧化物可变电容器(MOV)。在其它一些实施例中，ESD保护器件224可以包括保护不受静电放电的其他适当器件。图3A至图3D示意性地图示了在各种工艺操作之后使用半导体衬底102的封装组件。参照图3A，描绘了在倒装芯片配置中将一个或者多个半导体裸片108附接到半导体衬底102的第一侧Al之后的封装组件300A。在一些实施例中，一个或者多个凸块110形成在一个或者多个半导体裸片108的有源侧上，并且随后被键合至一个或者多个互连层106以为一个或者多个半导体裸片108的电信号提供电路径。在半导体衬底102为晶片形式或者单片化形式的任一者时，一个或者多个半导体裸片108无论为晶片形式还是单片化形式都可以附接到半导体衬底102。参见图3B，描绘了在沉积下填充(underfill)材料314以基本上填充一个或者多个半导体裸片108与半导体衬底102之间的区域之后的封装组件300B。根据各种实施例，下填充材料314通过液体散布或者注入工艺以液体形式沉积。下填充材料314例如可以包括环氧树脂或者其他适当的电绝缘材料。下填充材料314通常增加一个或者多个半导体裸片108与半导体衬底102之间的粘附性、提供一个或者多个半导体凸块之间的附加的电绝缘和/或保护一个或者多个凸块110不受潮气或者氧化。参见图3C,描绘了在沉积模制化合物(molding compound) 316以基本上包封一个或者多个半导体裸片108之后的封装组件300C。模制化合物316通常保护一个或者多个半导体裸片108不受潮气、氧化或者与操纵相关联的剥落的影响。在用于模制化合物316的材料不易于填充区域(例如，由于一个或者多个凸块110的小间距所致)的情况中，模制化合物316可以与下填充材料314结合使用。根据各种实施例，可以通过向模具中以固体形式(例如粉末)沉积树脂(例如，热固树脂)并且施加热和/或压力以熔融树脂来形成模制化合物316。在一些实施例中，模制化合物316与下填充材料314不是相同的材料。参见图3D，描绘了在互连层106上形成一个或者多个封装互连结构(比如焊球112或者凸块)以进一步路由一个或者多个半导体裸片108的电信号之后的封装组件300D。例如，焊球112可以被印刷、电镀或者布置在一个或者多个互连层106的指定位置(比如键合焊盘)上。一个或者多个封装互连结构可以被布置成例如为单个行或者多个行，并且可以形成在各种位置(包括封装组件300D的中心或者外围部分)。在一些实施例中，封装组件300D是最终封装组件。最终封装组件是准备好被安装在另一部件(比如印刷电路板(例如，图I的印刷电路板150))上的组件。当结合图3B至图3D描述的动作在以晶片形式在半导体衬底102上执行时，半导体衬底102进一步通过适当的单片化工艺单片化。根据各种实施例，半导体衬底102可以在结合图3A、图3B、图3C或者图3D描述的动作之后单片化。在一些实施例中，一个或者多个封装互连结构(例如，一个或者多个焊球112)可以形成在封装组件300A的半导体衬底102上，以形成最终封装组件。使用封装组件300A的最终封装组件可以节省与使用下填充材料和/或模制化合物相关联的成本。在一些实施例中，半导体衬底102包括具有热膨胀系数(CTE)基本上等于一个或者多个半导体裸片108材料的膨胀系数的材料。例如，半导体衬底102和一个或者多个半导体裸片108两者均可 以包括硅。在这种情况中，由下填充材料314和/或模制化合物316激发的热膨胀应力通常减小，这是由于半导体衬底102和一个或者多个半导体裸片108具有相同的CTE。因此，当对于半导体衬底102和一个或者多个半导体裸片108而言CTE相似或者相等时，可以根本不使用下填充材料314和/或模制化合物316。在一些实施例中，一个或者多个封装互连结构(例如，一个或者多个焊球112)可以形成在封装组件300B的半导体衬底102上，以形成最终封装组件。使用下填充材料314的最终封装组件可以增加与封装组件300B的一个或者多个凸块110相关联的联结(比如焊球联结)的可靠性。图4A至图4B示意性地图示了在各种操作之后图3B的封装组件300B。尽管封装组件300B用作图示这些实施例的原理的示例，但是该原理可以适当地应用至在此描述的其他封装组件，包括例如封装组件300A。参见图4A，如图所示，描绘了在一个或者多个互连层106上形成一个或者多个封装互连结构(例如，焊球112)并且在一个或者多个半导体裸片108的无源侧上形成一个或者多个散热结构(例如，焊球418)之后的封装组件400A。在其它一些实施例中，一个或者多个互连结构和一个或者多个散热结构可以包括其他类型的结构，比如例如凸块。一个或者多个散热结构通常包括热传导材料(比如例如金属)以提供用于散热的热路径。一个或者多个封装互连结构和一个或者多个散热结构的尺寸可以被确定成具有基本上共面的相应表面。例如，焊球112和焊球418的尺寸可以被确定成具有基本上处于在相同平面419中的表面，以便于连接到基本上平面型表面(比如印刷电路板(例如，图4B的印刷电路板150))。在一些实施例中，如所描述的那样，焊球112的尺寸大于焊球418的尺寸。结合图4A描述的动作可以在半导体衬底102为晶片形式或者单片化形式的任一者时执行。如果是晶片形式，则在将封装组件400A安装到印刷电路板之前将半导体衬底102单片化。参见图4B，描绘了在将一个或者多个封装互连结构(例如，焊球112)和一个或者多个散热结构(例如，焊球418)附接到印刷电路板150之后的封装组件400B。根据各种实施例，封装组件400B使用表面安装技术(SMT)安装到印刷电路板150上。
图5A至图5G示意性地图示了在各种操作之后图3A的封装组件300A。尽管封装组件300A用作图示这些实施例的原理的示例，但是该原理可以适当地应用至在此描述的其他封装组件。参见图5A，描绘了在一个或者多个互连层106上形成一个或者多个封装互连结构(例如，一个或多焊球520)之后的封装组件500A。一个或者多个凸块520例如可以通过将一个或者多个凸块520印刷、电镀或者布置在半导体衬底102的一个或者多个互连层106上来形成。一个或者多个凸块520可以被回流以形成圆形形状，但是并不限于圆形形状。在其它一些实施例中，一个或者多个凸块520可以具有其他形状(比如平面型形状)。一个或者多个凸块520可以使用任何适当的电传导材料(比如例如铅、金、锡、铜或者无铅材料或者其组合)来形成。一个或者多个封装互连结构可以包括除了在图5A中描绘的一个或者多个凸块520之外的其他类型的结构。例如，在其它一些实施例中，一个或者多个封装互连结构可以包括焊球(例如，图I的焊球112)。
参见图5B，描绘了在沉积模制化合物316以基本上填充一个或者多个半导体裸片108与半导体衬底102之间的区域之后的封装组件500B。利用模制化合物316填充该区域可以节省与制造半导体衬底102相关联的成本和工艺步骤。通常，下填充材料(例如，图3C的下填充材料314)比模制化合物316昂贵。进一步沉积模制化合物316以基本上包封一个或者多个半导体裸片108。在一些实施例中，沉积模制化合物316以基本上覆盖半导体衬底102的第一侧Al，其中该半导体衬底102可以为晶片形式或者单片化形式的任一者。当半导体衬底102是晶片形式时，可以沉积模制化合物315以过模制(overmold)晶片的对应于半导体衬底102的第一侧Al的整个表面。沉积的模制化合物316可以进一步被划分成较小的块或者区域以用于应力/翘曲控制。例如，模制化合物316的部分可以使用公知的蚀刻和/或光刻工艺图案化或者以其他方式在晶片上的每个半导体衬底单元的外围边缘处移除。参见图5C，描绘了在模制化合物316中形成一个或者多个开口 526之后的封装组件500C。根据各种实施例，形成一个或者多个开口 526以暴露一个或者多个封装互连结构(例如，一个或者多个凸块520)。一个或者多个开口 526可以使用激光烧蚀或者蚀刻工艺来形成。在这些实施例中，一个或者多个封装互连结构在形成一个或者多个开口 526期间提供蚀刻停止或者激光停止材料。参见图5D，描绘了沉积电传导材料(例如，一个或者多个焊球112)以基本上填充一个或者多个开口(例如，图5C的一个或者多个开口 526)之后的封装组件500D。在所描绘的实施例中，一个或者多个焊球112电耦合到一个或者多个凸块520，凸块520电耦合到一个或者多个互连层106。一个或者多个焊球112例如可以被布置或者回流，以为封装互连结构500D提供封装互连结构。即，封装互连结构可以包括如所示出的耦合的一个或者多个焊球112和一个或者多个凸块520。在其它一些实施例中，一个或者多个焊球112直接形成在一个或者多个互连层106上。即，在一些实施例中，根本不形成一个或者多个凸块520，并且一个或者多个焊球112穿过一个或者多个开口直接键合到一个或者多个互连层106。当如所描述的结合一个或者多个焊球112使用一个或者多个凸块520时，一个或者多个焊球112可以小于在不使用一个或者多个凸块520的封装组件中的焊球。由一个或者多个凸块520提供的附加的高度便于针对一个或者多个焊球112使用较小尺寸，这是因为需要填充一个或者多个开口的焊球材料变少。一个或者多个焊球112可以包括多行焊球，被配置成进一步路由一个或者多个半导体裸片108的电信号。封装互连结构可以包括其他类型的结构。例如，在一些实施例中，在一个或者多个开口中形成一个或者多个柱结构，以路由一个或者多个半导体裸片108的电信号。在一些实施例中，封装互连结构(例如，一个或者多个焊球112)被附接到印刷电路板(例如，图I的印刷电路板150)。根据各种实施例，封装组件500D是最终封装组件。在一些实施例中，半导体衬底102为晶片形式，并且晶片的背侧(例如，半导体衬底102的第二侧A2)被减薄，以提供小的封装组件。可以例如使用公知的机械和/或化学晶片减薄工艺(比如研磨或者蚀刻)来从晶片的背侧移除材料。
参见图5E，描绘了在形成模制化合物316以基本上覆盖半导体衬底102的第二侧A2之后的封装组件500E。沉积在第二侧A2上的模制化合物316例如可以用于抵消与布置在半导体衬底102的第一侧Al上的模制化合物316相关联的应力，并且因此减小封装组件500E的应力和/或翘曲。在一些实施例中，当半导体衬底102为晶片形式时，在单片化之前在半导体衬底102的第二侧A2上沉积模制化合物316。在一些实施例中，封装组件500E是最终封装组件。参见图5F，描绘了封装组件500F，以示出在一些实施例中，在半导体衬底102的第一侧Al上形成模制化合物316，以具有基本上与一个或者多个半导体裸片108的无源侧共面或比其低的表面。在一个实施例中，通过移除图5B的封装组件500B的模制化合物316的材料以暴露一个或者多个半导体裸片108来形成封装组件500F。例如可以通过抛光工艺移除材料。在另一实施例中，通过使用被配置成提供基本上与一个或者多个半导体裸片108的无源侧共面或者比其低的模制化合物316表面的模具来形成封装组件500F的模制化合物316。在一些实施例中，封装组件500F是最终封装组件。参见图5G，如图所示，描绘了在一个或者多个半导体裸片108的无源侧上形成一个或者多个散热结构(例如，焊球518)之后的封装组件500G。一个或者多个散热结构通常包括热传导材料(比如例如金属(例如焊料))以提供用于散热的热路径。如图所示，一个或者多个封装互连结构(例如，一个或者多个焊球112)和一个或者多个散热结构(例如，一个或者多个焊球518)的尺寸可以被确定成具有基本上共面的相应表面。例如，焊球112和焊球518的尺寸可以被确定成具有基本上处于在相同平面519中的表面，以便于连接到基本上平面型表面(比如印刷电路板(例如，图4B的印刷电路板150))。在一些实施例中，如所描绘的那样，焊球112的尺寸大于焊球518的尺寸。在其他一些实施例中，焊球112、焊球518被形成为它们具有不位于相同平面519中的表面。一个或者多个焊球518例如可以通过在图5B的封装组件500B或者图的封装组件500D的模制化合物316中形成一个或者开口以暴露一个或者多个半导体裸片108的无源侧来形成。一个或者多个开口可以通过使用激光烧蚀或者蚀刻工艺来形成。一个或者多个半导体裸片108的无源侧用作激光停止或者蚀刻停止材料。在形成一个或者多个开口之后，可以沉积一个或者多个焊球518以基本上填充在一个或者多个半导体裸片108之上的一个或者多个开口。在一些实施例中，封装组件500G是最终封装组件。图6至图11示意性地图示了使用半导体衬底102的各种封装组件配置。参见图6，描绘了在半导体衬底102的第二侧A2上形成模制化合物316之后的封装组件600。可以沉积模制化合物316以基本上覆盖半导体衬底102的第二侧A2。模制化合物316可以被形成以保护或者强化半导体衬底102。例如，可以在将一个或者多个半导体裸片108附接到半导体衬底102之前沉积模制化合物316，以保护半导体衬底102不受在在此描述的封装组件动作期间处理半导体衬底102时发生的剥落或者其他伤害。在一些实施例中，当半导体衬底102为晶片形式时，在单片化之前将模制化合物316沉积在半导体衬底102的第二侧A2上。参见图7，描绘了在半导体衬底102的第二侧A2上附接散热器730之后的封装组 件700。散热器730包括便于热移除的结构(比如金属板)。散热器730可以使用热传导粘合剂热耦合到半导体衬底102的第二侧A2。当半导体衬底102是晶片形式或者单片化形式的任一者时，可以附接散热器730。在其他一些实施例中，散热器730可以使用与用来形成一个或者多个互连层106类似的沉积工艺来形成。参见图8，描绘了在从半导体衬底102的第二侧A2上移除半导体材料的部分以增加用于改进散热的表面积之后的封装组件800。根据各种实施例，在半导体衬底102的第二侧A2上的表面上形成一个或者多个凹陷区域832 (比如孔或者通道)。可以根据各种适当的技术(包括例如蚀刻工艺)来形成一个或者多个凹陷区域832。在其它一些实施例中，一个或者多个凹陷区域832的剖面可以具有除了所描绘的形状之外的其他形状。可以在具有一个或者多个凹陷区域832的表面上沉积热传导层(比如金属层)(未示出)以增加散热。参照图9A，封装组件900A包括在接线键合配置中附接到半导体衬底102的一个或者多个半导体裸片108。一个或者多个半导体裸片108的无源侧使用粘合剂附接到半导体衬底102的第一侧Al，而一个或者多个半导体裸片的有源侧使用一个或者多个键合接线934电耦合到一个或者多个互连层106。粘合剂可以包括任何适当的裸片附接材料(比如环氧树脂)。一个或者多个键合接线934通常包括电传导材料(比如金属)以路由一个或者多个半导体裸片108的电信号。一个或者多个键合接线934可以例如使用球形键合或者楔形键合工艺来形成。在一个实施例中，如图所示，形成键合接线934a以将第一半导体裸片的有源侧电耦合到第二半导体裸片的有源侧。一个或者多个键合接线934还可以包括将半导体裸片的有源侧电耦合到布置在第一半导体裸片和第二半导体裸片之间的一个或者多个互连层106的键合接线934b。如图所示，形成模制化合物316以基本上包封一个或者多个半导体裸片108和一个或者多个键合接线934。图9B图示了与在图9A中示出的封装组件900A相似的封装组件900B。在封装组件900B中，利用导电材料填充的过孔938(比如硅通孔)用来提供从半导体裸片108到外部部件的电连接。这些过孔938可以用来提供电源和接地连接。参见图10A，封装组件1000A包括在混合的倒装芯片和接线键合配置中附接到半导体衬底102的一个或者多个半导体裸片108AU08B。例如，一个或者多个半导体裸片108AU08B的第一半导体裸片使用一个或者多个凸块110在倒装芯片配置中附接到半导体衬底102，而一个或者多个半导体裸片108AU08B的第二半导体裸片使用一个或者多个键合接线934在接线键合配置中附接到半导体衬底102。如图所示，形成模制化合物316以基本上包封一个或者多个半导体裸片108AU08B和一个或者多个键合接线934。图IOB图示了与在图IOA中示出的封装组件1000A相似的封装组件1000B。在封装组件1000B中，利用导电材料填充的过孔938 (比如硅通孔)用来提供从半导体裸片108B到外部部件的电连接。这些过孔938可以用来提供电源和接地连接。参见图11，封装组件1100A包括在叠置的倒装芯片和接线键合配置中附接到半导体衬底102的一个或者多个半导体裸片108。一个或者多个半导体裸片108的第一半导体裸片在倒装芯片配置中附接到半导体衬底102。第一半导体裸片的有源侧使用一个或者多个凸块110电耦合到一个或者多个互连层106。如图所示，一个或者多个半导体裸片108的第二半导体裸片的无源侧使用粘合剂936附接到第一半导体裸片。在一些实施例中，可以在第一半导体裸片和第二半导体裸片之间定位间隔物(比如虚设硅)(未示出)。第二半导体裸片的有源侧使用一个或者多个键合接线934电耦合到一个或者多个互连层106。在其 它一些实施例中，利用导电材料填充的过孔(比如硅通孔)用来穿过模制化合物316将第二半导体裸片的有源侧耦合到外部部件。这些过孔可以用来提供电源和接地连接。在一些实施例中，第二半导体裸片的有源侧通过以下方式电耦合到一个或者多个互连层106 :使用键合接线934c以将第二半导体裸片的有源侧电耦合到第一半导体裸片的无源侧，并且使用键合接线934d以将第一键合接线934c电耦合到一个或者多个互连层106。如图所示，形成模制化合物316以基本上包封一个或者多个半导体裸片108和一个或者多个键合接线934。虽然未示出，但是在其他一些实施例中，一个或者多个半导体裸片108的底部半导体裸片可以在接线键合配置中耦合到半导体衬底102，而一个或者多个半导体裸片108的顶部半导体裸片可以在倒装芯片配置中耦合到底部半导体裸片。结合图6至图11描述的技术和配置可以与在此描述的其他实施例适当地组合。例如，在一些实施例中，针对图6至图8的封装组件描述的技术和配置可以在图I、图3A至图3D、图4A至图4B、图5A至图5G或者图9至图11的封装组件上执行。在一些实施例中，针对图9至图11的封装组件描述的技术可以例如在图I、图3A至图3D、图4A至图4B、图5A至图5G或者图6至图6的封装组件上执行。在其他一些实施例中，可以使用在此描述的技术和配置的其他适当组合。图12是用于制造使用半导体衬底(例如，图I的半导体衬底102)的封装组件(例如，图I的封装组件100)的方法1200的工艺流程图。在1202处，方法1200包括提供包括半导体材料的半导体衬底。半导体衬底通常具有第一侧(例如，图2A的第一侧Al)和与第一侧相对布置的第二侧(图2A的第二侧A2)。在一些实施例中，在将半导体裸片附接到半导体衬底之前，在半导体衬底的第一侧(例如，图I的第一侧Al)上形成一个或者多个器件。例如，可以在半导体衬底的第一侧上形成电容器(例如，图2C的电容器222)或者ESD保护器件(例如，图2C的ESD保护器件224)。可以使用结合图2C描述的技术以及结合方法1200的1204和1206进一步描述的技术来形成一个或者多个器件。在1204处，方法1200还包括在半导体衬底的至少一个侧(例如，第一侧Al)上形成电介质层(例如，图I的电介质层104)。在一些实施例中，还可以在半导体衬底的相对侧(例如，第二侧A2)上形成电介质层。如图所示，可以通过沉积电绝缘材料(比如例如二氧化硅(SiO2)、氮化硅(SiN)或者氮氧化硅(SiOxNy))以基本上覆盖半导体衬底102的一个或者多个表面来形成电介质层104。在其它一些实施例中，可以使用其它适当的电绝缘材料。可以通过使用适当的沉积技术来形成电介质层104，该适当的沉积技术包括例如物理气相沉积(PVD)、化学气相沉积(CVD)和/或原子层沉积(ALD)。在其它一些实施例中，可以使用其它适当的沉积技术。在形成在半导体衬底102上的一个或者多个器件(例如，图2C的电容器222或者ESD保护器件224)的过程中，电介质层104可以用作电介质(栅极电介质)。在1206处，方法1200还包括在半导体衬底的第一侧上的电介质层上形成一个或者多个互连层(例如，图I的一个或者多个互连层106)。一个或者多个互连层可以用作对去往/来自一个或者多个半导体裸片(例如，图I的一个或者多个半导体裸片108)的电信号(比如例如输入/输出(I/O)信号和/或电源/接地信号)进行路由。
可以通过沉积和/或图案化电传导材料(比如例如金属(例如铜或者铝)或者掺杂的半导体材料(例如，掺杂的多晶硅))来形成一个或者多个互连层。在其它一些实施例中，可以使用其他适当的电传导材料。一个或者多个互连层可以包括用于路由电信号的多种结构(比如例如焊盘、焊区或者迹线)。包括电绝缘材料(比如例如聚酰亚胺)的钝化层可以沉积于一个或者多个互连层上，并且被图案化以在钝化层中提供开口以便于一个或者多个半导体裸片到一个或者多个互连层的电f禹合。在形成在半导体器件上的一个或者多个器件时一个或者多个互连层可以用作电极材料。例如，电极材料可以用作一个或者多个器件的栅极电极。在1208处，方法1200还包括将半导体裸片(例如，图I的一个或多个半导体裸片108)附接到半导体衬底。如在此所描述的那样，一个或者多个半导体裸片可以在各种配置中附接到半导体衬底的第一侧。在一个实施例中，半导体裸片在倒装芯片配置中附接到半导体衬底的第一侧(例如，如图I的封装组件100所示)。在倒装芯片配置中，半导体裸片的有源侧通常使用一个或者多个凸块(例如，图I的一个或者多个凸块110)附接到半导体衬底的第一侧。在另一实施例中，半导体裸片在接线键合配置附接到半导体衬底的第一侧(例如，如图9的封装组件900所示)。在接线键合配置中，半导体裸片的无源侧使用粘合剂耦合到半导体衬底的第一侧。在又一实施例中，半导体裸片在倒装芯片配置中附接到半导体衬底，而另一半导体裸片在接线键合配置中附接到半导体衬底(例如，如图10的封装组件1000所示)。在再一实施例中，半导体裸片的有源侧在倒装芯片配置中附接到半导体衬底的第一侧，而另一半导体裸片的无源侧使用粘合剂附接到半导体衬底(例如，如图11的封装组件1100所示)。在1210处，方法1200还包括将半导体裸片的有源侧电耦合到一个或者多个互连层。在一个实施例，半导体裸片的有源侧使用一个或者多个凸块电耦合到一个或者多个互连层。在另一实施例中，半导体裸片的有源侧使用一个或者多个键合接线(例如，图9的一个或者多个键合接线934)电耦合到一个或者多个互连层。在其它一些实施例中，可以使用这些技术的组合。
在1212处，方法1200还包括沉积下填充材料(例如，图3B的下填充材料314)和/或模制化合物(例如，图3C、图5B或者图9的模制化合物316)。通常沉积下填充材料以基本上填充半导体裸片与半导体衬底之间的区域。根据各种实施例，下填充材料通过液体散布或者注入工艺以液体形式沉积。下填充材料例如可以包括环氧树脂或者其他适当的电绝缘材料。通常沉积模制化合物以基本上包封半导体裸片。在接线键合配置中，沉积模制化合物以基本上包封一个或者多个键合接线。根据各种实施例，可以通过向模具中以固体形式(例如粉末)沉积树脂(例如热固树脂)并且施加热和/或压力以熔融树脂来形成模制化合物。在一些实施例中，模制化合物与下填充材料314不是相同的材料。在倒装芯片配置中，模制化合物可以与下填充材料结合使用(例如，如图3C所示)。在倒装芯片配置的其他实施例中，可以沉积模制化合物以填充下填充区域。即，在一些实施例中，并不使用下填充材料，而是沉积模制化合物以基本上填充半导体裸片与半导体衬底之间的区域(例如，参见图5B)。在一些实施例中，形成模制化合物以覆盖半导体衬底的第一侧的仅一部分(例如，如图3C所示)。在其它一些实施例中，形成模制化合物以基 本上覆盖半导体衬底的整个第一侧(例如，如图5B所示)。在1214处，方法1200还包括在一个或者多个互连层上形成一个或者多个封装互连结构以对半导体裸片的去往半导体衬底和/或来自半导体衬底的电信号进行路由。在一些实施例中，一个或者多个封装互连结构包括一个或者多个焊球(例如，图3D或者图的一个或者多个焊球112)。一个或者多个焊球例如可以通过将一个或者多个焊球印刷、电镀或者布置在半导体衬底的一个或者多个互连层上来形成。可以使用回流工艺来形成一个或者多个焊球与一个或者多个互连层之间的连接。在一些实施例中，一个或者多个焊球可以穿过如在此描述的形成在模制化合物中的一个或者多个开口(例如，图5C的一个或者多个开口 526)附接或者电耦合到一个或者多个互连层。在一些实施例中，一个或者多个封装互连结构包括一个或者多个凸块(例如，图5A的一个或者多个凸块520)。例如可以通过将一个或者多个凸块印刷、电镀或者布置在半导体衬底的一个或者多个互连层上来形成一个或者多个凸块。一个或者多个凸块可以被回流以形成圆形形状。一个或者多个凸块可以具有其他形状(比如平面型形状)。可以使用任何适当的电传导材料(比如例如铅、金、锡、铜或者无铅材料或者其组合)来形成一个或者多个凸块。一个或者多个封装互连结构可以包括一个或者多个凸块与一个或者多个焊球的组合(例如，如图所示)。一个或者多个封装互连结构可以电耦合到印刷电路板(例如，图I的印刷电路板150)。在1216处，方法1200还包括执行附加的操作以增加散热、保护/强化、抵消和/或减小半导体衬底的翘曲。在一些实施例中，如在此所述的那样，一个或者多个散热结构(例如，图4A或者图5G中的相应的一个或者多个焊球418或者518)形成在半导体裸片的无源侧上，以提供用于散热远离半导体裸片的热路径。用于散热的一个或者多个散热结构可以与一个或者多个封装互连结构同时形成，并且随后在表面安装工艺中附接到印刷电路板(例如，图4B的印刷电路板150)，以将一个或者多个封装互连耦合到印刷电路板。在一些实施例中，散热器(例如，图7的散热器730)热耦合到衬底的第二侧。散热器可以例如通过使用热传导化合物附接。在其他一些实施例中，通过从半导体衬底的第二侧移除半导体材料的部分来形成一个或者多个凹陷区域(例如，图8的一个或者多个凹陷区域832)，以增加第二侧的表面积。增加的表面积便于从半导体衬底的第二侧移除热量。在一个实施例中，形成模制化合物以基本上覆盖半导体衬底的第二侧(例如，如图6所示)。模制化合物可以用来强化和/或保护半导体衬底不受剥落或者其他环境伤害。在一些实施例中，模制化合物形成在半导体衬底的第二侧上，以抵消和/或防止与形成在半导体衬底的第一侧上的模制化合物相关联的翘曲(例如，如图5E所示)。结合方法1200描述的动作可以包括用于在该描述中其他地方描述的技术的其他适当实施例。图13是用于制造使用半导体衬底(例如，图4B的半导体衬底102)的封装组件(例如，图4B的封装组件400B)的又一方法1300的工艺流程图。在1302、1304以及1306处，方法1300分别包括提供包括半导体材料的半导体衬底、在半导体衬底的至少一侧上形成电介质层以及在电介质层上形成一个或者多个互连层，这可以与已经结合方法1200的1202、1204以及1206描述的实施例一致。
在1308处，方法1300还包括使用一个或者多个凸块(例如，图3A的一个或者多个凸块110)将一个或者多个半导体裸片(例如，图3A的一个或者多个半导体裸片108)耦合到互连层。一个或者多个半导体裸片可以被配置成例如倒装芯片配置，其中半导体裸片的有源侧使用一个或者多个凸块耦合到半导体衬底。在1310处，在一些实施例中，方法1300还包括沉积下填充材料(例如，图3的下填充材料314)以基本上填充半导体裸片与半导体衬底之间的区域。根据各种实施例,下填充材料314通过液体散布或者注入工艺以液体形式沉积。也可以形成模制化合物(例如，图3C的模制化合物316)以基本上包封一个或者多个半导体裸片。下填充材料和模制化合物通常与在此描述的实施例一致。在1312处，方法1300还包括形成一个或者多个封装互连结构(例如，图3D的焊球112)和/或一个或者多个散热结构(例如，图4A的一个或者多个焊球418)。一个或者多个封装互连结构电耦合到一个或者多个互连层。在一些实施例中，一个或者多个封装互连结构形成在一个或者多个互连层上。一个或者多个散热结构通常形成在一个或者多个半导体裸片的无源侧上，以为提供用于散热的热路径。一个或者多个封装互连结构和一个或者多个散热结构的尺寸可以被确定成具有基本上共面的(例如，图4A的平面119)的相应表面。在1314处，方法1300还包括将一个或者多个封装互连结构和/或一个或者多个散热结构耦合到印刷电路板(例如，图4B的印刷电路板150)。在一些实施例中，印刷电路板可以是母板。在其它一些实施例中，一个或者多个半导体封装互连结构和/或一个或者多个散热结构可以耦合到其他电子器件，比如另一封装组件。图14是用于制造使用半导体衬底(例如，图5G的半导体衬底102)的封装组件(例如，图5G的封装组件500)的又一方法1400的工艺流程图。在1402、1404以及1406处，方法1400分别包括提供包括半导体材料的半导体衬底、在半导体衬底的至少一侧上形成电介质层以及在电介质层上形成一个或者多个互连层，这可以与已经结合方法1200的步骤1202、1204以及1206描述的实施例一致。在1408处，方法1400还包括使用一个或者多个凸块(例如，图5A的一个或者多个凸块110)将一个或者多个半导体裸片(例如，图5A的一个或者多个半导体裸片108)耦合到互连层。一个或者多个半导体裸片可以被配置成例如倒装芯片配置，其中半导体裸片的有源侧使用一个或者多个凸块耦合到半导体衬底。在1410处，在一些实施例中，方法1400还包括在一个或者多个互连层上形成一个或者多个附加的凸块(例如，图5A的一个或者多个附加的凸块520)。一个或者多个附加的凸块通常在沉积模制化合物之前形成。在1412处，方法1400还包括沉积模制化合物(例如，图5B的模制化合物316)以填充半导体裸片和半导体衬底之间的区域。在一些实施例中，沉积模制化合物以基本上包封一个或者多个半导体裸片。可以通过公知机械和/或化学工艺来凹陷模制化合物的一部分，以暴露一个或者多个半导体裸片的表面。可以通过向模具中以固体形式沉积树脂并且施加热和/或压力以熔融树脂来形成模制化合物。根据各种实施例，当半导体衬底是晶片形式时，沉积模制化合物以过模制晶 片的整个表面。沉积的模制化合物可以被划分成较小的块或者区域，以减小在模制化合物和晶片之间的应力。在其中半导体裸片耦合到半导体衬底的第一侧的一些实施例中，形成模制化合物以基本上覆盖半导体衬底的第二侧，第二侧被布置成与半导体衬底的第一侧相对。可以以这种方式使用模制化合物，以减小与布置在半导体衬底的第一侧上的模制化合物相关联的应力和/或翘曲。在1414处，方法1400还包括形成一个或者多个封装互连结构(例如，图5G的焊球112)和/或一个或者多个散热结构(例如，图5G的一个或者多个焊球518)。一个或者多个封装互连结构电耦合到一个或者多个互连层。在一些实施例中，一个或者多个封装互连结构形成在一个或者多个互连层上。在其中形成有一个或者多个附加的凸块(例如，图5D的一个或者多个凸块520)的其他一些实施例中，一个或者多个封装互连结构形成在一个或者多个附加的凸块上。例如，可以使用蚀刻或者激光工艺形成在模制化合物中一个或者多个开口(例如，图5C的一个或者多个开口 526)，以暴露一个或者多个附加的凸块。一个或者多个附加的凸块可以用作激光或者蚀刻停止材料。随后，一个或者多个封装互连结构可以形成在一个或者多个开口内的一个或者多个暴露的附加凸块上。一个或者多个散热结构通常形成在一个或者多个半导体裸片的无源侧上，以为散热提供热路径。可以在模制化合物中形成一个或者多个开口以暴露一个或者多个半导体裸片的无源侧，从而允许在一个或者多个半导体裸片上形成一个或者多个散热结构。一个或者多个封装互连结构和一个或者多个散热结构的尺寸可以被确定成具有基本上共面的(例如，图5G的平面519)的相应表面。随后可以通过研磨或者蚀刻工艺来减薄半导体衬
。在1416处，方法1400还包括将一个或者多个封装互连结构和/或一个或者多个散热结构耦合到印刷电路板(例如，图4B的印刷电路板150)。在一些实施例中，印刷电路板可以是母板。在其它一些实施例中，一个或者多个半导体封装互连结构和/或一个或者多个散热结构可以耦合到其他电子器件，诸如另一封装组件。虽然这里已经图示和描述某些实施例，但是为了实现相同目的而设计的广泛多种替选和/或等效实施例或者实施方式可以替换图示和描述的实施例而不脱离本公开内容的范围。本公开内容旨在于覆盖这里讨论的实施例的任何适配或者变化。因此，明确旨在于这里描述的实施例仅由权利要求及其等价 方式限定。
权利要求
1.一种方法，包括 提供包括半导体材料的半导体衬底； 在所述半导体衬底上形成电介质层； 在所述电介质层上形成互连层； 将半导体裸片附接到所述半导体衬底；以及 将所述半导体裸片的有源侧电耦合到所述互连层，所述互连层用于路由所述半导体裸片的电信号。
2.根据权利要求I所述的方法，其中 所述半导体裸片在倒装芯片配置中附接到所述半导体衬底；并且 使用一个或者多个凸块将所述半导体裸片的所述有源侧电耦合到所述互连层。
3.根据权利要求I所述的方法，其中 所述半导体裸片在接线键合配置中附接到所述半导体衬底； 使用粘合剂将所述半导体裸片的无源侧附接到所述半导体衬底；并且 使用一个或者多个键合接线将所述半导体裸片的所述有源侧电耦合到所述互连层。
4.根据权利要求I所述的方法，还包括 形成模制化合物以基本上包封所述半导体裸片。
5.根据权利要求4所述的方法，其中所述半导体裸片附接到所述半导体衬底的第一侧，所述方法还包括 形成模制化合物以基本上覆盖所述半导体衬底的第二侧，所述第二侧与所述半导体衬底的所述第一侧相对布置。
6.根据权利要求I所述的方法，其中所述半导体裸片附接到所述半导体衬底的第一侧，所述方法还包括 将散热器热耦合到所述半导体衬底的第二侧，所述第二侧与所述半导体衬底的所述第一侧相对布置。
7.根据权利要求I所述的方法，其中所述半导体裸片附接到所述半导体衬底的第一侧，所述方法还包括 从所述半导体衬底的第二侧移除所述半导体材料的部分，以增加所述第二侧的表面积，所述第二侧与所述半导体衬底的第一侧相对布置。
8.根据权利要求I所述的方法，其中所述半导体裸片是第一半导体裸片，所述方法还包括 将第二半导体裸片的有源侧电耦合到所述互连层。
9.根据权利要求8所述的方法，其中 使用粘合剂将所述第二半导体裸片的无源侧附接到所述第一半导体裸片；并且 使用一个或者多个键合接线将所述第二半导体裸片的所述有源侧电耦合到所述互连层。
10.根据权利要求I所述的方法，还包括 在所述半导体衬底上形成去耦电容器；以及 在所述半导体衬底上形成静电放电(ESD)保护器件，以保护不受静电放电，其中在将所述半导体裸片附接到所述半导体衬底之前形成所述去耦电容器和所述ESD保护器件。
11.一种装置，包括 包括半导体材料的半导体衬底； 形成在所述半导体衬底上的电介质层； 形成在所述电介质层上的互连层；以及 附接到所述半导体衬底的半导体裸片，其中所述半导体裸片的有源侧电耦合到所述互连层，所述互连层用于路由所述半导体裸片的电信号。
12.根据权利要求11所述的装置，其中 所述半导体裸片在倒装芯片配置中附接到所述半导体衬底；并且 使用一个或者多个凸块将所述半导体裸片的所述有源侧电耦合到所述互连层。
13.根据权利要求11所述的装置，其中 所述半导体裸片在接线键合配置中附接到所述半导体衬底； 使用粘合剂将所述半导体裸片的无源侧附接到所述半导体衬底；并且 使用一个或者多个键合接线将所述半导体裸片的所述有源侧电耦合到所述互连层。
14.根据权利要求11所述的装置，还包括 一个或者多个封装互连结构，形成在所述互连层上以进一步路由所述半导体裸片的所述电信号。
15.根据权利要求14所述的装置，还包括 印刷电路板，其中所述半导体衬底(i)安装在所述印刷电路板上并且(ii)使用所述一个或者多个封装互连结构电耦合到所述印刷电路板。
16.根据权利要求11所述的装置，还包括 模制化合物，布置成基本上包封所述半导体裸片。
17.根据权利要求11所述的装置，其中所述半导体裸片附接到所述半导体衬底的第一侧，所述装置还包括 模制化合物，布置成基本上覆盖所述半导体衬底的第二侧，所述第二侧与所述半导体衬底的所述第一侧相对布置。
18.根据权利要求11所述的装置，其中所述半导体裸片附接到所述半导体衬底的第一侧，所述装置还包括 散热器，热耦合到所述半导体衬底的第二侧，所述第二侧与所述半导体衬底的所述第一侧相对布置。
19.根据权利要求11所述的装置，其中所述半导体裸片附接到所述半导体衬底的第一侧，所述装置还包括 一个或者多个凹陷区域，形成于所述半导体衬底的第二侧中，以增加所述半导体衬底的所述第二侧的表面积。
20.根据权利要求11所述的装置，其中所述半导体裸片是第一半导体裸片，所述装置还包括 第二半导体裸片，其中所述第二半导体裸片的有源侧电耦合到所述互连层。
21.根据权利要求20所述的装置，其中 使用粘合剂将所述第二半导体裸片的无源侧附接到所述第一半导体裸片；并且 使用一个或者多个键合接线将所述第二半导体裸片的所述有源侧电耦合到所述互连层。
22.根据权利要求11所述的装置，其中所述半导体衬底包括 去耦电容器，形成在所述半导体衬底上以减小与所述电信号相关联的噪声；以及 静电放电(ESD)保护器件，形成在所述半导体衬底上以保护不受静电放电。
23.根据权利要求11所述的装置，其中 所述半导体衬底包括硅； 所述半导体裸片包括硅； 所述电介质层包括二氧化硅(SiO2)、氮化硅(SiN)以及氮氧化硅(SiOxNy)中的至少一种；以及 所述互连层包括金属。
全文摘要
本公开内容的实施例提供一种方法，该方法包括提供包括半导体材料的半导体衬底；在半导体衬底上形成电介质层；在电介质层上形成互连层；将半导体裸片附接到半导体衬底；以及将半导体裸片的有源侧电耦合到互连层，互连层用于路由半导体裸片的电信号。可以描述和/或要求保护其它实施例。
文档编号H01L23/14GK102714190SQ201080061743
公开日2012年10月3日 申请日期2010年12月21日 优先权日2010年1月18日
发明者S·苏塔尔德加, 刘宪明, 卫健群, 吴亚伯, 郑全成 申请人:马维尔国际贸易有限公司