专利名称：半导体结构及其形成方法
技术领域：
本发明涉及半导体设计及制造技术领域，特别涉及一种半导体结构及其形成方法。
背景技术：
长期以来，金属-氧化物-半导体场效应晶体管(MOSFET)的特征尺寸一直遵循着所谓的摩尔定律(Moore’ s law)不断按比例缩小，其工作速度越来越快，但是，对于基于Si材料本身的而言，已经接近于物理与技术的双重极限。因而，人们为了不断提升 MOSFET器件的性能提出了各种各样的方法，从而MOSFET器件的发展进入了所谓的后摩尔 (More-Than-Moore)时代。基于异质结结构尤其是基于Si-Ge和Si-C等材料系统的高迁移率沟道工程是其中的一种卓有成效的技术。现有技术存在的缺点是，由于Si与Ge、III-V族元素等材料不同，因此会存在两种材料之间的位错，因此会引起比较严重的散射和漏电，从而影响器件性能。
发明内容
本发明的目的旨在至少解决上述技术缺陷之一，特别是提出一种半导体结构及其形成方法。本发明实施例一方面提出了一种半导体结构，包括第一材料衬底层；形成在所述第一材料衬底层顶部的多孔结构层，所述多孔结构层为第二材料；和形成在所述多孔结构层之上的第三材料半导体层。在本发明的一个实施例中，所述第一材料衬底层包括Si衬底，所述第二材料包括低Ge组分SiGe，所述第三材料半导体层包括Ge或高Ge组分SiGe。在本发明的一个实施例中，还包括形成在所述多孔结构层和所述第三材料半导体层之间的Si薄层或低Ge组分SiGe薄层。在本发明的一个实施例中，还包括形成在所述第三材料半导体层之上的锶锗化物薄层、钡锗化物薄层、低Ge组分SiGe钝化薄层或Si钝化薄层。本发明实施例另一方面还提出了一种半导体结构的形成方法，包括以下步骤提供第一材料衬底层；在所述第一材料衬底层之上形成多孔结构层，所述多孔结构层为第二材料；和在所述多孔结构层之上形成第三材料半导体层。在本发明的一个实施例中，所述第一材料衬底层包括Si衬底，所述第二材料包括低Ge组分SiGe，所述第三材料半导体层包括Ge或高Ge组分SiGe。 在本发明的一个实施例中，还包括在所述多孔结构层之上形成Si薄层或低Ge组分SiGe薄层。在本发明的一个实施例中，还包括采用锶Sr或钡Ba对所述第三材料半导体层的上表面进行处理以在所述第三材料半导体层之上形成锶锗化物薄层或钡锗化物薄层。在本发明的一个实施例中，还包括在所述第三材料半导体层之上形成低Ge组分SiGe钝化薄层或Si钝化薄层。本发明另一方面还提出了一种半导体结构，包括第一材料衬底层；形成在所述第一材料衬底层之上的多个间隔预定距离的隔离块，且所述多个隔离块之间形成有生长区；形成在所述生长区之中的多孔结构层，所述多孔结构层为第二材料；和形成在所述多孔结构层之上的第三材料半导体层。在本发明的一个实施例中，所述第一材料衬底层包括Si衬底，所述第二材料包括低Ge组分SiGe，所述第三材料半导体层包括Ge或高Ge组分SiGe。在本发明的一个实施例中，还包括形成在所述多孔结构层和所述第三材料半导体层之间的Si薄层或低Ge组分SiGe薄层。在本发明的一个实施例中，还包括形成在所述第三材料半导体层之上的锶锗化物薄层、钡锗化物薄层、低Ge组分SiGe钝化薄层或Si钝化薄层。本发明再一方面还提出了一种半导体结构的形成方法，包括以下步骤提供第一材料衬底层；在所述第一材料衬底层之上形成绝缘层；刻蚀所述绝缘层以形成多个间隔预定距离的隔离块，其中，所述多个隔离块之间形成生长区；在所述生长区之中淀积第二材料层；对所述第二材料层进行阳极氧化以形成多孔结构层；和在所述多孔结构层之上形成第三材料半导体层。在本发明的一个实施例中，所述第一材料衬底层包括Si衬底，所述第二材料层包括低Ge组分SiGe，所述第三材料半导体层包括Ge或高Ge组分SiGe。在本发明的一个实施例中，还包括在所述多孔结构层之上形成Si薄层或低Ge组分SiGe薄层。 在本发明的一个实施例中，还包括采用锶Sr或钡Ba对所述第三材料半导体层的上表面进行处理以在所述第三材料半导体层之上形成锶锗化物薄层或钡锗化物薄层。在本发明的一个实施例中，还包括在所述第三材料半导体层之上形成低Ge组分 SiGe钝化薄层或Si钝化薄层。本发明实施例通过在第一材料衬底层(如Si层)之上形成的多孔结构层(如SiGe 层)可以有效地改善第一材料衬底层与第三材料半导体层(如Ge层)之间的位错，并且改善器件的漏电特性，最终提高器件性能。另外，在本发明实施例中通过多孔结构层与选择性外延结合，可以通过隔离块隔离掉部分位错，从而进一步提高器件性能。此外，在本发明实施例中可通过形成在多孔结构层和第三材料半导体层之间的Si 薄层或低Ge组分SiGe薄层可以有效抑制两者之间界面处的漏电。并且，形成在第三材料半导体层(Ge)之上的锶锗化物薄层、钡锗化物薄层、低Ge 组分SiGe钝化薄层或Si钝化薄层可以改善Ge材料与绝缘氧化物之间的界面态问题，从而降低该界面处的漏电和散射。在本发明优选实施例中，锶锗化物或钡锗化物或SiGe形成的钝化薄层属于半导体，因此不仅可以改善Ge材料与绝缘氧化物之间的界面态问题，降低该界面处的漏电和散射，另外也不会过度降低Ge材料的迁移率性能。本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中图1为本发明实施例一的半导体结构的结构图；图2为本发 明实施例一的优选半导体结构的结构图；图3为本发明实施例一的半导体结构的形成方法流程图；图4为本发明实施例二的半导体结构的结构图；图5-8为本发明实施例二的半导体结构的形成方法中间步骤示意图。
具体实施例方式下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此夕卜，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之 “上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。实施例一如图1所示，为本发明实施例一的半导体结构的结构图。该半导体结构包括第一材料衬底层1100、形成在第一材料衬底层1100顶部的多孔结构层1200，和形成在多孔结构层1200之上的第三材料半导体层1300，其中，多孔结构层1200的孔隙率一般约在10%以上，且多孔结构层1200为第二材料。本发明实施例能够显著改善第一材料衬底层1100和第三材料半导体层1300之间的界面态。其中，多孔结构层1200可通过阳极氧化法形成，其厚度约为IOnm至IOOOnm之间。具体地，多孔结构层1200的表面在经过退火后形成平面， 从而有利于第三材料半导体层1300的生长。在本发明的一个实施例中，第一材料衬底层1100包括Si衬底，多孔结构层1200 的第二材料包括低Ge组分SiGe，第三材料半导体层1300包括Ge或高Ge组分SiGe。这样通过SiGe作为过渡层能够进一步改善两者之间界面的散射特性和漏电特性。在本发明的实施例中，低Ge组分SiGe是指Ge组分低于50 %的SiGe，高Ge组分SiGe是指Ge组分大于 50% 的 SiGe0如图2所示，为本发明实施例一的优选半导体结构的结构图。在该实施例中，该半导体结构还包括形成在多孔结构层1200和第三材料半导体层1300之间的Si薄层或低Ge 组分SiGe薄层1400。且更为优选地，该半导体结构还包括形成在第三材料半导体层1300 之上的锶锗化物薄层、钡锗化物薄层、低Ge组分SiGe钝化薄层或Si钝化薄层。如图3所示，为本发明实施例一的半导体结构的形成方法流程图，包括以下步骤步骤S301，提供第一材料衬底层1100。在本发明的一个实施例中，第一材料衬底层1100包括Si衬底。步骤S302，在第一材料衬底层1100之上形成多孔结构层1200，其中，多孔结构层 1200的孔隙率一般约在10%以上，且所述多孔结构层为第二材料，例如低Ge组分SiGe，其中Ge组分约为20% -50%。优选地，还可对多孔结构层1200退火以在多孔结构层1200的表面形成平面。步骤S303，在多孔结构层1200之上形成Si薄层或低Ge组分SiGe薄层1400。步骤S304，在Si薄层或低Ge组分SiGe薄层1400之上形成第三材料半导体层 1300。在本发明的一个实施例中，第三材料半导体层1300包括Ge或高Ge组分SiGe。步骤S305，采用锶Sr或钡Ba对第三材料半导体层1300的上表面进行处理以在第三材料半导体层1300之上形成锶锗化物薄层或钡锗化物薄层。或者在第三材料半导体层 1300之上形成低Ge组分SiGe钝化薄层或Si钝化薄层。本发明实施例通过在第一材料衬底层(如Si层)之上形成的多孔结构层(如SiGe 层)可以有效地改善第一材料衬底层与第三材料半导体层(如Ge层)之间的位错，从而改善两者之间界面的散射特性和漏电特性，进而提高器件性能。实施例二在该实施例中，还可将多孔结构层与选择性外延相结合，可以通过隔离块隔离掉部分位错，从而进一步提高器件性能。如图4所示，为本发明实施例二的半导体结构的结构图。该半导体结构包括第一材料衬底层2100、形成在第一材料衬底层2100之上的多个间隔预定距离的隔离块2200，且多个隔离块2200之间形成有生长区2300，以及形成在生长区2300之中的多孔结构层MOO 和形成在多孔结构层MOO之上的第三材料半导体层2500。其中，多孔结构层MOO的孔隙率一般约在10%以上，且多孔结构层MOO为第二材料。在本发明的一个实施例中，隔离块 2200可包括绝缘材料，如SW2等。在本发明的一个实施例中，第一材料衬底层2100包括Si衬底，多孔结构层MOO 的第二材料为低Ge组分SiGe，第三材料半导体层2500包括Ge层或高Ge组分SiGe。同样地，在本发明的一个实施例中，该半导体结构还包括形成在多孔结构层MOO 之上的Si薄层或低Ge组分SiGe薄层。以及该半导体结构还包括形成在第三材料半导体层2500之上的锶锗化物薄层、钡锗化物薄层、低Ge组分SiGe钝化薄层或Si钝化薄层。优选地，多孔结构层MOO的表面在经过退火后形成平面。如图5-8所示，为本发明实施例二的半导体结构的形成方法中间步骤示意图，包括以下步骤步骤S401，提供第一材料衬底2100。在本发明的一个实施例中，第一材料衬底层 2100包括Si衬底等。步骤S402，在第一材料衬底层2100之上形成绝缘层3000，如图4所示。该绝缘层 3000例如可为SiO20步骤S403，刻蚀绝缘层3000以形成多个间隔预定距离的隔离块2200，其中，多个隔离块2200之间形成生长区2300，如图5所示。步骤S404，在生长区2300之中淀积第二材料层4000，例如低Ge组分SiGe，其中 Ge组分约为20% -50%，如图6所示。
步骤S405，对第二材料层4000进行阳极氧化以形成多孔结构层2400，所述多孔结构层2400的孔隙率一般约在10%以上，如图7所示。优选地，还包括对多孔结构层2400退火以在多孔结构层2400的表面形成平面。步骤S406，在多孔结构层2400之上形成第三材料半导体层2500。在本发明的一个实施例中，第三材料半导体层2500包括Ge层或高Ge组分SiGe。
同样地，在该实施例中，该方法还包括在多孔结构层2400之上形成Si薄层或低Ge 组分SiGe薄层以抑制第三材料半导体层2500中的泄露电流。以及该方法还包括在第三材料半导体层2500之上形成低Ge组分SiGe钝化薄层或Si钝化薄层，以改善Ge材料与绝缘氧化物之间的界面态问题。优选地，采用锶Sr或钡 Ba对第三材料半导体层2500的上表面进行处理以在第三材料半导体层2500之上形成锶锗化物薄层或钡锗化物薄层。其中，锶锗化物或钡锗化物或SiGe形成的钝化薄层属于半导体，因此不仅可以改善Ge材料与绝缘氧化物之间的界面态问题，降低该界面处的漏电和散射，另外也不会过度降低Ge材料的迁移率性能。在本发明实施例中通过多孔结构层与选择性外延结合，可以通过隔离块隔离掉部分位错，从而进一步提高器件性能。本发明实施例通过在第一材料衬底层(如Si层)之上形成的多孔结构层(如SiGe 层)可以有效地改善第一材料衬底层与第三材料半导体层(如Ge层)之间的位错，并且改善器件的漏电特性，最终提高器件性能。另外，在本发明实施例中通过多孔结构层与选择性外延结合，可以通过隔离块隔离掉部分位错，从而进一步提高器件性能。此外，在本发明实施例中可通过形成在多孔结构层和第三材料半导体层之间的Si 薄层或低Ge组分SiGe薄层可以有效抑制两者之间界面处的漏电。并且，形成在第三材料半导体层(Ge)之上的锶锗化物薄层、钡锗化物薄层、低Ge组分SiGe钝化薄层或Si钝化薄层可以改善Ge材料与绝缘氧化物之间的界面态问题，从而降低该界面处的漏电和散射。在本发明优选实施例中，锶锗化物或钡锗化物或SiGe形成的钝化薄层属于半导体，因此不仅可以改善Ge材料与绝缘氧化物之间的界面态问题，降低该界面处的漏电和散射，另外也不会过度降低Ge材料的迁移率性能。尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同限定。
权利要求
1.一种半导体结构，其特征在于，包括 第一材料衬底层；形成在所述第一材料衬底层顶部的多孔结构层，所述多孔结构层为第二材料；和形成在所述多孔结构层之上的第三材料半导体层。
2.如权利要求1所述的半导体结构，其特征在于，所述第一材料衬底层包括Si衬底，所述第二材料包括低Ge组分SiGe，所述第三材料半导体层包括Ge或高Ge组分SiGe。
3.如权利要求1所述的半导体结构，其特征在于，所述多孔结构层的表面在经过退火后形成平面。
4.如权利要求2所述的半导体结构，其特征在于，还包括形成在所述多孔结构层和所述第三材料半导体层之间的Si薄层或低Ge组分SiGe薄层；和/或，形成在所述第三材料半导体层之上的锶锗化物薄层、钡锗化物薄层、低Ge组分 SiGe钝化薄层或Si薄层。
5.一种半导体结构的形成方法，其特征在于，包括以下步骤 提供第一材料衬底层；在所述第一材料衬底层之上形成多孔结构层，其中，所述多孔结构层为第二材料；和在所述多孔结构层之上形成第三材料半导体层。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述第一材料衬底层包括Si衬底，所述第二材料包括低Ge组分SiGe，所述第三材料半导体层包括Ge或高Ge组分 SiGe0
7.如权利要求5所述的半导体结构的形成方法，其特征在于，还包括 对所述多孔结构层退火以在所述多孔结构层的表面形成平面。
8.如权利要求6所述的半导体结构的形成方法，其特征在于，还包括 在所述多孔结构层之上形成Si薄层或低( 组分SiGe薄层；和/或，采用锶Sr或钡Ba对所述第三材料半导体层的上表面进行处理以在所述第三材料半导体层之上形成锶锗化物薄层或钡锗化物薄层，或在所述第三材料半导体层之上形成低Ge组分SiGe钝化薄层或Si钝化薄层。
9.一种半导体结构，其特征在于，包括 第一材料衬底层；形成在所述第一材料衬底层之上的多个间隔预定距离的隔离块，且所述多个隔离块之间形成有生长区；形成在所述生长区之中的多孔结构层，所述多孔结构层为第二材料；和形成在所述多孔结构层之上的第三材料半导体层。
10.如权利要求9所述的半导体结构，其特征在于，所述第一材料衬底层包括Si衬底， 所述第二材料包括低Ge组分SiGe，所述第三材料半导体层包括Ge或高Ge组分SiGe。
11.如权利要求9所述的半导体结构，其特征在于，所述多孔结构层的表面在经过退火后形成平面。
12.如权利要求10所述的半导体结构，其特征在于，还包括形成在所述多孔结构层和所述第三材料半导体层之间的Si薄层或低Ge组分SiGe薄层；和/或，形成在所述第三材料半导体层之上的锶锗化物薄层、钡锗化物薄层、低Ge组分 SiGe钝化薄层或Si钝化薄层。
13.一种半导体结构的形成方法，其特征在于，包括以下步骤提供第一材料衬底层；在所述第一材料衬底层之上形成绝缘层；刻蚀所述绝缘层以形成多个间隔预定距离的隔离块，其中，所述多个隔离块之间形成生长区；在所述生长区之中淀积第二材料层；对所述第二材料层进行阳极氧化以形成多孔结构层；和在所述多孔结构层之上形成第三材料半导体层。
14.如权利要求13所述的半导体结构的形成方法，其特征在于，所述第一材料衬底层包括Si衬底，所述第二材料层包括低Ge组分SiGe，所述第三材料半导体层包括Ge或高Ge 组分SiGe。
15.如权利要求13所述的半导体结构的形成方法，其特征在于，还包括对所述多孔结构层退火以在所述多孔结构层的表面形成平面。
16.如权利要求18所述的半导体结构的形成方法，其特征在于，还包括在所述多孔结构层之上形成Si薄层或低Ge组分SiGe薄层；和/或，采用锶Sr或钡Ba对所述第三材料半导体层的上表面进行处理以在所述第三材料半导体层之上形成锶锗化物薄层或钡锗化物薄层，或在所述第三材料半导体层之上形成低Ge组分SiGe钝化薄层或Si钝化薄层。
全文摘要
本发明提出了一种半导体结构，包括第一材料衬底层；形成在所述第一材料衬底层顶部的多孔结构层，所述多孔结构层为第二材料；和形成在所述多孔结构层之上的第三材料半导体层。本发明实施例通过在第一材料衬底层(如Si层)之上形成的多孔结构层(如SiGe)可以有效地改善第一材料衬底层与第三材料半导体层(如Ge层)之间的位错，从而改善两者之间界面的散射特性和漏电特性，从而提高器件性能。
文档编号H01L29/06GK102184940SQ20111008030
公开日2011年9月14日 申请日期2011年3月30日 优先权日2011年3月30日
发明者王敬, 许军, 郭磊 申请人:清华大学