专利名称：Cmos晶体管的制作方法
技术领域：
本发明涉及集成电路制造领域，尤其涉及一种CMOS晶体管的制作方法。
背景技术：
在集成电路制造工艺中，通过在半导体器件的半导体沟道中引入应力，可以使器件的性能得到改善。其中，所述半导体器件可以为MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor,金属氧化物半导体场效应晶体管)，亦可以为CMOS晶体管(Complementary Metal-Oxide-Semiconductor Transistor,互补型金属氧化物半导体)。通过应力改善器件性能的工艺已经成为半导体领域常见的技术手段，提供这种应力的技术被称为应力记忆技术(SMT, Stress Memorization Technique)。现有技术中应力记忆技术包括在半导体器件上方沉积应力层(例如氮化层等)， 进行高温退火工艺以使应力被记忆在半导体器件上，应力被记忆在栅极多晶硅或扩散区或半导体衬底的有源区后去除应力层。从而运用应力得以改进电子或空穴的迁移率，提高了器件整体的性能。尤其CMOS晶体管中的NMOS晶体管，应力记忆技术在纵向方向上施加应力(即压应力时)，可以提闻NMOS晶体管的电子迁移率，进而提闻NMOS晶体管驱动电流(Idrive)。然而，应力记忆技术仍然面临技术问题，在CMOS晶体管中常用硼掺杂提高器件性能。当在CMOS晶体管上方形成缓冲层和应力层后，在高温退火工艺过程中，应力层中的氢会穿过缓冲层进入CMOS晶体管中，例如进入NMOS晶体管及PMOS晶体管中的有源区或栅极中，氢与硼掺杂发生交换，硼掺杂被氢替换后，浓度降低，进而造成阈值电压升高，引起窄沟道效应。
发明内容
本发明要解决的技术问题是，提供一种防止窄沟道效应的CMOS晶体管的制作方法。为解决上述技术问题，本发明提供一种CMOS晶体管的制作方法，包括提供一半导体衬底，所述半导体衬底上形成有PMOS晶体管和NMOS晶体管；在所述PMOS晶体管和NMOS晶体管上覆盖缓冲层，所述缓冲层的材质为富硼氧化硅；在所述缓冲层上覆盖应力层；对所述PMOS晶体管和NMOS晶体管进行高温退火工艺；去除所述应力层及所述缓冲层。可选的，在形成所述应力层的步骤与所述高温退火工艺的步骤之间，还包括去除位于PMOS晶体管上的应力层及缓冲层。较佳的，所述PMOS晶体管包括位于所述PMOS有源区上的PMOS栅极，其中，所述PMOS栅极两侧的PMOS有源区中形成有锗硅填充区。进一步的，在形成所述应力层的步骤与所述高温退火工艺的步骤之间，还包括利用紫外线照射所述应力层的步骤。可选的，所述NMOS晶体管包括位于所述NMOS有源区上的NMOS栅极，以及位于所述NMOS栅极两侧的第一氧化物侧墙；所述PMOS晶体管包括位于所述PMOS有源区上的PMOS栅极，以及位于所述PMOS栅极两侧的第二氧化物侧墙，其中，所述第一氧化物侧墙及第二氧化物侧墙的材质为富硼氧化物。优选的，所述缓冲层的厚度为50 150埃。进一步的,所述缓冲层采用PECVD法淀积形成。进一步的，形成所述缓冲层的反应气体包括硅烷、一氧化二氮、乙硼烷以及氦气，反应温度为300 450°C，射频功率为100 800W，反应压力为I 15Torr。进一步的，形成所述缓冲层的反应气体的流量范围分别为所述硅烷的流量为20 200sccm，所述一氧化二氮的流量为500 5000sccm，所述乙硼烷的流量为100 600sccm,所述気气的流量为5000 15000sccm。较佳的，所述应力层的材质为氮化硅，厚度为300 480埃。 可选的，采用干法刻蚀或湿法刻蚀去除所述应力层及缓冲层。综上所述，本发明在CMOS晶体管制作过程中，在PMOS晶体管和NMOS晶体管上依次形成缓冲层和应力层，缓冲层的材质选择富硼氧化硅，从而在后续高温退火工艺中，抑制应力层中氢进入PMOS晶体管和NMOS晶体管并与硼掺杂发生交换，维持硼掺杂的浓度，进而有效防止了因硼掺杂浓度降低造成阈值电压增高而引起的窄沟道效应。
图I为本发明一实施例中CMOS晶体管的制作方法的流程示意图。图2 图4为本发明一实施例中CMOS晶体管的制作过程中的结构示意图。图5为本发明另一实施例中CMOS晶体管的制作过程中的结构示意图。
具体实施例方式为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。其次，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应以此作为对本发明的限定。本发明的核心思想是在CMOS晶体管制作过程中，在NMOS晶体管和PMOS晶体管上依次形成缓冲层和应力层，其中缓冲层的材质选择富硼氧化硅，以在后续高温退火工艺中，抑制应力层中氢与硼掺杂发生交换，维持硼掺杂的浓度，进而防止因硼掺杂浓度降低导致阈值电压增高而引起窄沟道效应(Narrow Width Effect)。实施例一图I为本发明一实施例中CMOS晶体管的制作方法的流程示意图。图2 图4为该制作过程中的结构示意图。请结合图I至图4，在本实施例所述CMOS晶体管的制作方法，包括以下步骤步骤SOl :如图2所示，提供一半导体衬底100，所述半导体衬底100上形成有PMOS晶体管和NMOS晶体管。其中，所述半导体衬底100可以为单晶硅、多晶或非晶结构的硅或硅锗衬底，也可以是绝缘体上硅(SOI)或其他材料。在本实施例中，所述NMOS晶体管与PMOS晶体管相邻，通过隔离结构101间隔开，所述隔离结构101可以为浅沟道隔离结构。所述NMOS晶体管的形成过程包括在所述半导体衬底100中形成NMOS有源区103 ;在NMOS有源区103上形成NMOS栅极105 ；以NMOS栅极105为掩膜，进行离子注入工艺，在NMOS有源区103中形成有NMOS源/漏掺杂109，所述NMOS源/漏掺杂109硼掺杂。所述PMOS晶体管的形成过程包括在所述半导体衬底100中形成PMOS有源区102 ;在PMOS有源区102的半导体衬底100上形成PMOS栅极104 ；以PMOS栅极104为掩膜，进行离子注入工艺，在PMOS有源区102中形成有PMOS源/漏掺杂108，所述PMOS源/漏掺杂108包括硼掺杂。可选的，所述NMOS晶体管还包括位于所述NMOS栅极105两侧的第一氧化物侧墙107，所述PMOS晶体管还包括位于所述PMOS栅极104两侧的第二氧化物侧墙106，所述第一氧化物侧墙107及第二氧化物侧墙106较佳的材质为富硼氧化物。选择富硼氧化物作为 所述氧化物侧墙的材质，有助于阻止后续形成的应力层中氢进入NMOS栅极105、PMOS栅极104、NMOS有源区103及PMOS有源区102与硼掺杂发生交换，维持硼掺杂的浓度。此外，在所述PMOS栅极104两侧的半导体衬底100中还可以形成有锗硅填充区110，同样具有应变记忆的作用，在高温退火工艺过程中，产生应力作用于PMOS晶体管，有助于提高PMOS晶体管的性能，进一步提高CMOS晶体管的整体性能。步骤S02 :如图3所示，在所述PMOS晶体管和NMOS晶体管上覆盖缓冲层112，所述缓冲层112的材质为富硼氧化硅。其中，所述缓冲层112的材质为富硼氧化硅，在后续高温退火工艺中，抑制应力层中氢进入NMOS栅极105、PM0S栅极104、NM0S有源区103及PMOS有源区102与硼掺杂发生交换，有利于维持硼掺杂的浓度，有效防止阈值电压增高弓I起的窄沟道效应。其中，所述缓冲层112较佳的厚度为50 150埃，此厚度下能够有效阻挡应力层中氢穿过缓冲层，同时避免厚度过后影响应力记忆过程。缓冲层112较佳的形成工艺为采用PECVD法(等离子体增强化学气相沉积)淀积形成，其中，反应温度例如为300 450°C，射频功率例如为100 800W，反应压力例如为I 15Torr，其中反应气体包括硅烷(SH4)、一氧化二氮(N2O)、乙硼烷(B2H6)以及氦气(He)，在较佳的实施例中，采用上述四种反应气体，反应过程中的流量范围分别为所述娃烧的流量为20 200sccm(标况毫升每分钟),所述一氧化二氮的流量为500 5000sccm,所述乙硼烧的流量为100 600sccm,所述氦气的流量为5000 15000sccm。其中氦气起到控制反应速率的作用。采用上述工艺方法能够形成界面较好的缓冲层112，且缓冲层112的厚度易于控制。步骤S03 :如图4所示，在所述缓冲层112上覆盖应力层114。在本实施例中，所述应力层114的材质为氮化硅，氮化硅形成的应力层114应力记忆性好，且氮化硅为半导体工艺中常见材质，制造成本相对较低。其中，应力层114的可以采用等离子体化学气相沉积(Plasma Enhanced CVD)、低压化学气相沉积(LPCVD)、快速热化化学气相沉积(RTCVD)或高密度等离子体沉积(HDP)等方法形成，采用的反应气体可以包括SiH4、SiH2Cl2, SiH2F2和NH3,所述应力层114较佳的厚度为300 480埃，在高温退火工艺中能够达到较佳的应力记忆效果。此外，在形成应力层114后，还可以利用紫外线照射所述应力层114，以进一步去除所述应力层114中氢，降低应力层114中氢含量，进而抑制应力层114中氢进入CMOS晶体管中，与硼掺杂发生交换，维持硼掺杂的浓度，从而抑制因硼浓度降低造成阈值电压增高而引起的窄沟道效应。步骤S04 :对所述PMOS晶体管和NMOS晶体管进行高温退火工艺。在现有技术中，在高温退火工艺进行前，通常选择利用光刻和刻蚀工艺去除位于PMOS晶体管上的应力层和缓冲层。而在本实施例中，在高温退火工艺进行之前，不去除位于PMOS晶体管上的应力层和缓冲层，即，所述PMOS晶体管和NMOS晶体管上均覆盖有应力层114和缓冲层112，如图4所示。则CMOS晶体管的制作方法中节约了一道光刻和刻蚀工艺步骤，则可减低制作时间，提高制作效率，大大节约制作成本。进一步地，高温退火工艺较佳的方式包括高温快速退火(High Temperaturespike)和激光退火(Laser anneal)工艺。其中，所述高温快速退火温度例如为1000 1200°C。所述激光退火温度例如为1000 1300°C。所述激光退火在实际生产中更为先进，掺杂扩散控制更精确，但是由于激光退火过程容易因为半导体器件的各种应力问题导致损坏甚至破片的问题，故本实施例中优选采用高温快速退火结合激光退火的方式。所述高温退火工艺的目的，一方面是激活NMOS源/漏掺杂以形成NMOS源区、漏区，并激活PMOS源/漏掺杂以形成PMOS源/漏区，另一方面，在高温退火工艺中应力被记忆到CMOS晶体管中，从而提闻CMOS晶体管的整体性能。步骤S05 :去除所述应力层114及所述缓冲层112。在本实施例中，可以采用干法刻蚀或湿法刻蚀去除应力层及缓冲层。例如采用酸槽浸泡的方法同时去除所述应力层114及所述缓冲层112，例如利用浓度为200 I的磷酸溶液在常温下浸泡去除所述应力层114及缓冲层112。亦可以利用干法刻蚀去除应力层114和缓冲层112。本实施例在CMOS晶体管制作过程中，在PMOS晶体管和NMOS晶体管上依次形成缓冲层112和应力层114，缓冲层112的材质选择富硼氧化硅，从而在后续高温退火工艺中，抑制应力层114中氢进入PMOS晶体管和NMOS晶体管并与硼掺杂发生交换，维持硼掺杂的浓度，进而有效防止了因硼掺杂浓度降低造成阈值电压增高而引起的窄沟道效应。实施例二图5为本发明另一实施例中CMOS晶体管的制作过程中的结构示意图。在实施例一的基础上，在步骤S03和步骤S04之间，即，在形成所述应力层后进行所述高温退火工艺之前，还包括去除位于PMOS晶体管上的应力层及缓冲层,保留位于NMOS晶体管上的应力层114和缓冲层112，形成如图5所示结构。首先，利用光刻工艺，在PMOS晶体管及NMOS晶体管上涂覆光刻胶，并对光刻胶进行曝光、显影，以去除位于PMOS晶体管上的光刻胶，保留NMOS晶体管上的光刻胶；然后利用刻蚀工艺刻蚀去除PMOS晶体管上的应力层及缓冲层，保留位于NMOS晶体管上的应力层112和缓冲层114，如图5所示。在高温退火工艺中，应力层产生的压应力向PMOS晶体管的沟道产生向下的压应力，进而转化成沟道中水平方向的拉应力，一定程度上降低PMOS晶体管的工作速率。因此，选择在进行高温退火工艺前去除位于PMOS晶体管上的应力层和缓冲层，可以保护PMOS晶体管不受压应力影响的同时，提高NMOS晶体管的性能，同时，能够有效抑制应力层114中氢穿过缓冲层112进入NMOS晶体管中与硼掺杂发生交换，维持硼掺杂的浓度，从而抑制因硼浓度降低造成阈值电压增高而引起的窄沟道效应，进而提高CMOS晶体管的性能。对于实施例一与实施例二，可根据实际CMOS晶体管制作工艺的控制和对CMOS晶体管的性能要求选择实施，但本发明不仅限制于实施例一及实施例二中所描述的制作方法，其他选择富硼氧化物作为缓冲层，以阻挡应力层中氢进入CMOS晶体管与硼掺杂离子发生交换的方法均在本发明的思想 范围内。虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。
权利要求
1.一种CMOS晶体管的制作方法，其特征在于，包括 提供一半导体衬底，所述半导体衬底上形成有PMOS晶体管和NMOS晶体管； 在所述PMOS晶体管和NMOS晶体管上覆盖缓冲层，所述缓冲层的材质为富硼氧化硅； 在所述缓冲层上覆盖应力层； 对所述PMOS晶体管和NMOS晶体管进行高温退火工艺； 去除所述应力层及所述缓冲层。
2.如权利要求I所述CMOS晶体管的制作方法，其特征在于，在所述覆盖应力层的步骤与进行所述高温退火工艺的步骤之间，还包括去除位于PMOS晶体管上的应力层及缓冲层。
3.如权利要求I或2所述CMOS晶体管的制作方法，其特征在于，所述NMOS晶体管包括NMOS有源区、位于所述NMOS有源区上的NMOS栅极、以及位于所述NMOS栅极两侧的第一氧化物侧墙；所述PMOS晶体管包括PMOS有源区、位于所述PMOS有源区上的PMOS栅极、以及位于所述PMOS栅极两侧的第二氧化物侧墙；其中，所述第一氧化物侧墙及第二氧化物侧墙的材质为富硼氧化物。
4.如权利要求3所述CMOS晶体管的制作方法，其特征在于，所述PMOS栅极两侧的PMOS有源区中形成有锗硅填充区。
5.如权利要求I或2所述CMOS晶体管的制作方法，其特征在于，在所述覆盖应力层的步骤与进行所述高温退火工艺的步骤之间，还包括利用紫外线照射所述应力层的步骤。
6.如权利要求I或2所述CMOS晶体管的制作方法，其特征在于，所述缓冲层的厚度为50 150埃。
7.如权利要求I或2所述CMOS晶体管的制作方法，其特征在于，所述缓冲层采用PECVD法淀积形成。
8.如权利要求I或2所述CMOS晶体管的制作方法，其特征在于，形成所述缓冲层的反应气体包括硅烷、一氧化二氮、乙硼烷以及氦气，反应温度为300 450°C,射频功率为100 800W，反应压力为I 15Torr。
9.如权利要求8所述CMOS晶体管的制作方法，其特征在于，所述硅烷的流量为20 200sccm,所述一氧化二氮的流量为500 5000sccm,所述乙硼烧的流量为100 600sccm,所述氦气的流量为5000 15000sccm。
10.如权利要求I或2所述CMOS晶体管的制作方法，其特征在于，所述应力层的材质为氮化硅，厚度为300 480埃。
11.如权利要求I或2所述CMOS晶体管的制作方法，其特征在于，采用干法刻蚀或湿法刻蚀去除所述应力层及缓冲层。
全文摘要
本发明涉及一种CMOS晶体管的制作方法，包括提供一半导体衬底，所述半导体衬底上形成有PMOS晶体管和NMOS晶体管；在所述PMOS晶体管和NMOS晶体管上覆盖缓冲层，所述缓冲层的材质为富硼氧化硅；所述缓冲层上覆盖应力层；进行高温退火工艺；去除所述应力层及所述缓冲层。在CMOS晶体管的制作过程中，在所述PMOS晶体管和NMOS晶体管上依次形成缓冲层和应力层，缓冲层的材质选择富硼氧化硅，用以在后续高温退火工艺中抑制应力层中氢进入CMOS晶体管结构中与硼掺杂发生交换，维持硼掺杂的浓度，进而防止因阈值电压增高引起的窄沟道效应。
文档编号H01L21/8238GK102915968SQ20111021860
公开日2013年2月6日 申请日期2011年8月1日 优先权日2011年8月1日
发明者鲍宇, 张彬 申请人:中芯国际集成电路制造(上海)有限公司