专利名称：3d集成电路中tsv的中点定位方法
3D集成电路中TSV的中点定位方法发明领域
本发明涉及3D集成电路的设计及制造领域，更具体的，本发明涉及用于三维集成电路设计中的自动布局方法。
背景技术：
在集成电路设计和制造水平飞速发展的今天，单个芯片已经可以集成数亿个晶体管的水平。更具体地，正如摩尔定律内容的描述，现今的工艺水平已经达到纳米级。由于单个晶体管上的集成密度逐渐增大，导致普通的2D集成电路线路过长问题的产生，这使电路的运算能力下降。
3D集成电路由多个2D集成电路组成。3D芯片由多个2D芯片在垂直方向上堆叠形成，而TSV是连接多个2D芯片之间的硅孔。
2D集成电路中的单元通过金属互联线进行互联，互联后称其为线网。而处于上层芯片的部分单元需要和下层芯片的部分单元互联的情况，称之为跨层单元互联，即跨层线网。跨层线网的连接需要TSV穿过芯片将两层的单元互联。
3D集成电路技术是近年来发展的新兴技术，一个功能芯片由若干层的芯片堆叠而成。3D集成电路可以有效的减少线路长度，提高运算速度，降低功耗。同时多层芯片之间可以通过TSV使其单元进行层间的互联。只要TSV的位置放置的合理，这种基于TSV的3D集成电路技术可以有效的减少线网长度，增强芯片的运算速度。
遗憾的是，现如今没有一种关于TSV定位的3D集成电路自动设计的方法，因此，需要能够提出一种3D集成电路的自动设计方法。本发明提供一种方法，其用于对3D集成电路中TSV(跨芯片层硅孔)的位置确定。发明内容
为了减小跨层线网的线网长度，合理的定位TSV的方法，本发明提出了一种3D集成电路中TSV的中点定位方法。
本发明中，称上下相邻的两层3D集成电路芯片为顶层芯片和底层芯片。
本发明的种3D集成电路中TSV的中点定位方法，在其定位时，分别确定出水平方向上两层芯片需要互联的单元所组成的范围矩形，视所围成的矩形为跨层线网分别处于两芯片上的部分。
本发明采用如下步骤
a、分别确定出水平方向上两层芯片需要互联的单元所组成的范围矩形；确定范围矩形的方法为分别以版图的上下两层芯片边缘建立水平直角坐标系，将所有单元以坐标定位，计算出每一个线网中所有单元在横坐标方向和横纵坐标方向上的最大和最小值，以这四个边缘值确定线网的范围矩形。
b、得到范围区域的坐标后，将两范围矩形区域投影到水平面上，利用范围矩形的四个顶角的坐标，计算出两个范围矩形的几何中心。将两个范围区域的几何中心连接，得到两中心的连线；计算出所述中心的连线的中点的坐标，以该坐标定为TSV的坐标。
本发明可以获得如下有益效果
对于任何3D集成电路的上下相邻的两层芯片，本发明中描述的跨层单元互联所组成的跨层线网，在跨层线网范围几何中心连线上确定TSV位置，可使跨层线网的线网长度得到优化，从而提高电路的运行速度，降低功耗。
图1为以中点位置将TSV插入到多层线网中的示意图2为3D集成电路芯片的剖面示意图3为跨层线网水平面投影示意图。
图中1、顶层线网区域，2、底层线网区域，3、TSV，4、顶层线网左下角坐标，5、顶层线网右上角坐标，6、底层线网左下角坐标，7、底层线网右上角坐标，8、顶层线网中心，9、底层线网中心，10、两中心连线，11、顶层芯片，12、底层芯片，13、衬底，14、顶层芯片标准单元， 15、底层芯片标准单元，16金属互联线。
具体实施方式
下面结合附图和具体实施方式
对于本发明作进一步的说明
如图2所示为3D芯片剖面结构图，3D集成电路是由顶层芯片11和底层芯片12堆叠而成的三维立体电路结构，电路中的顶层芯片标准单元14和底层芯片标准单元15是处于不同层芯片的标准单元，是电路的基本结构。
本发明中的方法采用如下步骤
首先，在顶层和底层芯片上建立直角坐标系，以芯片的两个边缘作为坐标轴，如图 3，以左下角的边缘交点作为坐标原点，以左边缘作为纵轴，以下边缘作为横轴。根据确定的两个坐标轴，将顶层和底层的单元以这两个坐标系确定坐标，作为标准单元之间位置的确定。
然后，由于跨层线网的单元处于两层芯片上，要分别确定出这两层芯片上线网的范围区域。如图3，一个跨层线网的单元分别处于集成电路的两层芯片上。实心三角所示的顶层芯片标准单元14即为图2中的顶层芯片标准单元14的结构，对他们以顶层的坐标轴为依据，确定其坐标。实心方块所示底层芯片标准单元15即为图2中的底层芯片标准单元 15的结构，对他们以底层的坐标轴为依据，确定其坐标。
在确定顶层单元的范围区域时，以顶层的单元为基础，比较单元的横坐标，纵坐标，比出所有单元中，横纵坐标的最大和最小值，以这四个边缘值所确定的矩形即为顶层和底层线网的范围矩形的边界坐标，即确定图中的范围区域。如图顶层线网区域1和底层线网区域2。
计算得出跨层线网的两层芯片上的范围矩形后，将上下两层芯片的坐标轴重合。 使两层芯片上的跨层线网矩形放置在同一个坐标系中。如图1所示，图中底层线网区域2 的四个边界坐标即为标准单元横纵坐标的最大和最小值，故左下角坐标和右上角的坐标为 (xl，yl)，(x2, y2)。顶层线网区域1的四个边界坐标即为标准单元横纵坐标的最大和最小值，故左下角坐标和右上角的坐标为(x3，y3)，(x4，y4)。4
根据两矩形的边界坐标，可以确定出这两个矩形的中心，即两个矩形的几何中心点。利用两矩形的左下角和右上角的四对坐标计算中心得
权利要求
1. 3D集成电路中TSV的中点定位方法，其特征在于其包括如下步骤a、分别确定出水平方向上两层芯片需要互联的单元所组成的范围矩形；确定范围矩形的方法为分别以版图的上下两层芯片边缘建立水平直角坐标系，将所有单元以坐标定位， 计算出每一个线网中所有单元在横坐标方向和横纵坐标方向上的最大和最小值，以这四个边缘值确定线网的范围矩形；b、得到范围区域的坐标后，将两范围矩形区域投影到水平面上，利用范围矩形的四个顶角的坐标，计算出两个范围矩形的几何中心；将两个范围区域的几何中心连接，得到两中心的连线；计算出所述中心的连线的中点的坐标，以该坐标定为TSV的坐标。
全文摘要
本发明公开了一种3D集成电路中TSV的中点定位方法，涉及3D集成电路的设计及制造领域。本方法在其定位时，分别确定出水平方向上两层芯片需要互联的单元所组成的范围矩形，然后确定出所组成的范围矩形的几何中心的中点即为TSV坐标位置。本发明在跨层线网几何中心连线上确定TSV位置，可使跨层线网的线网长度得到优化，从而提高电路的运行速度，降低功耗。
文档编号H01L27/02GK102542096SQ20111037666
公开日2012年7月4日 申请日期2011年11月23日 优先权日2011年11月23日
发明者侯立刚, 彭晓宏, 汪金辉, 白澍, 耿淑琴 申请人:北京工业大学