专利名称：半导体器件的结构及制造方法
技术领域：
本发明涉及集成电路制造领域，尤其涉及一种半导体器件的制造方法。
背景技术：
随着半导体器件的集成度越来越高，半导体器件工作需要的电压和电流不断降低，晶体管开关的速度也随之加快，随之对半导体工艺各方面要求大幅提高。现有技术工艺已经将晶体管以及其他种类的半导体器件组成部分做到了几个分子和原子的厚度，组成半导体的材料已经达到了物理电气特性的极限。随着栅极工艺进入了一个新的阶段，最早达到极限的部分就是组成半导体器件的栅极氧化层，又称栅层间介质层，现有的工艺通常采用二氧化硅(Si02)作为栅极层间介质层的材料。同1995年晶体管中二氧化硅层相比，65纳米工艺的晶体管中的二氧化硅层已经缩小到只有前者的十分之一，达到仅有5个氧原子的厚度。作为阻隔栅极导电层和其下层(例如半导体衬底)之间的绝缘层，二氧化硅层已经不能再缩小了，否则产生的漏电流会让晶体管无法正常工作，如果提高有效工作的电压和电流，更会使芯片功耗增大到惊人的地
止/J/ O因此，业界找到了比二氧化硅具有更高的介电常数和更好的场效应特性的材料-高介电常数材料(High-K Material)，用以更好的分隔栅极和晶体管其他部分，大幅减少漏电量。同时，为了与高介电常数材料兼容，采用金属材料代替原有多晶硅作为栅导电层材料，从而形成了新的栅极结构-金属栅极。图1 图2为现有技术中金属栅极制作过程中的结构示意图，如图1所示，常见金属栅极的制作过程包括:首先，在半导体衬底10上形成虚设栅极20、栅极侧墙30以及栅极层间介质层40 ;接着，在所述半导体衬底10上形成图案化的光刻胶，所述图案化的光刻胶暴露所述虚设栅极20，随后利用各向异性的干法刻蚀去除所述虚设栅极20，以形成栅极沟槽50 ;之后，在所述栅极沟槽50中填充金属材料并进行化学机械研磨，以形成金属栅极(图中未标示)。然而，在实际工艺中，干法刻蚀并不能够完全达到各项异性，即无法完全垂直刻蚀，刻蚀过程中刻蚀物质会产生不同方向的反射，从而增加了水平方向的过度刻蚀，由于过度刻蚀会进一步刻蚀损伤栅极侧墙30，甚至层间介质层40，导致形成例如图2所示的结构，形成界面不平整的、呈“大肚”形的栅极沟槽50，在该“大肚”形的栅极沟槽50中填充金属材料，不仅会形成大量的孔洞(void)，影响金属栅极的性能，还会使金属材料与层间介质层40产生不良扩散，使金属离子进入到层间介质层40中，降低层间介质层40的绝缘性，引起漏电甚至穿通导电的现象发生，导致半导体器件不能通过可靠性测试，进而导致产量下降(Yield loss)。
发明内容
本发明的目的是在形成金属栅极的半导体器件的制作方法中，在沉积形成金属栅极步骤之前，提供一种能够形成良好界面平整度的栅极沟槽，以提高半导体器件的性能。为解决上述问题，本发明提供一种半导体器件的制造方法，包括:提供半导体衬底；在所述半导体衬底上依次形成原位掺杂栅极层和无掺杂栅极层，所述原位掺杂栅极层中掺杂离子的浓度由下向上先增大后减小；利用光刻和刻蚀工艺，图案化所述原位掺杂栅极层和无掺杂栅极层，形成虚设栅极；对所述虚设栅极进行湿法刻蚀处理，使所述虚设栅极形成中间向上下两端渐宽的形状；在虚设栅极的侧壁形成栅极侧墙，并在所述栅极侧墙外形成层间介质层；干法刻蚀去除所述虚设栅极，以形成侧壁平整的栅极沟槽。进一步的，所述原位掺杂栅极层的材质为多晶硅或无定形硅，所述原位掺杂栅极层中掺杂离子为硼、磷、砷中的一种或其任意组合。进一步的，所述原位掺杂栅极层采用化学气相沉积法形成，反应物包括含硅气体和掺杂离子化合物，形成所述原位掺杂栅极层的过程中通入掺杂离子化合物的浓度先增大后减小。较佳的，所述反应物包括娃烧和乙硼烧，所述娃烧的气体流量为50sccm lOOOsccm，所述乙硼烷的气体流量为小于lOOsccm，反应温度为500 650°C，环境压力为0.1 IOOTorr的环境氛围。进一步的，所述无掺杂栅极层的材质为多晶硅或无定形硅。进一步的，所述无掺杂栅极层采用化学气相沉积法形成，反应气体包括含硅气体，较佳的，所述含硅气体为硅烷。进一步的，所述原位掺杂栅极层和所述无掺杂栅极层在同一反应腔室中先后形成。进一步的，在对所述虚设栅极进行湿法刻蚀处理的步骤中，刻蚀物质包括磷酸，所述磷酸的质量浓度为50% 85%，所述磷酸的温度为50 200°C。进一步的，在对所述虚设栅极进行湿法刻蚀处理的步骤之后，所述虚设栅极形成中间向上下两端渐宽的形状。进一步的，在形成栅极侧墙和层间介质层的步骤中，包括:在所述虚设栅极和半导体衬底上沉积栅极侧墙薄膜；干法刻蚀所述栅极侧墙薄膜，直至暴露所述虚设栅极顶面和半导体衬底；在所述半导体衬底上沉积层间介质层，覆盖所述虚设栅极；进行化学机械研磨，直至暴露所述虚设栅极的顶面。进一步的，在形成侧壁平整的栅极沟槽的步骤之后，还包括在所述栅极沟槽中形成金属栅极的步骤。进一步的，所述原位掺杂栅极层的厚度范围为200 500埃。进一步的，所述无掺杂栅极层的厚度范围为10 100埃。结合上述半导体器件的制造方法，本发明还提供一种半导体器件结构，包括:半导体衬底、位于所述半导体衬底上虚设栅极，位于所述虚设栅极侧壁上的栅极侧墙以及位于所述虚设栅极外的半导体衬底上的层间介质层，其中，所述虚设栅极自中间向上下两端渐宽，且所述虚设栅极中掺杂离子的浓度由上到下先增大后减小。综上所述，本发明所述半导体器件的制造方法通过形成包括原位掺杂栅极层和无掺杂栅极层的虚设栅极，形成的原位掺杂栅极的掺杂浓度由底向上的浓度先增大后减小，并且在形成栅极侧墙和层间介质层之前，对所述虚设栅极进行湿法刻蚀处理，使虚设栅极形成中间向上下两端渐宽的形状，使其后形成的栅极侧墙中间厚上下两端渐薄的形状，栅极侧墙的外壁在纵向上呈直线，内壁贴合虚设栅极的外壁。从而在最后干法刻蚀去除虚设栅极的过程中，避免了干法刻蚀的刻蚀离子对虚设栅极以及栅极侧墙的中间区域的过度刻蚀损伤，进而防止栅极侧墙和层间介质层的过度刻蚀损伤，从而形成了侧壁界面良好的栅极沟槽，使后续形成金属栅极步骤中，能够减少孔洞的形成，并减少了金属栅极中金属离子向层间介质层的扩散，保持层间介质层良好的介电能力，进而提高半导体器件的性能。
图1 图2为现有技术中金属栅极制作过程中的结构示意图。图3为本发明一实施例中半导体器件的制造方法的流程示意图。图4 图11为本发明一实施例中半导体器件的制造过程中的结构示意图。
具体实施例方式为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。其次，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应以此作为对本发明的限定。在本发明中所述的“上”、“下”以及“中间”等依照图4 图11所示的位置方向。图3为本发明一实施例中半导体器件的制造方法的流程示意图。如图3所示，本发明提供的半导体器件的制造方法，包括以下步骤:步骤SOl:提供半导体衬底；步骤S02:在所述半导体衬底上依次形成原位掺杂栅极层和无掺杂栅极层；步骤S03:利用光刻和刻蚀工艺，图案化所述原位掺杂栅极层和无掺杂栅极层，形成虚设栅极；步骤S04:对所述虚设栅极进行湿法刻蚀处理，所述原位掺杂栅极层的刻蚀速率大于所述无掺杂栅极层；步骤S05:在虚设栅极的侧壁形成栅极侧墙，并在所述栅极侧墙外形成层间介质层；步骤S06:刻蚀去除所述虚设栅极，形成侧壁平整的栅极沟槽。图4 图10为本发明一实施例中半导体器件的制造过程中的结构示意图。以下结合图4 图10详细说明本发明一实施例中半导体器件的制造过程。如图4所示，在步骤SOl中，提供半导体衬底100，所述半导体衬底100可以为单晶硅、多晶硅或者锗硅化合物等半导体材质；在所述半导体衬底100中可以形成有有源电路(图中未标出)；此外，所述半导体衬底100中还可以形成有其他各种元件隔离，例如浅沟槽隔离结构(STI)等用以形成半导体器件的必要结构；上述结构根据实际半导体器件制造工艺过程确定，为本领域技术人员所熟知技术内容，故不再赘述。继续参考图4，在步骤S02中，在所述半导体衬底100上依次形成原位掺杂栅极层201和无掺杂栅极层202。所述原位掺杂栅极层201的材质可以为多晶硅或无定形硅，所述原位掺杂栅极层201中具有掺杂离子，掺杂离子可以为硼、磷、砷中的一种或任意组合，还可以为其他掺杂离子例如铟、锑等，所述原位掺杂栅极层201可以采用化学气相沉积法形成，例如低压化学气相沉积(LPCVD)或等离子化学气相沉积(PECVD)等，沉积过程的反应物可以包括含硅气体和掺杂离子化合物，其中掺杂离子的化合物可以为AsH3, BF3, PH3，沉积过程的反应气体反应物包括含硅气体和掺杂离子，在较佳的实施例中，所述反应物包括硅烷和乙硼烷，所述硅烧的气体流量为50sccm IOOOsccm,所述乙硼烧的气体流量为小于IOOsccm,反应温度为500 650°C，环境压力为0.1 lOOTorr，沉积过程中通入掺杂离子化合物的浓度先增大后减小，摩尔浓度范围控制在lE22cm_3之内，其中较佳的控制在5E2IcnT3之内，从而使形成的所述原位掺杂栅极层201中掺杂离子的浓度是由下向上先增大后减小的。所述无掺杂栅极层202的材质可以为多晶硅或无定形硅，可以采用化学气相沉积法形成，例如低压化学气相沉积(LPCVD)或等离子化学气相沉积(PECVD)等，沉积过程的反应气体为含硅的气体，不含掺杂离子的化合物，在一个较佳的实施例中，采用硅烷作为反应气体，气体流量范围为50sccm lOOOsccm，环境温度范围为500 650°C，环境压力范围为
0.1 IOOTorr的环境氛围中沉积，从而形成不含掺杂离子的无掺杂栅极层202。所述原位掺杂栅极层201和所述无掺杂栅极层202的材质可以是相同的，均为多晶硅或无定形硅，仅在有无掺杂离子上有所差别。因此，所述原位掺杂栅极层201和所述无掺杂栅极层202可以在同一反应腔室中依次形成，以提高工艺效率，减少环境对半导体器件引入的杂质污染。在一个较佳的实施例中，形成过程如下:首先，通入含硅气体和掺杂离子化合物，根据工艺的要求调整通入的掺杂离子化合物的浓度和浓度变化的规律，使通入掺杂离子化合物的浓度先增大后减小，形成所述原位掺杂栅极层201 ;直到掺杂离子化合物的浓度减为零，即停止通入掺杂离子，根据工艺的要求控制沉积时间，以形成无掺杂栅极层202。在形成原位掺杂栅极层201阶段，由于通入的掺杂离子化合物的浓度是先增大后减小的渐变过程，因此形成的原位掺杂栅极层201中的掺杂离子的浓度是由下向上是先增大后减小的。最终形成的所述原位掺杂栅极层201的较佳的厚度范围为200 500埃，所述无掺杂栅极层202的较佳的厚度范围为10 100埃。结合图5和图6，在步骤S03中，利用光刻和刻蚀工艺，图案化所述原位掺杂栅极层201和无掺杂栅极层202，形成虚设栅极203 ;如图5和图6所示，在所述无掺杂栅极层202上涂覆光刻胶，对所述光刻胶进行刻蚀和显影形成图案化的光刻胶300，以该图案化的光刻胶300为掩膜，干法刻蚀所述原位掺杂栅极层201和无掺杂栅极层202，利用干法刻蚀的各向同性的性质，形成虚设栅极203，其后去除所述图案化的光刻胶300。如图7所示，步骤S04中，对所述虚设栅极203进行湿法刻蚀处理；在步骤S02中，形成的原位掺杂栅极层201中掺杂离子的浓度是由下向上先增大后减小的，根据湿法刻蚀的刻蚀速率与掺杂离子的浓度呈线性的关系，即掺杂离子的浓度越大，刻蚀速率越快，故在湿法刻蚀处理之后，而无掺杂栅极层202的厚度几乎不变，原位掺杂栅极层201形成如图7所示的中间向上下两端渐宽的哑铃型结构形状。在本实施例中，湿法刻蚀的刻蚀物质可以包括磷酸，磷酸的质量浓度为50% 85%，所述磷酸的温度为50 200°C，以能够良好地控制刻蚀的速率和刻蚀程度。结合图8 图10，在步骤S05中，在虚设栅极203的侧壁形成栅极侧墙300，并在所述栅极侧墙300外形成层间介质层400。具体形成过程如下:如图8所示，在所述虚设栅极203和半导体衬底100上沉积栅极侧墙薄膜301 ;接着，干法刻蚀所述栅极侧墙薄膜301，直至暴露所述虚设栅极203的顶面和半导体衬底100，从而在所述虚设栅极203的侧壁形成栅极侧墙300，由于干法刻蚀各项同性的形成，形成的栅极侧墙300的外壁在纵向上为直线，内壁贴合虚设栅极203的外壁，因而形成如图9所示的中间厚上下两端渐薄的形状；然后，在所述半导体衬底100上沉积层间介质层400，覆盖所述虚设栅极203 ;进行化学机械研磨，直至暴露所述虚设栅极203的顶面，最终形成如图10所示结构。在本实施例中，所述栅极侧墙300的材质可以为氧化硅或氮化硅的一种或其组合，所述层间介质层400的材质可以为氧化硅或Low-K材料的一种或其组合。如图11所示，在步骤S06中，干法刻蚀去除所述虚设栅极203，形成侧壁平整的栅极沟槽500。在所述虚设栅极203上形成图案化的光刻胶(图中未标示)，暴露所述虚设栅极，接着以所述图案化的光刻胶为掩膜，干法刻蚀去除所述虚设栅极500。在步骤S06中，形成的原位掺杂栅极层201中掺杂离子的浓度是由下向上先增大后减小，栅极侧墙300为中间厚上下两端薄的形状，由于干法刻蚀对栅极侧墙300的刻蚀速率小于虚设栅极203的刻蚀速率，因此避免了干法刻蚀的刻蚀离子对虚设栅极以及栅极侧墙的中间区域的过度刻蚀损伤，进而防止栅极侧墙203和层间介质层400的过度刻蚀损伤，从而形成如图11所示的侧壁界面良好的栅极沟槽300，且剩余的栅极侧墙203保持了一定的厚度，能够起到良好的绝缘能力。在步骤S06之后，半导体器件的制造方法还包括在所述栅极沟槽500中形成金属栅极的步骤，形成金属栅极的步骤可以采用本领域技术人员常见的工艺方法，且故不再赘述。由于形成了侧壁界面良好的栅极沟槽300，且剩余的栅极侧墙203保持了一定的厚度，能够起到良好的绝缘能力，从而在形成金属栅极的过程中，减少了孔洞的形成，并减少了金属栅极中金属离子向层间介质层400的扩散，保持层间介质层400良好的介电能力。综上所述，本发明所述半导体器件的制造方法通过形成包括原位掺杂栅极层201和无掺杂栅极层202的虚设栅极203，形成的原位掺杂栅极201的掺杂浓度由底向上的浓度先增大后减小，并且在形成栅极侧墙300和层间介质层400之前，对所述虚设栅极203进行湿法刻蚀处理，使虚设栅极203形成中间向上下两端渐宽的形状，使其后形成的栅极侧墙300中间厚上下两端渐薄的形状，栅极侧墙300的外壁在纵向上呈直线，内壁贴合虚设栅极203的外壁。从而在最后干法刻蚀去除虚设栅极203的过程中，减慢了干法刻蚀的刻蚀离子因反弹等造成的异向刻蚀对虚设栅极203以及栅极侧墙203的中间区域的刻蚀速率，进而防止栅极侧墙203和层间介质层400的过度刻蚀损伤，从而形成了侧壁界面良好的栅极沟槽300，使后续形成金属栅极步骤中，能够减少孔洞的形成，并减少了金属栅极中金属离子向层间介质层400的扩散，保持层间介质层400良好的介电能力，进而提高半导体器件的性能。如图10所示，结合上述半导体器件的制造方法，本发明还提供一种半导体器件的一中间过程的结构，该半导体器件的结构包括:半导体衬底100、位于所述半导体衬底100上虚设栅极203，位于所述虚设栅极203侧壁上的栅极侧墙300以及位于所述虚设栅极300外的半导体衬底100上的层间介质层400，其中，所述虚设栅极203自中间向上下两端渐宽，且所述虚设栅极203中掺杂离子的浓度由上到下先增大后减小。由于虚设栅极203的形状呈中间向上下两端渐宽的形状，使其后形成的栅极侧墙300的外壁在纵向上呈直线，内壁贴合虚设栅极203的外壁，呈现中间厚上下两端渐薄的形状。使该半导体器件结构在后续干法刻蚀去除虚设栅极203的过程中，减慢干法刻蚀的刻蚀离子对虚设栅极203以及栅极侧墙203的中间区域的刻蚀速率，进而防止栅极侧墙203和层间介质层400的过度刻蚀损伤，从而形成了侧壁界面良好的栅极沟槽300，使后续形成金属栅极步骤中，能够减少孔洞的形成，并减少了金属栅极中金属离子向层间介质层400的扩散，保持层间介质层400良好的介电能力。虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。
权利要求
1.一种半导体器件的制造方法，包括: 提供半导体衬底； 在所述半导体衬底上依次形成原位掺杂栅极层和无掺杂栅极层，所述原位掺杂栅极层中掺杂离子的浓度由上到下先增大后减小； 利用光刻和刻蚀工艺，图案化所述原位掺杂栅极层和无掺杂栅极层，形成虚设栅极； 对所述虚设栅极进行湿法刻蚀处理，使所述虚设栅极形成中间向上下两端渐宽的形状； 在虚设栅极的侧壁形成栅极侧墙，并在所述栅极侧墙外形成层间介质层； 干法刻蚀去除所述虚设栅极，以形成侧壁平整的栅极沟槽。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述原位掺杂栅极层的材质为多晶硅或无定形硅，所述原位掺杂栅极层中掺杂离子为硼、磷、砷中的一种或其任意组合。
3.如权利要求2所述的半导体器件的制造方法，其特征在于，所述原位掺杂栅极层采用化学气相沉积法形成，反应物包括含硅气体和掺杂离子的化合物，形成所述原位掺杂栅极层的过程中通入掺杂离子化合物的浓度先增大后减小。
4.如权利要求3所述的半导体器件的制造方法，其特征在于，所述反应物包括硅烷和乙硼烧，所述娃烧的气体流量为50sccm IOOOsccm,所述乙硼烧的气体流量为小于lOOsccm，反应温度为500 650°C，环境压力为0.1 lOOTorr。
5.如权利要求1所述的半导体器件的制造方法，其特征在于，所述无掺杂栅极层的材质为多晶娃或无定形娃。
6.如权利要求5所述的半导体器件的制造方法，其特征在于，所述无掺杂栅极层采用化学气相沉积法形成，反应气体包括含硅气体。
7.如权利要求6所述的半导体器件的制造方法，其特征在于，所述含硅气体为硅烷。
8.如权利要求1所述的半导体器件的制造方法，其特征在于，所述原位掺杂栅极层和所述无掺杂栅极层在同一反应腔室中形成。
9.如权利要求1所述的半导体器件的制造方法，其特征在于，在对所述虚设栅极进行湿法刻蚀处理的步骤中，刻蚀物质包括磷酸,所述磷酸的质量浓度为50 % 85 %，所述磷酸的温度为50 200°C。
10.如权利要求1所述的半导体器件的制造方法，其特征在于，在对所述虚设栅极进行湿法刻蚀处理的步骤之后，所述虚设栅极形成中间向上下两端渐宽的形状。
11.如权利要求1所述的半导体器件的制造方法，其特征在于，在形成栅极侧墙和层间介质层的步骤中，包括: 在所述虚设栅极和半导体衬底上沉积栅极侧墙薄膜； 干法刻蚀所述栅极侧墙薄膜，直至暴露所述虚设栅极顶面和半导体衬底； 在所述半导体衬底上沉积层间介质层，覆盖所述虚设栅极； 进行化学机械研磨，直至暴露所述虚设栅极的顶面。
12.如权利要求1所述的半导体器件的制造方法，其特征在于，在形成侧壁平整的栅极沟槽的步骤之后，还包括在所述栅极沟槽中形成金属栅极的步骤。
13.如权利要求1至12中任意一项所述的半导体器件的制造方法，其特征在于，所述原位掺杂栅极层的厚度范围为200 500埃。
14.如权利要求1至12中任意一项所述的半导体器件的制造方法，其特征在于，所述无掺杂栅极层的厚度范围为10 100埃。
15.一种半导体器件结构，包括:半导体衬底、位于所述半导体衬底上虚设栅极，位于所述虚设栅极侧壁上的栅极侧墙以及位于所述虚设栅极外的半导体衬底上的层间介质层，其特征在于，所述虚设栅极自中间向上下两端渐宽，且所述虚设栅极中掺杂离子的浓度由上到下先增 大后减小。
全文摘要
本发明揭示了一种半导体器件的制造方法及半导体器件结构，通过形成包括原位掺杂栅极层和无掺杂栅极层的虚设栅极，其中原位掺杂栅极的掺杂浓度由底向上的浓度先增大后减小，接着对虚设栅极进行湿法刻蚀处理，使虚设栅极形成中间细上下两端渐宽的形状，使其后形成的栅极侧墙中间厚上下两端渐薄的形状，从而在最后干法刻蚀去除虚设栅极的过程中，减慢干法刻蚀的刻蚀离子对虚设栅极以及栅极侧墙的中间区域的刻蚀速度，进而防止栅极侧墙和层间介质层的过度刻蚀损伤，形成侧壁界面良好的栅极沟槽，能够使后续形成金属栅极中减少孔洞的形成，并减少了金属栅极中金属离子向层间介质层的扩散，保持层间介质层良好的介电能力，进而提高半导体器件的性能。
文档编号H01L21/28GK103165451SQ20111040763
公开日2013年6月19日 申请日期2011年12月8日 优先权日2011年12月8日
发明者符雅丽, 张海洋 申请人:中芯国际集成电路制造(上海)有限公司