专利名称：半导体基板上的高q垂直带状电感器的制作方法
技术领域：
本发明涉及半导体基板上的电感器和用于形成其的方法，并且更具体地说，涉及半导体基板上的、具有高品质因数的垂直带状电感器。
背景技术：
硅基集成电路中的常规电感器典型地具有与品质因数(Q因数)和自谐振频率(电感器理想地运转的最大频率)有关的性能限制。这种受限性能主要起因于电感器的绕组直接位于硅基板或硅基板上的氧化硅层上。一般来说，在这种绕组之间或之下存在任何类型的电介质层通常导致一定量的电容耦合。这种电容耦合通常劣化Q因数并且降低电感器的自谐振频率。
发明内容
本发明的实施例描述了用于在半导体基板上制造具有高品质因数的垂直带状电 感器的方法，和根据其的装置。在本发明第一实施例中，提供了一种半导体装置。该装置包括具有相对的第一和第二表面的半导体基板，和设置在该第一表面上的平坦电感器部件。在该装置中，该平坦电感部件包括沿曲折路径延伸并且限定多个绕组的独立式电导体，其中，该电导体具有宽度和高度，并且高宽(HW)比显著大于I。在本发明第二实施例中，提供了一种制造半导体装置的方法。该方法包括设置具有相对的第一和第二表面的半导体基板的步骤。该方法还包括在第一表面上形成平坦电感器部件的步骤，其中，该平坦电感部件包括沿曲折路径延伸并且限定多个绕组的独立式电导体。在该方法中，该电导体被配置成具有宽度和高度，并且高宽(HW)比显著大于I。
图I是根据本发明一实施例的、包括垂直带状电感器的半导体装置的一部分的立体图。图2是图I的半导体装置的俯视图。图3是示出对描述本发明的各种实施例有用的，对于不同HW比，作为电感器的频率的函数的仿真Q因数值的X-Y标绘图。图4是示出对描述本发明的各种实施例有用的，作为厚度的函数的Q因数的X-Y标绘图。
具体实施例方式参照附图，对本发明进行描述，其中，贯穿这些图使用相同标号来指定相似或等同部件。附图不必按比例绘制，而是仅仅提供它们来例示目前发明。下面，出于例示，参照示例应用对本发明的几个方面进行描述。应当明白，阐述许多具体细节、关系以及方法来提供对本发明的全面理解。然而，相关领域的普通技术人员应当容易地认识到，本发明可以在缺少这些具体细节中的一个或多个的情况下具体实践，或者利用其它方法具体实践。在其它情况下，未详细示出公知结构或操作，以避免搞混本发明。本发明不受限于例示排序的动作或事件，因为一些动作可以按不同次序发生和/或与其它动作或事件同时发生。而且，不需要所有例示动作或事件来实现根据本发明的方法。如上所述，在将电感器并入集成电路(IC)中方具有若干难点。而且，对于用于提供超过I毫微亨利(nH)的值的电感器的情况来说，与因Q因数限制而造成的垂直带状或蜿蜒状电感器相比，针对IC的常规设计通常受限于螺旋型电感器。一般来说，两种类型的电感器都包括电流流动通过的一连串相邻绕组。对于螺旋形电感器的情况来说，电流按相同方向流动，从而产生增加该螺旋形电感器的总电感的互感。对于垂直带状电感器的情况来说，电流在相邻绕组中按相反方向流动，从而产生减小该垂直带状电感器的总电感的 互感。从而，即使可以将两种类型的电感器设计成具有相同的DC电阻，螺旋形电感器的增强电感也典型地导致具有更高Q因数的螺旋形电感器。遗憾的是，在IC中使用螺旋形电感器的问题是，增加了形成这种电感器所需的复杂性。一般来说，为了将中心匝连接至IC中的其它组件，必须形成空气桥交错(air-bridgecrossover)或电介质隔开的上/下通道(over/underpass)。这些结构中的每一个不仅将附加步骤添加至制造工序，而且还引入了额外的可靠性关注。对于空运渡线的情况来说，所需跨度可能很大，尤其是在电感器具有大量匝数时。结果，这种跨度可能很脆弱，缩减了这种螺旋形电感器在IC中的可靠性。而且，对于特定尺寸和材料来说，制造空运渡线通常不便宜的，导致增加的制造复杂性，从而抬高了制造成本。对于电介质隔开的上/下通道的情况来说，IC可能需要额外的金属化层，至少或多或少地增加了成本和复杂性。而且，虽然与空运渡线相比，这种结构可能不太易碎，并且更可靠，但这种上/下通道结构也并非没有问题。例如，电感器绕组与上/下通道之间的附加电介质材料的引入可以引入额外的电容耦合，从而导致Q因数和自谐振频率劣化。然而，尽管在IC中制造这种电感器伴随着各种困难，但针对垂直带状电感器的典型低Q因数值已经导致在IC中普遍使用螺旋形电感器。如上所述，与螺旋形电感器结构相比，和IC中的常规垂直带状电感器结构相关联的主要限制是它们的固有低Q因数值。然而，本发明人已经发现，如果可以充分缩减IC的垂直带状电感器的相邻绕组的面对表面中的表面电流密度，则可以显著缩减这些绕组之间的不利互感和电容耦合的量。作为从垂直带状电感器去除这种影响的结果，将可以增加这种电感器设计的Q因数值和自谐振频率。而且，本发明人已经发现，半导体制造技术上的新发展已经使能实现在IC中形成具有高纵横比(高度>宽度)的独立式、导电迹线。因此，当这种独立式迹线中的两条或更多条彼此相邻地布置并且电流被引导通过这些迹线时，与IC中的常规导电迹线(具有相对较低纵横比(高度〈宽度))的情况相比，每一条迹线中的表面电流密度将降低。一般来说，随着该迹线的高度相对于基板表面增加，电流密度的量值减小。通过在工序和发现中组合这些发展，本发明的各种实施例提供了用于在IC中制造具有高Q因数垂直带状电感器的方法，和根据其的装置。更具体地说，本发明的各种实施例提供了具有利用由单一电迹线形成的绕组的垂直带状电感器的1C，以缩减该垂直带状电感器中的绕组的面对表面中的电流密度。由此，显著缩减引起的不利互感和电容耦合。由此，对于IC中的这种电感器来说，可以获取高Q因数值。具体来说，本发明的各种实施例提供了包括具有HW比显著大于I的绕组的电感器的1C，而且其仍提供足够的DC电阻、高自谐振频率、以及高Q因数值。图I和2中例示了这种结构。图I是根据本发明一实施例的、包括垂直带状电感器的IC或半导体装置100的一部分的立体图。图2是装置100的俯视图。如图I和2所示，装置100包括用于支承一个或多个半导体装置的半导体基板102。例如，在本发明的一个实施例中，基板102包括硅基板。装置100还包括设置在基板102的上表面102a上的至少一个电感器部分103。装置100还可以包括设置在基板102的下表面102b上并且至少交叠上表面102a的、具有电感器部分104的区域的地平面110。而且，装置100可以包括用于将电感器部分104的第一和第二端部分别电连接至装置100的其它装置和/或特征部的传输线112和114。传输线可以利用常规半导体制造技术形成，但本发明的各种实施例并不受限于这点。在本发明的各种实施例中，电感器部分103包括具有多个绕组104的垂直带状构造。绕组104包括通过多个连接绕组部分108以电方式且串联地耦接的多个面对绕组部分·106，其中，该面对绕组部分106和连接绕组部分108沿基板102的表面上的曲折路径设置。例如，如图I和2所示，该面对绕组部分106和连接绕组部分108可以按蜿蜒路径设置，以使该面对绕组部分106按相反方向传导电流。在图I和2中，面对绕组部分106的大部分具有相同长度、宽度、以及高度。而且，该面对绕组部分106之间的交叠和间距在图I和2中也相同。然而，各种实施例并不受限于这点。在本发明的一些实施例中，该面对绕组部分106可以具有不同长度、不同交叠、不同间距、或其任何组合。而且，尽管在图I和2中将电感器部分103例示为独自蜿蜒或曲折的，但本发明的各种实施例并不受限于这点。在本发明的一些实施例中，电感器的绕组的至少一部分可以部分地螺旋。由此，如在此使用的术语“曲折”指用于限定平坦电感器的电导体的任何布置或路径，其中，第一和末尾绕组位于该平坦电感器的区域的周边处。如图I所示，电感器部分103的绕组104是独立式的。即，设置在基板102的表面上的电感器部分103不包括绕组104之间或环绕绕组104的实质部分的、用于支承绕组104的电介质材料或任何其它类型的材料。而相反，限定绕组104的电导体的成分和布置被选择成足够刚性，以防止绕组104倒塌。更具体地说，该电感器依靠金属接合刚性地接合至基板，其帮助防止绕组下垂或倒塌。这种涉及相对较大HW比的构造还通过缩减绕组106与108之间的电容耦合来增强Q因数。而且，限定绕组104的电导体的尺寸被形成为提供大服比，如上所述。在这方面，该电导体的尺寸被形成以使HW比显著大于1，如3、5、10、15或更大。例如，在本发明的一个实施例中，绕组部分106和108具有宽度 5μπι和高度 50 μ m0作为其中设置大HW比的图I和2的构造的结果，与包括具有相同占地面积(footprint)但具有更低HW比的常规垂直带状电感器的IC相比，具有垂直带状电感器的IC具有更高Q因数和更低DC电阻。因此，与螺旋型电感器相比，需要电感部件(如射频(RF)装置)的装置可以在不增加或几乎不增加占地面积的情况下以更简单且更可靠的制造工艺来形成。另外，如下所述，图I和2的构造还可以导致自谐振频率的显著增加。示例下面的非限制例用于例示本发明的选择实施例。应当清楚，本领域技术人员将明白所示组件的部件中的比例变化和替代，并且其在本发明的实施例的范围内。图3是示出不同HW比作为电感器的频率的函数的仿真Q因数值的X-Y标绘图。在图3中，Q因数值被标绘为绝对值。针对图3的目的，该仿真利用与图I和2所示类似的装置来设置。具体来说，用于仿真装置的基板102是100 μ m (微米)厚的P型硅基板。而且，电感器结构103的绕组104被限定为包括金电迹线。另外，传输线112和114以及地平面110也被限定为包括金。尽管在此描述的仿真利用了包括金的电迹线和地平面，但本发明的各种实施例并不受限于这点。而相反，在本发明的各种实施例中，电迹线和/或地平面可以利用任何类型的导电材料来形成。为提供如图3所示的结果，针对一频率范围来仿真绕组104的两个HW比。对于图3中的曲线302来说，装置100利用具有宽度5 μ m、高度5 μ m (HW比=1)，并且面对绕组部分106之间的间距为5 μ m的绕组104来仿真。这表示包括HW比彡I的垂直带状电感器的常规构造。对于图3中的曲线304来说，装置100利用具有宽度5μπκ高度50 μ m (HW比=10)，且绕组部分106之间的间距为5 μ m的绕组104来仿真。这表示根据本发明各种实施例的、HW比>> I的装置。·如图3所示，曲线302示出了 8. 3的在14GHz下的峰值Q因数值，和 52GHz的自谐振频率(在306处，在该处，曲线302因数过O)。与此相反，曲线304示出了 17. 4在8GHz下的峰值Q因数值，和64GHz的自谐振频率(在308处，在该处，曲线302因数过O)。由此，图3示出了从I至10的HW比的增加导致峰值Q因数值的大约两倍增加，和自谐振频率的大约23%增加。而且，如图3所示，跨所仿真的整个频率范围，曲线304的值大于曲线302的值。因此，即使在远离8GHz的频率处，与用曲线302表示的常规电感器相比，用曲线304表示的改进电感器(HW比=10)仍提供增强的Q因数性能。而且，因为用曲线304表示的改进电感器(HW比=10)示范了更高的自谐振频率，所以该改进电感器可在更宽的频率范围上操作。因而，可以制造用于IC的高Q因数值电感器，而不需要螺旋形电感器和它们固有的制造复杂性。值得注意的是，作为HW比的函数的Q因数增强根据对数函数改变。即，作为HW比的函数的Q因数增加的斜率最初较大接着逐渐降至零。这在图4中进行了例示。图4是作为厚度的函数的Q因数的X-Y标绘图。在图4中，对于上面图1、2以及3中所述的结构来说，原始数据如曲线402所示，而针对原始数据的拟合如曲线404所示。拟合曲线404被提供用于例示性目的，因为本发明人认为曲线402中的原始数据包括因用于仿真的粗略间隔(5 μ m)而造成的噪声。为了仿真，频率固定在8GHz，并且厚度按5 μ m的增量从5 μ m增加至 100 μ m。如图4所示，曲线402和404表示，随着厚度增加超过5μπι (HW比>1)，在Q因数值中初始地观察到大的增加速率。例如，Q因数值从厚度5μπι处的大约7. 4增加至厚度25 μ m处的大约13. 5，对于厚度上增加15 μ m来说，Q因数值增加 82%。随着厚度进一步增力口，Q因数尽管按更小速率也继续增加。例如，当厚度增加另一 15 μ m (总共增加至40 μ m)时，Q因数值大约为16. 8，对于厚度上该额外增加的15 μ m来说，Q因数值增加 24%，而与5μπι厚度相比，Q因数值总体上增加了 127%。最后，随着厚度增加超过 55 μ m，观察到Q因数值未进一步增加，峰值出现在 21处。所观察到的最大Q因数值起因于面对绕组的面对表面的面积的增加。如本领域普通技术人员已知的，电容成比例于电容器的板的面积。对于装置100的情况来说，面对绕组部分106 (即，电容器的板)之间的电容相对较低，部分地起因于其间缺乏电介质材料。然而，随着厚度继续增加，面对绕组部分106的面积(由面对绕组部分106的长度乘厚度所限定)也增加。最后，面积的增加导致面对绕组106之间的电容增加，导致形成额外电流路径，并由此不利地影响电感器性能。结果，一旦这种电容变得显著，就限制Q因数的进一步增力口。对于装置100的情况来说，其在厚度大于55 μ m时出现，如图4所示。然而，在本发明的各种实施例中，该最大Q因数值取决于许多其它因数，包括面对绕组部分106之间的间距，面对绕组部分106的厚度，绕组104、基板102以及地平面110的成分，操作频率等。由此，在本发明的其它实施方式中，Q因数的最大值可以大于或小于图4所示最大值。申请人:提出了被认为准确的上述特定理论方面，其用以说明关于本发明的实施例进行的观察。然而，本发明的实施例可以在不需要提出该理论方面的情况下进行实践。而且，该理论方面在申请人不试图用所提出的理论进行约束的理解下提出。虽然上面对本发明的各种实施例进行了描述，但应当明白，它们仅通过示例而非 限制的方式提出。在不脱离本发明的精神或范围的情况下，可以根据这里的公开，对所公开实施例进行许多改变。例如，本发明的各种实施例不限于任何特定类型的半导体基板或在此描述的导电材料。由此，本发明的广度和范围应当不受限于任何上述实施例。而相反，本发明的范围应当根据下面的权利要求书及其等同物来限定。尽管本发明参照一个或多个实现进行了例示和描述，但本领域技术人员通过阅读和理解本说明书和附图将想到等同改变例和修改例。另外，虽然本发明的特定特征可以针对几个实现中的仅仅一个进行了公开，但这种特征可以与如可能希望的其它实现的一个或多个其它特征相组合，并且对于任何给定或特定应用来说是有利的。在此使用的术语仅出于描述特定实施例的目的，而不是旨在对本发明进行限制。如在此使用的，单数形式“一(a)”、“一(an)”以及“该/所述(the)”同样旨在包括复数形式，除非上下文另外进行了明确指示。而且，就术语“包括(including)”、“包括(includes)”、“具有(having)”、“具有(has)”、“具有(with)”或其变形在任一详细描述和/或权利要求书中使用来说，这种术语旨在按与术语“包括(comprising)”相似的方式被包含。除非另外限定，在此使用的所有术语(包括技术和科学术语)具有和本发明所属于的技术领域的普通技术人员所共同理解的含义相同的含义。还应明白，诸如在公用词典中定义的那些的术语应被解释为具有和它们在相关领域的背景下的含义一致的含义，而不应按理想化或过度形式化的意义来解释，除非在此明确地这样定义。
权利要求
1.一种半导体装置，该半导体装置包括具有相对的第一表面和第二表面的半导体基板；和设置在所述第一表面上的平坦电感器部件，该平坦电感部件包括 沿曲折路径延伸并且限定多个绕组的独立式电导体，所述电导体具有宽度和高度，其中，高宽(HW)比显著大于I。
2.根据权利要求I所述的半导体装置，所述半导体装置还包括形成在第二表面上的地平面部件。
3.根据权利要求I所述的半导体装置，其中，所述HW比大于或等于5。
4.根据权利要求I所述的半导体装置，其中，所述HW比大于或等于10。
5.根据权利要求I所述的半导体装置，所述半导体装置还包括形成在所述第一表面上 的传输线，并且其中，所述电导体的至少第一端部电耦接至所述传输线。
6.根据权利要求I所述的半导体装置，其中，所述电导体包括芯体部分，该芯体部分包括第一导电成分，所述芯体部分限定所述电导体的宽度的大部分和高度的大部分。
7.根据权利要求I所述的半导体装置，其中，所述多个绕组包括通过多个连接绕组部分串联连接的多个面对绕组部分。
8.根据权利要求7所述的半导体装置，其中，所述面对绕组部分中的大部分的所述高度、所述宽度、间距、以及交叠大致相同。
9.根据权利要求7所述的半导体装置，其中，所述面对绕组部分中的大部分的所述高度、所述宽度、间距、以及交叠中的至少一个不同。
10.根据权利要求7所述的半导体装置，其中，所述多个面对绕组部分大致并行。
全文摘要
提供了一种制造半导体装置的方法及其装置。该半导体装置(100)包括具有相对的第一和第二表面(102a、102b)的半导体基板(102)。该装置还包括设置在所述第一表面上的平坦电感器部件(104)。该平坦电感部件(103)包括沿曲折路径延伸并且限定多个绕组(104)的独立式电导体，其中，该电导体具有宽度和高度，并且其中，高宽(HW)比显著大于1。
文档编号H01L23/522GK102906873SQ201180024880
公开日2013年1月30日 申请日期2011年5月20日 优先权日2010年5月20日
发明者D·M·史密斯 申请人:哈里公司