专利名称：一种静电释放保护电路及包括该电路的显示装置的制作方法
技术领域：
本发明涉及显示技术领域，尤其涉及一种静电释放保护电路及包括该电路的显示装置。
背景技术：
ESD (Electro-Static Discharge,浄电释放)保护电路是 TFT LCD (Thin FilmTransistor Liquid Crystal Display,薄膜晶体管液晶面板)以及AMOLED (Active MatrixOrganic Light Emitting Diode,有源矩阵有机发光二极体)面板上的重要组成部分,它可以使显示器件免遭在生产、运输、工作过程中的静电伤害。如图I所示的一种现有ESD保护电路，由两个ニ极管连接的P沟道增强型TFT14和TFT15组成。TFT14的栅极与信号线13相连、源极与信号线线13相连、漏极与高电平线11相连；TFT15的栅极与低电平线12相连、源极与低电平线12相连、漏极与信号线13相连。在正常工作时，信号线11上的电平在高电平线11上的电平和低电平线12上的电平之间，此时信号线13不会有正向电流向高电平线11和低电平线12释放，只有极微弱的反向漏电流向高电平线11和低电平线12释放。在发生ESD时，当信号线线11上有正电荷积累时，信号线13上的电位高于高电平线11上的电位，TFT14反向导通，将信号线13上的正电荷释放到高电平线11上；当信号线13上有负电荷积累时，信号线13上的电平低于低电平线12上的电平，TFT15反向导通，将信号线13上的负电荷释放到低电平线12上，以保证显示装置内部阵列不受静电伤害。而当前正在兴起ー种氧化物半导体(Oxide TFT)，是ー种耗尽型的电子器件。如果将Oxide TFT用于图I所示的ESD保护电路结构，则会存在严重的漏电问题。由于对于一个耗尽型的TFT来说，当其栅源极电压Vgs = OV吋，TFT是已经导通的。也就是说，无论TFT漏源极两端电压为正还是负，TFT的漏源极都是导通的。正因为如此，假如采用现有的ESD保护电路结构设计面板，那么在面板正常工作时，数据(data)线和栅极(gate)线将向VGH线和VGL线漏走大量电流，以至于使面板内部不能正常工作，也可能使外部驱动电路受到损坏。
发明内容
本发明提供了ー种静电释放(ESD)保护电路，可使得新兴起的Oxide TFT能够适用于TFT LCD和AMOLED面板中，提供静电释放保护。本发明提供的电路包括第一薄膜晶体管和第二薄膜晶体管，其中，第一薄膜晶体管和第二薄膜晶体管为耗尽型薄膜晶体管；第一薄膜晶体管的栅极与第二电平线连接，漏极与第一电平线连接，源极与信号线连接；第二薄膜晶体管的栅极与第一电平线连接，漏极与第二电平线连接，源极与信号线连接。本发明还提供了一种显示装置，该装置包括上述静电释放保护电路。
本发明提供的静电释放电路，当信号线上无电荷或只有正常的信号电荷时，电路中的两个薄膜晶体管处于关断或者微导通的状态，信号线上的信号正常进入阵列区的像素単元中。而当信号线上出现静电荷时，根据静电荷的极性，由相应的一条电平线控制，使得两个薄膜晶体管中的ー个导通，将电荷释放到其中的一条电平线上，以消除产生的静电荷。
图I为现有的静电保护电路结构示意图；图2为本发明的实施例静电释放保护电路结构示意图；图3为本发明的具体实施例静电释放保护电路结构示意图；图4为在图I与图3所示的电路中都采用耗尽型薄膜晶体管的漏电流示意图。
具体实施例方式为了将新兴起的Oxide TFT用于静电保护，本发明结合耗尽型TFT的特点，提供了相应的静电保护电路。下面结合附图对本发明的实施例进行说明。如图2所示，本实施例中的电路包括第一电平线21、第二电平线22、信号线23、第一薄膜晶体管24和第二薄膜晶体管25。第一薄膜晶体管24的栅极与第二电平线22连接，漏极与第一电平线21连接，源极与信号线23连接；第二薄膜晶体管25的栅极与第一电平线21连接，漏极与第二电平线22连接，源极与信号线23连接。根据薄膜晶体管的结构特点，其源极和漏极的结构完全相同，因此在连接薄膜晶体管的漏极和源极时，可将源漏极互換。其中，第一薄膜晶体管24和第二薄膜晶体管25都为耗尽型薄膜晶体管。对于N沟道耗尽型薄膜晶体管，当栅源极电压等于0吋，仍导通，直至Vgs小于N沟道耗尽型薄膜晶体管的阈值Vthl时，则N沟道耗尽型薄膜晶体管关断。对于P沟道耗尽型薄膜晶体管，当栅源极电压等于0吋，仍导通，直至Vgs大于P沟道耗尽型薄膜晶体管的阈值Vth2吋，则P沟道耗尽型薄膜晶体管关断。本实施例既可以消除数据线上的静电电荷，也可以消除栅极线上的静电电荷，因此较优地，信号线为数据线或栅极线。当数据线或栅极线正常工作时，第一薄膜晶体管和第二薄膜晶体管都应该关断或者仅有微量的电流通过，不影响数据线或栅极线上的正常信号进入阵列区的像素中。当数据线或栅极线上产生了静电电荷时，根据电荷的极性，第一薄膜晶体管和第ニ薄膜晶体管中有ー个晶体管导通，将静电电荷释放到与导通晶体管连至的电平线上以消除静电电荷。较优地，当确定薄膜晶体管根据当确定第一薄膜晶体管为N沟道耗尽型薄膜晶体管，则第二薄膜晶体管为P沟道耗尽型薄膜晶体管，且第一电平线的电位高于第二电平线。在带有栅极驱动(Gate Driver)电路的面板中，栅极驱动电路本身就提供高电平线和低电平线。则可将此高低电平线直接用于静电释放保护电路中，作为静电释放保护电路中的第一电平线和第二电平线。因此，较优地，所述第一电平线为栅极驱动电路中的高电平线，所述第二电平线为栅极驱动电路中的低电平线。当然，也可另外设置由外部电路提供高低的电平线，这样可使得静电释放保护电路不受其他电路的干扰。
本实施例中提供的电路可在信号线上聚集静电电荷时，根据电荷的极性导通两个薄膜晶体管中的ー个后，将静电电荷导至电平线上以消除静电电荷，防止静电电荷进入阵列中的像素単元。本实施例提供的静电释放保护电路针对耗尽型的薄膜晶体管设计，可使得Oxide TFT运用于静电释放保护电路中，以降低生产成本，避免将耗尽型的薄膜晶体管运用于原为增强型薄膜晶体管设计的静电释放保护电路而造成信号线上的正常信号漏入高低电平线中。下面结合附图对本发明具体实施例进行说明。如图3所示，为本发明具体实施例静电释放保护电路的电路结构示意图。该电路包括两条电位不同的电平线，其中电位高的为高电平线31，电位低的为低电平线32。本实施例中的静电释放保护电路用于消除信号线上的电荷，因此还包括信号线33。信号线33可以为数据线，也可以为栅极线。当栅极驱动电路中已有为栅极线供电的高低电平线，则本实施例中高电平线和低电平线可直接使用栅极电路中的高低电平线。本实施例也可另外设置由外部电路提供高低的电平线，这样可使得静电释放保护电路不受其他电路的干扰。当信号线33正常工作吋，通过其的电平信号的电位(Vdata或Vgate)应在高电平线的电位Vgh和低电平线的电位Vgl之间。即Vgl< (Vdata或Vgate) < Vgh。当信号线上有静电电荷时，则信号线上的电位应该比高电平线的电位Vgh更高，或者比低电平线的电位Vgl更低。本实施例中的还包括两TFT34和35。TFT34为N沟道耗尽型晶体管，TFT35为P沟道耗尽型晶体管。其中TFT34的栅极与低电平线33连接，源极与信号线33连接，漏极与高电平线31连接。TFT35的栅极与高电平线31连接，源极与信号线33连接，漏极与低电平线33连接。当信号线上通过正常的栅极信号或数据信号吋，Vgl < (Vdata或Vgate) < Vgh,TFT34的栅源极电压Vgs = Vgl-(Vdata或Vgate) < 0，则根据N沟道耗尽型TFT的特点，TFT34处于关断状态；而TFT35的栅源极电压Vgs = Vgh-(Vdata或Vgate) > 0，则根据P沟道型TFT的特点，TFT35也处于关断状态。信号线的信号只有极小的反向电流通过TFT34和TFT35流入高电平线31和低电平线32中。这样微量的电流漏出，并不会影响信号线上的信号进入阵列区的像素単元中。当信号线上出现静电电荷时，如果静电电荷为正电荷，则信号线上的电位(Vdata或Vgate)开始上升,对于TFT34来说,Vgs = Vgl-(Vdata或Vgate)始终小于0,因此N沟道耗尽型薄膜晶体管始終不会导通。而TFT35，Vgs不断减小，直至Vgs达到P沟道耗尽型薄膜晶体管的阈值Vth2时，即Vgs = Vgh- (Vdata或Vgate)彡Vth2时，则TFT35导通。TFT35导通后，正电荷通过TFT35释放至低电平线，至此，静电电荷被消除。当信号线上出现静电电荷时，如果静电电荷为负电荷，则信号线上的电位开始上升，对于TFT35来说，Vgs始終大于0，因此P沟道耗尽型薄膜晶体管始終不会导通。而TFT34，Vgs不断増大，直至Vgs达到N沟道耗尽型薄膜晶体管的阈值Vthl吋，SPVgs彡Vthl，则TFT34导通。TFT34导通后，负电荷通过TFT34释放至高电平线，至此，静电电荷被消除。 信号线上的静电荷出现的越多，当电荷泄放时通过TFT的电流则随栅源间电压的平方关系增长。信号线可以为数据线也可以为栅极线，以数据线为例，当数据线上产生静电正电荷时，从数据线流至低电平线的电流ivgh与数据线上的电位减去高电平电位再减去P沟道耗尽型TFT的导通门限所得差值的平方(Vdata-VGh-Vth2)2成正比。对应的，当数据线上产生静电负电荷时，从高电平线流至数据线的电流ivgl与数据线上的电位减去低电平电位再减去N沟道耗尽型TFT的导通门限所得的差值的平方(Vdata-Vgl-Vthl)2成正比。所以，数据线上的静电荷产生的越多，本实施例中的保护电路越能迅速将电荷消除，避免其伤到阵列中的像素单元。采用本实施例的静电释放保护电路，可使得耗尽型的TFT能够运用于静电释放保护电路中。这样Oxide TFT即可运用于静电释放保护电路中。另外，将耗尽型薄膜晶体管应用于图I所示的ESD保护电路，并与图3所示的ESD保护电路对此正常工作时漏电流的 情况进行比较。在进行对比吋，两个电路除晶体管外，其他条件都相同Vgh线上的电位为7V，Vgl线上的电位为-3V，TFT宽长比为20um/4um。不同的是，图I中的两个TFT为两阈值电压为2V的P沟道耗尽型薄膜晶体管，图3中为ー个阈值为-2V的N沟道耗尽型薄膜晶体管和ー个阈值为2V的P沟道耗尽型薄膜晶体管。信号线以数据线为例，数据线上的电压从OV 4V进行扫描时，如图4所示，在数据线上会产生电流II。而图I所示的保护电路在两薄膜晶体管上会产生大于20uA的漏电流12和13，而图3所示的保护电路则只会在两薄膜晶体管上产生小于250nA的漏电流14。因此，图3所示的ESD保护电路适用于低成本的耗尽型薄膜晶体管，降低了 ESD保护电路的生产成本。本实施例中的静电释放保护电路将耗尽型的薄膜晶体管运用于电路中，可在数据线或栅极线正常工作时，有效地限制数据线或栅极线上的信号漏入高低电平线中，而当数据线或栅极线上汇聚大量的静电电荷时，根据静电电荷的极性使得两薄膜晶体管中的ー个导通，将静电电荷泄漏至高电平线或低电平线中，以防止静电电荷进入阵列中的像素単元中。本发明还提供一种显示装置，包括上述图2所示的ESD保护电路，该显示装置中的ESD保护电路用以迅速释放数据线或栅极线上积累的正负电荷，以保证显示装置内部阵列中的像素単元不受静电伤害，且该显示装置中ESD保护电路适用于低成本的耗尽型薄膜晶体管，因此降低了显示装置的生产成本。第一薄膜晶体管和第二薄膜晶体管都为耗尽型的薄膜晶体管。所以，当确定显示装置中的第一薄膜晶体管为N沟道耗尽型薄膜晶体管，则可确定第二薄膜晶体管为P沟道耗尽型薄膜晶体管，且第一电平线的电位高于第二电平线。本实施例中的显示装置中的面板上已带有栅极驱动电路，因此可直接将栅极驱动电路中的高低电平线直接作为本静电释放保护电路的第一电平线和第二电平线。当然也可以单独提供两电平线，可减少对栅极驱动电路的影响。本实施例中提供的静电释放保护电路不仅可为数据线提供静电保护，也可为栅极线提供静电释放保护。显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
权利要求
1.一种静电释放保护电路，其特征在干，该电路包括第一薄膜晶体管和第二薄膜晶体管，其中，第一薄膜晶体管和第二薄膜晶体管为耗尽型薄膜晶体管； 第一薄膜晶体管的栅极与第二电平线连接，漏极与第一电平线连接，源极与信号线连接； 第二薄膜晶体管的栅极与第一电平线连接，漏极与第二电平线连接，源极与信号线连接。
2.根据权利要求I所述的电路，其特征在于，所述第一薄膜晶体管为N沟道耗尽型薄膜晶体管，则 第二薄膜晶体管为P沟道耗尽型薄膜晶体管，且第一电平线的电位高于第二电平线。
3.根据权利要求2所述的电路，其特征在于，所述第一电平线为栅极驱动电路中的高电平线，所述第二电平线为栅极驱动电路中的低电平线。
4.根据权利要求I所述的电路，其特征在于，所述信号线为数据线或栅极线。
5.一种显示装置，其特征在于，该装置包括上述权利要求I中所述的静电释放保护电路。
6.根据权利要求5所述的显示装置，其特征在干，所述静电释放保护电路中的第一薄膜晶体管为N沟道耗尽型薄膜晶体管，则 第二薄膜晶体管为P沟道耗尽型薄膜晶体管，且第一电平线的电位高于第二电平线。
7.根据权利要求6所述的显示装置，其特征在于，所述第一电平线为栅极驱动电路中的高电平线，所述第二电平线为栅极驱动电路中的低电平线。
8.根据权利要求5所述的显示装置，其特征在于，所述信号线为数据线或栅极线。
全文摘要
本发明公开了一种静电释放保护电路及包括该保护电路的显示装置，该电路包括都为耗尽型薄膜晶体管的第一薄膜晶体管和第二薄膜晶体管；第一薄膜晶体管的栅极与第二电平线连接，漏极与第一电平线连接，源极与信号线连接；第二薄膜晶体管的栅极与第一电平线连接，漏极与第二电平线连接，源极与信号线连接。正常工作时，本电路可以有效避免信号线释放大量电流，保证显示装置内部阵列正常工作；在静电产生时，能迅速释放信号线上积累的静电荷，保证显示装置内部阵列免受静电伤害。本发明可以利用低成本的耗尽型薄膜晶体管实现静电释放，降低静电释放保护电路的生产成本，从而降低包括该保护电路的显示装置的生产成本。
文档编号H01L27/02GK102651366SQ20121000897
公开日2012年8月29日 申请日期2012年1月12日 优先权日2012年1月12日
发明者吴仲远, 段立业, 袁广才 申请人:京东方科技集团股份有限公司