浅沟槽隔离制造方法
【专利摘要】本发明公开了一种浅沟槽隔离制造方法，包括：在衬底中形成浅沟槽；执行离子注入，在浅沟槽底部的衬底中形成掺杂区；执行热氧化，在浅沟槽底部形成垫氧化层；在浅沟槽中填充沉积氧化物，形成具有倒梯形截面的浅沟槽隔离。依照本发明的浅沟槽隔离制造方法，通过在浅沟槽底部注入掺杂离子以加速氧化，使得采用氧化物填充浅沟槽过程中在浅沟槽底部增生了氧化物，最终形成了具有倒梯形截面的浅沟槽隔离，从而提高了器件隔离性能。
【专利说明】浅沟槽隔离制造方法【技术领域】
[0001]本发明涉及半导体集成电路制造领域，更具体地，涉及一种能改进隔离性能的倒梯形浅沟槽隔离(STI)制造方法。
【背景技术】
[0002]随着集成电路特别是CMOS制造工艺不断发展，以特征尺寸为代表的器件尺寸持续等比例缩减，同时在单个晶片上集成的器件数目由几千增长到数百万乃至上千万。这种高度集成的微细器件之间的良好绝缘隔离成为目前的重大挑战之一。 [0003]传统的通过热氧化生成的场区氧化隔离由于“鱼嘴”效应，侵占了有源区面积的同时还难以小型化，因此不适用于当前的小尺寸特别是亚22nm技术节点下的工艺。因此目前业界均采用了浅沟槽隔离(STI)技术在小尺寸、高密度的不同器件之间提供良好绝缘隔离。
[0004]传统的STI制造技术往往是先在衬底中刻蚀形成浅沟槽，然后沉积填充例如氧化物的绝缘材料来形成STI。对于小尺寸下具有较大深宽比(AR)的STI而言，如何在填充氧化物过程中避免出现孔洞，成为制约STI隔离效果的重要因素。为了提高填充率，现有的STI剖面形状通常是正梯形，也即STI的上部宽度要大于下部宽度，使得在填充氧化物过程中下部氧化物先于上部氧化物闭合从而防止形成孔洞，由此提高了隔离绝缘效果。
[0005]然而，基于器件隔离效果考虑，例如为了抑制衬底泄漏电流、寄生晶体管等等，STI剖面形状最好是采用倒梯形，也即上部宽度小于下部宽度，以便更好地增进器件隔离效果。
【发明内容】
[0006]有鉴于此，本发明的目的在于提供一种创新性的浅沟槽隔离制造方法，以利用现有的兼容工艺技术简单、高效地制造具有倒梯形截面的浅沟槽隔离，从而提高STI的绝缘隔离效果。
[0007]实现本发明的上述目的，是通过提供一种浅沟槽隔离制造方法，包括:在衬底中形成浅沟槽；执行离子注入，在浅沟槽底部的衬底中形成掺杂区；执行热氧化，在浅沟槽底部形成垫氧化层；在浅沟槽中填充沉积氧化物，形成具有倒梯形截面的浅沟槽隔离。
[0008]其中，形成浅沟槽的步骤进一步包括:在衬底上形成硬掩模层；刻蚀硬掩模层形成硬掩模图形；以硬掩模图形为掩模，刻蚀衬底形成浅沟槽。
[0009]其中，硬掩模层包括氧化硅、氮化硅、氮氧化硅及其组合。其中，硬掩模层厚度为10 ~200nm。
[0010]其中，浅沟槽具有正梯形截面，侧壁与水平线之间的交角在75度至88度之间。
[0011]其中，注入的离子包括B、P、H、Na、Cl及其组合。
[0012]其中，注入的离子为Cl，注入原料为HC1。
[0013]其中，注入能量为20KeV至IOOKeV,注入剂量为1E14至5E15原子/cm2。
[0014]其中，热氧化工艺的温度为900~1200摄氏度。[0015]其中，垫氧化层上部厚度小于下部厚度。
[0016]依照本发明的浅沟槽隔离制造方法，通过在浅沟槽底部注入掺杂离子以加速氧化，使得采用氧化物填充浅沟槽过程中在浅沟槽底部增生了氧化物，最终形成了具有倒梯形截面的浅沟槽隔离，从而提高了器件隔离性能。
【专利附图】
【附图说明】
[0017]以下参照附图来详细说明本发明的技术方案，其中:
[0018]图1至图5为依照本发明的浅沟槽隔离制造方法各步骤的剖面示意图。
【具体实施方式】
[0019]以下参照附图并结合示意性的实施例来详细说明本发明技术方案的特征及其技术效果。需要指出的是，类似的附图标记表示类似的结构，本申请中所用的术语“第一”、“第二”、“上”、“下”、“厚”、“薄”等等可用于修饰各种器件结构和/或制造步骤。这些修饰除非特别说明并非暗示所修饰器件结构和/或制造步骤的空间、次序或层级关系。
[0020]参照图1，在衬底I中形成浅沟槽1A。提供衬底I，其可以是体S1、SO1、体Ge、GeO1、SiGe、GeSb，也可以是II1-V族或者I1-VI族化合物半导体衬底，例如GaAs、GaN、InP、InSb等等。为了与现有的CMOS工艺兼容以应用于大规模数字集成电路制造，衬底I优选地为体Si (诸如单晶硅晶片)。优选地，对衬底I进行低浓度掺杂，形成具有第一导电类型的轻掺杂衬底，例如形成P-硅衬底或者n-硅衬底。在衬底I也即晶片的上表面(第一主表面，与其相对的表面可以是作为下表面的第二主表面)上沉积形成硬掩模层2，例如通过LPCVD、PECVD、HDPCVD、快速热氧化(RTO)等常规沉积方法形成。硬掩模层2可以是单层(例如氧化硅、氮化硅、氮氧化硅的单层)，也可以是多层(例如氧化硅、氮化硅、氮氧化硅的组合)。在本发明的一个实施例中，硬掩模层2包括较薄的第一硬掩模层2A以及较厚的第二硬掩模层2B。其中，第一硬掩模层2A通常是氧化硅，厚度例如I?10nm，通常也称作垫氧化层，在刻蚀硬掩模层时用作蚀刻停止层或者衬底保护层。第二硬掩模层2B材质优选地与第一硬掩模层2A不同，例如是氮化硅、氮氧化硅等与氧化硅具有较大刻蚀选择性的材料，其厚度例如是10?200nm。在硬掩模层2A/2B上旋涂光刻胶(未示出)并曝光、显影形成光刻胶图形，以光刻胶图形为掩模例如采用干法刻蚀硬掩模层2A/2B形成具有暴露衬底I的多个开口的硬掩模层图形。其中，硬掩模层图形2A/2B具有一定的保留厚度，例如剩余厚度在10?200nm之间并优选50?IOOnm之间，以在后续离子注入过程中保护有源区。随后以硬掩模层图形为掩模，刻蚀衬底1，在衬底I中形成多个浅沟槽1A。可以采用等离子体刻蚀、反应离子刻蚀等各向异性的干法刻蚀衬底1，也可以针对例如Si材质的衬底I选用K0H、TMAH等各向异性的湿法刻蚀方法。由于刻蚀工艺限制使得难以形成完全陡直的侧壁，形成的浅沟槽IA通常具有正梯形截面，也即浅沟槽IA上部宽度要大于下部宽度。具体地，浅沟槽IA侧壁与(顶部和/或底部)水平线之间的夹角为锐角，例如在75?88度之间。此时形成的正梯形截面不利于提高器件的隔离绝缘性能，因此需要采用本发明以下工序来改进。
[0021]参照图2以及图3，对浅沟槽IA执行离子注入，在浅沟槽IA底部的衬底I中形成掺杂区1B。注入离子选用能增加后续氧化速率的杂质，例如B、P、H、Na、Cl等等及其组合，相应的离子注入原料例如是BH3、PH3> H2O, NaO, Cl2, HCl等等及其组合。优选地，注入离子是Cl，其可以钝化例如Na离子的可动离子、增加氧化层下面硅中少数载流子的寿命、减少氧化硅中的缺陷以提高氧化层抗击穿能力、降低界面态密度和表面固定电荷密度、减少氧化层下硅中由于氧化导致的堆积层错等等。更优选地，采用HCl作为注入原料，避免Cl2对于管道的腐蚀的同时还能够利用分解产生的H在后续氧化过程中生成H2O以进一步加速热氧化。依照注入离子种类、注入深度需要合理选择注入工艺参数，注入离子的能量例如是20KeV至IOOKeV,注入剂量例如是1E14至5E15原子/cm2。参照图3所示，注入的离子在浅沟槽IA底部的衬底I中形成了掺杂区IB。
[0022]参照图4，执行热氧化，在浅沟槽IA底部的衬底I中形成垫氧化层3。热氧化工艺的温度例如为900~1200摄氏度,优选地为1100~1150摄氏度。可以采用干氧氧化、水汽氧化、湿氧氧化等工艺。可选的原料气包括02、H20、02和H2等等。在热氧化过程中，氧化物生长厚度与时间的关系如以下数学式(I)所示:
【权利要求】
1.一种浅沟槽隔离制造方法，包括: 在衬底中形成浅沟槽； 执行离子注入，在浅沟槽底部的衬底中形成掺杂区； 执行热氧化，在浅沟槽底部形成垫氧化层； 在浅沟槽中填充沉积氧化物，形成具有倒梯形截面的浅沟槽隔离。
2.如权利要求1的制造方法，其中，形成浅沟槽的步骤进一步包括: 在衬底上形成硬掩模层； 刻蚀硬掩模层形成硬掩模图形； 以硬掩模图形为掩模，刻蚀衬底形成浅沟槽。
3.如权利要求2的制造方法，其中，硬掩模层包括氧化硅、氮化硅、氮氧化硅及其组合。
4.如权利要求2的制造方法，其中，硬掩模层厚度为10?200nm。
5.如权利要求1的制造方法，其中，浅沟槽具有正梯形截面，侧壁与水平线之间的交角在75度至88度之间。
6.如权利要求1的制造方法，其中，注入的离子包括B、P、H、Na、Cl及其组合。
7.如权利要求6的制造方法，其中，注入的离子为Cl，注入原料为HC1。
8.如权利要求1的制造方法，其中，注入能量为20KeV至IOOKeV,注入剂量为1E14至5E15 原子 /cm2。
9.如权利要求1的制造方法，其中，热氧化工艺的温度为900?1200摄氏度。
10.如权利要求1的制造方法，其中，垫氧化层上部厚度小于下部厚度。
【文档编号】H01L21/762GK103633008SQ201210297229
【公开日】2014年3月12日 申请日期:2012年8月20日 优先权日:2012年8月20日
【发明者】唐兆云, 闫江, 杨涛, 王桂磊 申请人:中国科学院微电子研究所