专利名称：一种金属-氧化物-金属电容的制造方法
技术领域：
本发明涉及半导体集成电路制造领域，尤其涉及一种金属-氧化物-金属(metal-oxide-meter,简称Μ0Μ)电容的制造方法。
背景技术：
在半导体集成电路中，与晶体管电路制作在同一芯片上的集成电容被广泛地应用。其形式主要有金属_绝缘体-金属(metal-insulator-metal,简称MIM)和MOM电容两种，其中，MIM电容使用上下层金属作为电容极板，电容量主要由电容所占面积决定，因此，在需要大电容的场合中使用MM电容会引起成本大大增加 ；而MOM电容采用指状结构和叠层相结合的方法可以在相对较小的面积上制作容量更大的电容，因此，在设计大容量集成电容时设计者更青睐这类电容。MOM电容是同时利用了同一金属层内介质层电容和上下层金属层间介质层电容，而大大地提高了面积利用率和电容量，其中，同一金属层内介质层产生的电容与层间介质k值、金属层深度和金属极板长度成正比，与金属间距成反比；上下层金属层间介质层产生的电容与层间介质k值、上下层金属极板重叠面积成正比，与层间介质厚度成反比。在一般的后道互连工艺中，金属层深度和介质层厚度不会轻易改变，金属间距会受到设计规则限定，因此，增加电容量的方法只有通过提高层间介质k值和电容面积及金属层次来实现。本领域的技术人员均知道，为达到实现大电容的同时还能提高芯片面积利用率的目的，采用high-k层间介质是唯一的方法；然而，为了降低后道互连工艺中的寄生RC延迟，金属层间介质的k值不宜过高(一般氧化层的k值为3. 9)，并在高阶制程中后道金属层往往采用low-k (k值小于3)介质层来降低金属连线的寄生RC延迟。因此，如果采用一味通过采用high-k介质来提高电容量，其与需采用low-k介质来降低寄生RC延迟,两者是一个矛盾的关系。因此，如何能够在提高电容的面积利用率和电容量的同时，降低或不增加寄生RC延迟，是目前业界急需解决的问题。
发明内容
本发明的主要目的为，针对上述问题，提出了一种具有high-k绝缘介质层的MOM电容的制造方法，该方法只在电容区域形成high-k介质层，而在其他的金属连线区域最后只形成常规或low-k介质层。为达成上述目的，本发明提供一种金属-氧化物-金属电容(MOM)的制造方法，其中，所述MOM电容包括采用指状结构，与后道金属连线区域制作在同一金属层中；所述MOM电容的指状结构，由电容第一电极和第二电极组成，并且，第一电极由多根相互平行的第一指状极板单端相连而形成，第二电极由多根相互平行的第二指状极板单端相连而形成；所述第一电极和第二电极之间具有第一绝缘介质层，所述MOM电容的其他区域以及所述金属连线区域内部具有第二绝缘介质层；所述的方法包括如下步骤步骤SOI :在晶圆基底上，沉积所述第一绝缘介质层；所述晶圆基底包含衬底和制作在所述衬底之上的包含晶体管在内的器件层，所述器件层包含N层的金属层，其中，N为大于等于零的整数；然后，在所述第一绝缘介质层上沉积一层第一硬掩膜介质层，所述第一绝缘介质层以High-K介质作为材料；
步骤S02 :在所述硬掩膜介质层上涂布光刻胶，通过光刻和刻蚀定义第一绝缘介质层介质图形；
步骤S03 :在晶圆表面沉积所述第二绝缘介质层；其中，所述第二绝缘介质层以常规介质或low-k介质作为材料；
步骤S04 :抛光研磨所述第二绝缘介质层和第一硬掩膜介质层，使晶圆表面平坦化；步骤S05 :在晶圆表面涂布第二硬掩膜介质层以及光刻胶，通过光刻和刻蚀形成位于所述第一绝缘介质层和第二绝缘介质层中的凹槽区域；
步骤S06 :在所述凹槽区域中填充金属，形成金属连线和所述MOM 电容的第一指状极板和第二指状极板。 优选地，所述步骤S06中的金属为铜。所述的第一绝缘介质层是通过等离子体增强型化学气相沉积或原子层沉积方法沉积的。优选地，所述的第二绝缘介质层是通过化学气相沉积或者旋涂技术沉积的。优选地,所述的第一绝缘介质层的k值大于等于7,所述第二绝缘介质层low-k介质的k值小于3。优选地，所述的high-k介质的材料是A1203、Si3N4、ZrO2或Ti02。优选地，在所述步骤S04中，抛光研磨所述第二绝缘介质层(5)和第一硬掩膜介质层(4)是通过化学机械研磨工艺实现的。优选地，所述的第一硬掩膜介质层的材料为氮化硅。优选地，所述的第二硬掩膜介质层的材料为氮化硅。从上述技术方案可以看出，本发明的一种金属-氧化物-金属电容(MOM)的制造方法，其只在MOM电容区域形成high-k介质,通过该high-k绝缘介质层可以提高MOM电容量；而在其他金属连线区域最后只形成常规或low-k介质,使得MOM电容的high-k介质不会对金属连线区的RC延迟造成任何影响。因此，本发明制造方法不仅能够提高电容的面积利用率和电容量，而且还可以降低或不增加寄生RC延迟。
图I为本发明实施例中包含后道金属连线区域的MOM电容器件的结构俯视图 图2为本发明MOM电容制造方法的一个较佳实施例的流程示意图
图3 9为图I沿AA’方向剖切用以说明本发明的制作方法具体步骤时所形成的剖面
图
具体实施例方式体现本发明特征与优点的一些典型实施例将在后段的说明中详细叙述。应理解的是本发明能够在不同的示例上具有各种的变化，其皆不脱离本发明的范围，且其中的说明及图示在本质上当作说明之用，而非用以限制本发明。
上述及其它技术特征和有益效果，将结合实施例及附图1-9对本发明的金属-氧化物-金属(metal-oxide-meter,简称Μ0Μ)电容的制造方法进行详细说明。请参阅图1，图I为本发明实施例中包含后道金属连线区域的MOM电容器件的结构俯视图。如图所示，该MOM电容102采用指状结构，与后道金属连线区域101制作在同一金属层中；Μ0Μ电容102的指状结构，电容部分由第一电极13和第二电极14组成,并且,第一电极13由多根相互平行的第一指状极板11单端相连而形成，第二电极14由多根相互平行的第二指状极板12单端相连而形成。第一电极13和第二电极14之间具有第一绝缘介质层3，MOM电容102的其他区域以及所述金属连线区域101内部具有第二绝缘介质层5。需要说明的是，在本发明的实施例中，第一电极13和第二电极14以high-k介质第一绝缘介质层3，该第一绝缘介质层3只存在于第一电极13和第二电极14所在区域内，MOM电容102与金属连线区域101以及金属连线区域101内部以常规介质或low_k介质作·为介质隔离层。值得注意的是，对于本领域的技术人员来说，可以很明了的理解该图仅仅作为示意说明，实际的金属连线区与电容可能与图示的比例不一致。现结合附图2 9,通过一个具体实施例对本发明形成图I中所述的具有high-k绝缘介质层的MOM电容的制造方法进行逐步详细说明。图2为本发明MOM电容制造方法的一个较佳实施例的流程示意图。在本实施例中，MOM电容制造方法包括步骤SOl S06，步骤SOl S06分别通过附图3 9即图I沿AA’方向剖切示意图，以说明本发明图2所述的制作方法具体步骤时所形成的剖面结构。请参阅图2，如图所示，在本发明的该实施例中，MOM电容制造方法包括如下步骤 步骤SOl :请参阅图3，在晶圆基底上，沉积第一绝缘介质层3 ;晶圆基底包含衬底I和
制作在所述衬底I之上的包含晶体管在内的器件层2以及N层的金属层，其中，N为大于等于零的整数，也就是说，如果为零，则衬底I仅包括器件层2，如果为不为零，则衬底I不仅包括器件层2，还包括金属层，即器件层2还可以包含一定层数的金属层。然后，通过等离子体增强型化学气相沉积(Plasma Enhanced Chemical VaporDeposition,简称PECVD)或者原子层沉积(Atomic Layer Deposition,简称ALD)的方法沉积一层第一绝缘介质层3，在第一绝缘介质层3上沉积一层第一硬掩膜介质层4，第一绝缘介质层3以High-K介质作为材料。一般来说，第一绝缘介质层3的k值可以大于等于4，所述第二绝缘介质层常规介质的k值为3. 9,所说第二绝缘介质层low-k介质的k值小于3。在本发明的一些实施例中，该high-k介质的材料可以是Al203、Si3N4、Zr02或Ti02。优选地，Al2O3的k值可以为9、Si3N4的k值可以为7. 8、ZrO2的k值可以为25以及TiO2的k值可以为80。进一步地，第一硬掩膜介质层4的材料可以为氮化硅。步骤S02 :请参阅图4，在第一硬掩膜介质层4上涂布光刻胶，通过光刻工艺定义第一绝缘介质层3介质图形区域；并通过刻蚀工艺分别刻蚀掉多余的氮化硅第一硬掩膜介质层4和第一绝缘介质层3，只在MOM电容102区域留下作为绝缘介质层的第一绝缘介质层3。步骤S03 :请参阅图5,通过化学气相沉积或者旋涂技术沉积在晶圆表面沉积所述第二绝缘介质层5 ;其中，第二绝缘介质层5以常规介质或low-k介质作为材料。在本实施例中，该第二绝缘介质层5 (也可以叫金属层间介质层5)采用PECVD的方法沉积二氧化硅材料，且第二绝缘介质层5全部覆盖在第一绝缘介质层3和第一硬掩膜介质层4之上。步骤S04 :请参阅图6，通过化学机械抛光的方法研磨第一绝缘介质层3和第一硬掩膜介质层4，使其表面平坦化。随后再在晶圆表面沉积第二硬掩膜介质层7，该第二硬掩膜介质层7可以采用与硬掩膜4同样的材料，例如，氮化硅材料。步骤S05 :请参阅图7，在晶圆表面涂布光刻胶8，通过光刻工艺将介质凹槽的图形定义到光刻胶8和第二硬掩膜介质层7上，即以光刻胶8和第二硬掩膜介质层7作为介质凹槽的刻蚀阻挡层进行二氧化硅材料的刻蚀，通过光刻和刻蚀定义第一绝缘介质层3和第二绝缘介质层5中的介质凹槽区域，将介质凹槽图形转移到层间介质5中。
二绝缘介质层5中的介质凹槽全部填充铜金属6，然后通过化学机械抛光工艺进行平坦化，去除表面多余的铜金属和第一硬掩膜介质层4，在这一过程中，还会同时去除很小厚度的第二绝缘介质层5。最后，形成了如图9所示的包含金属连线区域101以及具有high-k第一绝缘介质层3的MOM电容102的结构。其中，金属连线区域101的金属线条6之间以二氧化硅材料的第二绝缘介质层5作为介质隔离层，且金属连线区域101与MOM电容102之间也是以二氧化硅材料的第二绝缘介质层5作为介质隔离层。MOM电容102的指状极板11和12为铜金属，并且相互之间以high-k介质3作为绝缘介质层。请再参阅图1，该MOM电容的多根第一指状极板11相互平行并且一段连接到第一电极13上形成MOM电容的一个极板，多根第二指状极板12相互平行并且一段连接到第二电极14上形成MOM电容的另一个极板。High-k第一绝缘介质层3将第一极板11和第二极板12，第一电极13和第二电极14隔离开。综上所述，通过本发明的方法，可以将具有high-k第一绝缘介质层的MOM电容集成到采用常规或者low-k介质的后道互连工艺中，从而在实现大容量集成电容的时候并不影响金属连线的RC寄生延迟。以上所述的仅为本发明的实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。
权利要求
1.一种金属-氧化物-金属电容(MOM)的制造方法，其中， 所述MOM电容(102)采用指状结构，与后道金属连线区域(101)制作在同一金属层中；所述MOM电容(102)的指状结构，由第一电极(13)和第二电极(14)组成，并且，第一电极(13)由多根相互平行的第一指状极板(11)单端相连而形成，第二电极(14)由多根相互平行的第二指状极板(12)单端相连而形成； 所述第一电极(13)和第二电极(14)之间具有第一绝缘介质层(3),所述MOM电容(102)的其他区域以及所述金属连线区域(101)内部具有第二绝缘介质层(5)； 其特征在于，所述的方法包括如下步骤 步骤SOl :在晶圆基底上，沉积所述第一绝缘介质层(3);所述晶圆基底包含衬底(I)和制作在所述衬底(I)之上的包含晶体管在内的器件层(2)，及N层的金属层，其中，N为大于等于零的整数；然后，在所述第一绝缘介质层(3)上沉积一层第一硬掩膜介质层(4)，所述 第一绝缘介质层(3)以High-K介质作为材料； 步骤S02 :在所述硬掩膜介质层上涂布光刻胶，通过光刻和刻蚀定义第一绝缘介质层(3)介质图形； 步骤S03 :在晶圆表面沉积所述第二绝缘介质层(5);其中，所述第二绝缘介质层(5)以常规介质或low-k介质作为材料； 步骤S04:研磨所述第二绝缘介质层(5)和第一硬掩膜介质层(4)，使晶圆表面平坦化； 步骤S05 :在晶圆表面涂布第二硬掩膜介质层(7)以及光刻胶，通过光刻和刻蚀形成位于所述第一绝缘介质层(3)和第二绝缘介质层(5)中的凹槽区域； 步骤S06 :在所述凹槽区域中填充金属，形成金属连线和所述MOM电容(102)的第一指状极板(11)和第二指状极板(12)。
2.根据权利要求I所述的制造方法，其特征在于，所述第一绝缘介质层(3)是通过等离子体增强型化学气相沉积或原子层沉积方法形成的。
3.根据权利要求I所述的制造方法，其特征在于，所述第二绝缘介质层(5)是通过化学气相沉积或者旋涂技术形成的。
4.根据权利要求I所述的制造方法，其特征在于，所述第一绝缘介质层(3)的k值大于等于7，所述第二绝缘介质层low-k介质的k值小于3。
5.根据权利要求4所述的制造方法,其特征在于,所述high-k介质的材料是A1203、Si3N4、Zr02*Ti02。
6.根据权利要求5所述的制造方法，其特征在于，在所述步骤S04中，研磨所述第二绝缘介质层(5)和第一硬掩膜介质层(4)是通过化学机械抛光工艺实现的。
7.根据权利要求I所述的制造方法，其特征在于，所述第一硬掩膜介质层(4)的材料为氮化硅。
8.根据权利要求I所述的制造方法，其特征在于，所述第二硬掩膜介质层(7)的材料为氮化硅。
9.根据权利要求I所述的制造方法，其特征在于，所述步骤S06中的金属为铜。
全文摘要
本发明提供一种MOM电容的制造方法，其包括在晶圆基底上，沉积以High-K介质作为材料的第一绝缘介质层；通过光刻和刻蚀定义第一绝缘介质层介质图形；在晶圆表面沉积以常规介质或low-k介质作为材料的第二绝缘介质层；使用化学机械抛光研磨第二绝缘介质层和第一硬掩膜介质层；通过光刻和刻蚀定义第一绝缘介质层和第二绝缘介质层中的凹槽区域；在所述凹槽区域中填充金属，形成金属连线和MOM电容的第一指状极板和第二指状极板。因此，通过本发明的方法，可以将具有high-k第一绝缘介质层的MOM电容集成到采用常规或者low-k介质的后道互连工艺中，从而在实现大容量集成电容的时候并不影响金属连线的RC寄生延迟。
文档编号H01L21/02GK102903612SQ20121035080
公开日2013年1月30日 申请日期2012年9月19日 优先权日2012年9月19日
发明者全冯溪, 周伟, 蒋宾 申请人:上海集成电路研发中心有限公司