半导体装置以及半导体装置的制造方法
【专利摘要】本发明的半导体装置具备施主层(3)，施主层(3)通过对利用质子照射形成的结晶缺陷进行热处理而形成在n-型半导体基板(1)的n型漂移层(2)。施主层(3)具有由杂质浓度为极大的部位、以及从该杂质浓度为所述极大的部位朝向n型漂移层(2)的两主面侧下降到与n型漂移层(2)相同的杂质浓度为止的浓度梯度部位构成的杂质浓度分布。n型漂移层(2)内形成的结晶缺陷主要是由空孔、氧以及氢引起的复合结晶缺陷。通过将上述施主层(3)设置在n型漂移层(2)，从而即使在为了提高施主层(3)的杂质浓度而提高利用质子照射形成的结晶缺陷密度的情况下，扔能抑制导通电压的上升以及漏电流的增加。
【专利说明】半导体装置以及半导体装置的制造方法
【技术领域】
[0001]本发明涉及一种半导体装置以及半导体装置的制造方法。
【背景技术】
[0002]作为功率半导体装置已知有例如具有600VU200V耐压的二极管、绝缘栅双极型晶体管(IGBT)等。这些功率半导体装置大多用于整流器或逆变器等功率转换装置，并寻求低损耗、省电且高速、高效率的特性。作为实现上述特性的功率半导体装置，近年来提出并使用一种在漂移层具备电场终止(FS =Field Stop)层结构的半导体装置。
[0003]该FS层结构中，具有比漂移层的杂质浓度缓和得多的杂质梯度，以使得截止时耗尽层不到达二极管的阴极侧(IGBT的情况为集电极一侧)，并且该FS层结构在漂移层的阴极侧(IGBT的情况为集电极一侧)具备与漂移层相同导电型的区域。通过具备上述FS层结构，能防止在施加截止电压时发生击穿，并且与不具备FS层结构的半导体装置相比，即使将漂移层的厚度设定得较薄也能得到同等的耐压。其结果是，能降低导通电压。另外，由于将漂移层的厚度设定得较薄，因此漂移层内的过剩载流子变少，还能降低二极管的反向恢复损耗(在IGBT的情况为降低截止损失)。
[0004]以往以来，在制造(生产)具备FS层结构的半导体装置时，使用以下的方法用作为在晶片制程中防止晶片破裂的方法。在晶片厚度较厚的状态下投入晶片制程，首先，在晶片的表面侧形成作为器件所必需的半导体功能区域(包含铝(Al)电极膜)。接下来，对晶片背面进行研磨，并使晶片厚度变薄为几乎完成时的晶片厚度。此后，从经过研磨的晶片的背面侧将磷(P)或硒(Se)等η型杂志进行离子注入，从而形成FS层。
[0005]然而，在该方法中，无法在晶片表面的Al电极膜的劣化温度以上的较高的热处理温度下进行对晶片背面进行离子注入后进行的使FS层活性化的热处理。因此，在用于使FS层活性化的热处理中需要晶片表面的Al电极膜的劣化温度以上的较高的热处理温度的情况下，需要在FS层形成后、即在晶片背面研磨后的晶片厚度较薄(以下称作薄晶片)的状态下，形成晶片的表面侧的Al电极膜。其结果是，由于薄晶片状态下的工序数增加，因此会产生晶片破裂增多，使得良品率降低的风险变高的问题。
[0006]对于上述问题，为了不使背面研磨后的薄晶片状态下处理的工序数增加，新开发有一种具备η缓冲层(相当于FS层)的FS层结构的形成方法，该η缓冲层通过使利用质子照射形成在漂移层的结晶缺陷施主化来形成。通过该方法，能够在低于Al电极膜的劣化温度的温度下进行FS层的活性化处理。此外，出于二极管或IGBT的损耗降低或振荡抑制的目的，也提出了一种在漂移层的内部设置宽带缓冲buffer)层结构的二极管或IGBT (例如参照下述专利文献I)。
[0007]对于现有的二极管的结构进行说明。图7是表示现有的一般的pin(p-1ntrinsic-n:p-本征-η) 二极管的结构的示意剖视图。图10是表示现有的具备BB层结构的Pin 二极管的结构的示意剖视图。图8是表示图7、图10的剖面线X-X’上的杂质浓度分布的特性图。BB层结构是指以下结构，S卩、在由硅半导体基板(n_型半导体基板)1构成的η型漂移层2，设置BB层7(施主层)的结构，BB层7上，杂质浓度分布在相同区域的中央附近的深度上具有极大值，且该BB层7具有在阳极区域4 一侧以及阴极区域5 —侧的两方向上缓慢减小的浓度梯度。图7与图10中相同标号表示具有相同功能的部位。此夕卜，在图7、10以及其他与图7、图10相同的剖视图中，A表示阳极端子，K表示阴极端子。
[0008]作为形成上述BB层结构的方法，已知有利用质子照射的BB层7的形成方法。该方法进行如下动作，照射以利用悬浮区(float zone)法形成的半导体基板I的η型漂移层2的中央附近的深度为射程的质子(H+)，并且通过热处理使通过质子照射形成的结晶缺陷施主化，形成BB层7。另外，在质子照射时，通过预先在η型漂移层含有氧气(O2)，从而使通过质子照射形成的结晶缺陷施主化时，提高BB层的杂质浓度以及电子移动度(例如参照下述专利文献2)。
[0009]另外，还提出了通过对因氢等的离子注入而生成的结晶缺陷进行终端处理，从而减少漏电流，或者利用深能级瞬态谱(DLTS:Deep Level Transient Spectroscopy)法测定到的陷阱密度的峰值强度(以下称作DLTS信号峰值强度)在通过氢终端处理而生成的陷阱能级的结晶缺陷处较大即可(例如参照下述专利文献3)。另外，还提出如下方法，通过质子照射对利用CZ (直拉)法形成的晶片导入空孔，通过实施热处理来将氧气扩散至外部，形成低氧析出层(例如参照下述专利文献4)。
现有技术文献 专利文献
[0010]专利文献1:日本专利特开2003-318412号公报 专利文献2:日本专利特开2007-055352号公报
专利文献3:日本专利特开2011-049300号公报 专利文献4:日本专利特表2009-524227号公报
【发明内容】
发明所要解决的技术问题
[0011]然而，在将上述通过质子照射来形成的施主层作为FS层或BB层的方法中，由于使通过质子照射而形成的结晶缺陷施主化并形成施主层，因此施主层的杂质浓度越高结晶缺陷就越多，从而产生无法避免导通电压的上升以及漏电流的增加的问题。
[0012]另外，在上述专利文献2中记载了质子照射后的热处理温度的优选范围。然而，结晶缺陷有好几种，根据通过质子照射而形成的FS层或BB层的形成条件的不同而形成何种缺陷并没有被阐明。另外，也没有阐明通过质子照射形成的哪种缺陷形成施主层，或者对导通电压、漏电流的影响也没有说明。
[0013]本发明为了解决上述现有技术的问题，其目的在于提供一种能抑制导通电压的上升的半导体装置以及半导体装置的制造方法。另外，本发明为了解决上述现有技术的问题，其目的还在于，提供一种而能抑制漏电流的增加的半导体装置以及半导体装置的制造方法。
解决技术问题所采用的技术方案
[0014]为了解决上述问题，达成本发明的目的，本发明所涉及的半导体装置具有如下特征。包括施主层，该施主层将通过质子照射形成在第I导电型漂移层内部的结晶缺陷施主化而成。所述施主层具有由第I部位及第2部位构成的杂质浓度分布，该第I部位的杂质浓度极大，该第2部位具有以规定的比例从所述第I部位朝向所述第I导电型漂移层的两主面侧下降到与所述第I导电型漂移层相同的杂质浓度为止的浓度梯度。所述结晶缺陷主要是因空孔、氧原子以及氢原子引起的复合结晶缺陷。
[0015]另外，本发明所涉及的半导体装置，在上述发明中，所述结晶缺陷包含:因空孔、氧原子以及氢原子引起的第I复合缺陷、由复合空孔、空孔以及磷原子引起的第2复合缺陷、以及由空孔和氧原子引起的第3复合缺陷。
[0016]另外，本发明所涉及的半导体装置的特征在于，在上述发明中，所述第I复合缺陷的陷阱能级密度高于所述第2复合缺陷的陷阱能级密度。
[0017]另外，本发明所涉及的半导体装置的特征在于，在上述发明中，所述第I复合缺陷的通过深能级瞬态谱测定到的信号强度高于所述第2复合缺陷的通过深能级瞬态谱测定到的信号强度。
[0018]另外，本发明所涉及的半导体装置的特征在于，在上述发明中，所述第I复合缺陷的陷阱能级密度比所述第2复合缺陷的陷阱能级密度的2倍还要高。
[0019]另外，本发明所涉及的半导体装置的特征在于，在上述发明中，所述第I复合缺陷的通过深能级瞬态谱测定到的信号强度比所述第2复合缺陷的通过深能级瞬态谱测定到的信号强度的2倍还要高。
[0020]另外，本发明所涉及的半导体装置的特征在于，在上述发明中，所述第3复合缺陷的陷阱能级密度高于所述第2复合缺陷的陷阱能级密度，且低于所述第I复合缺陷的陷阱能级密度。
[0021]另外，本发明所涉及的半导体装置的特征在于，在上述发明中，所述第3复合缺陷的通过深能级瞬态谱测定到的信号强度高于所述第2复合缺陷的通过深能级瞬态谱测定到的信号强度，且低于所述第I复合缺陷的通过DLTS法测定到的信号强度。
[0022]另外，本发明所涉及的半导体装置的特征在于，在上述发明中，若将所述第I复合缺陷、所述第3复合缺陷以及所述第2复合缺陷的通过能级瞬态谱测定到的信号强度分别设作VOH、VO以及VV+VP，并可以改变所述第3复合缺陷的比率，则VOH:V0:VV+VP为2:1:1以上、2:2:1以下。
[0023]另外，本发明所涉及的半导体装置的特征在于，在上述发明中，所述半导体装置是具备第I导电型半导体区域以及第2导电型半导体区域的pin 二极管，该第I导电型半导体区域以及第2导电型半导体区域夹着所述第I导电型漂移层并相对面，且电阻低于所述第I导电型漂移层。
[0024]另外，本发明所涉及的半导体装置的特征在于，在上述发明中，所述半导体装置是绝缘栅双极型晶体管，该绝缘栅双极型晶体管在所述第I导电型漂移层的一个主面侧具备由金属-氧化膜-半导体构成的绝缘栅结构。
[0025]另外，本发明所涉及的半导体装置的特征在于，在上述发明中，还包括--第2导电型半导体区域，该第2导电型半导体区域设于所述第I导电型漂移层的一个主面侧；以及多个所述施主层，该多个所述施主层在所述第I导电型漂移层的深度方向上以不同深度设置。另外，若表示截止时的从所述第I导电型漂移层与所述第2导电型半导体区域的pn结扩散的耗尽层的端部的、表示离开所述pn结的距离的距离指标由下述(I)示表示，且将所述第I导电型漂移层的厚度设为W0 ，则多个所述施主层中的、所述耗尽层最先到达的所述施主层的、与所述第I导电型漂移层的另一主面之间的距离X满足W0-1.5L< W0-0.8L。[0026](数学式I)
【权利要求】
1.一种半导体装置，其特征在于， 包括施主层，该施主层将通过质子照射形成在第I导电型漂移层内部的结晶缺陷施主化而成， 所述施主层具有由第I部位及第2部位构成的杂质浓度分布，该第I部位的杂质浓度极大，该第2部位具有以规定的比例从所述第I部位朝向所述第I导电型漂移层的两主面侧下降到与所述第I导电型漂移层相同的杂质浓度为止的浓度梯度， 所述结晶缺陷主要是因空孔、氧原子以及氢原子引起的复合结晶缺陷。
2.如权利要求1所述的半导体装置，其特征在于， 所述结晶缺陷包含:因空孔、氧原子以及氢原子引起的第I复合缺陷、由复合空孔、空孔以及磷原子引起的第2复合缺陷、以及由空孔和氧原子引起的第3复合缺陷。
3.如权利要求2所述的半导体装置，其特征在于， 所述第I复合缺陷的陷阱能级密度高于所述第2复合缺陷的陷阱能级密度。
4.如权利要求2所述的半导体装置，其特征在于， 所述第I复合缺陷的通过深能级瞬态谱测定到的信号强度高于所述第2复合缺陷的通过深能级瞬态谱测定到的信号强度。
5.如权利要求2所述的半导体装置，其特征在于， 所述第I复合缺陷的陷阱能级密度比所述第2复合缺陷的陷阱能级密度的2倍还要闻。`
6.如权利要求2所述的半导体装置，其特征在于， 所述第I复合缺陷的通过深能级瞬态谱测定到的信号强度比所述第2复合缺陷的通过深能级瞬态谱测定到的信号强度的2倍还要高。
7.如权利要求2所述的半导体装置，其特征在于， 所述第3复合缺陷的陷阱能级密度高于所述第2复合缺陷的陷阱能级密度，且低于所述第I复合缺陷的陷阱能级密度。
8.如权利要求2所述的半导体装置，其特征在于， 所述第3复合缺陷的通过深能级瞬态谱测定到的信号强度高于所述第2复合缺陷的通过深能级瞬态谱测定到的信号强度，且低于所述第I复合缺陷的通过DLTS法测定到的信号强度。
9.如权利要求2所述的半导体装置，其特征在于， 若将所述第I复合缺陷、所述第3复合缺陷以及所述第2复合缺陷的通过能级瞬态谱测定到的信号强度分别设作VOH、VO以及VV+VP，并可以改变所述第3复合缺陷的比率，则VOH:V0:VV+VP 为 2:1:1 以上、2:2:1 以下。
10.如权利要求1至9的任一项所述的半导体装置，其特征在于， 所述半导体装置是具备第I导电型半导体区域以及第2导电型半导体区域的pin 二极管，该第I导电型半导体区域以及第2导电型半导体区域夹着所述第I导电型漂移层并相对面，且电阻低于所述第I导电型漂移层。
11.如权利要求1至9的任一项所述的半导体装置，其特征在于， 所述半导体装置是绝缘栅双极型晶体管，该绝缘栅双极型晶体管在所述第I导电型漂移层的一个主面侧具备由金属-氧化膜-半导体构成的绝缘栅结构。
12.如权利要求1至9的任一项所述的半导体装置，其特征在于，还包括: 第2导电型半导体区域，该第2导电型半导体区域设于所述第I导电型漂移层的一个主面侧；以及 多个所述施主层，该多个所述施主层在所述第I导电型漂移层的深度方向上以不同深度设置， 若表示截止时的从所述第I导电型漂移层与所述第2导电型半导体区域的pn结扩散的耗尽层的端部到所述pn结的距离的距离指标由下述(I)式表示，且将所述第I导电型漂移层的厚度设为WO， 则多个所述施主层中的、所述耗尽层最先到达的所述施主层的、与所述第I导电型漂移层的另一主面之间的距离X满足W0-1.5L≤X≤W0-0.8L。 (数学式I)
13.如权利要求12所述的半导体装置，其特征在于， 所述距离 X 满足 W0-1.4L ^ X ^ W0-0.9L。
14.如权利要求13所述的半导体装置，其特征在于， 所述距离X满足W0-1.3L≤X≤W0-1.0L。
15.一种半导体装置的制造方法，该半导体装置包括施主层，该施主层将通过质子照射形成在第I导电型漂移层内部的结晶缺陷施主化而成，所述施主层具有由第I部位及第2部位构成的杂质浓度分布，该第I部位的杂质浓度极大，该第2部位具有以规定的比例从所述第I部位朝向所述第I导电型漂移层的两主面侧下降到与所述第I导电型漂移层相同的杂质浓度为止的浓度梯度，其特征在于，所述半导体装置的制造方法包含如下步骤: 在成为所述第I导电型漂移层的第I导电型半导体基板上进行以所述第I导电型半导体基板的中央附近的深度为射程的质子照射，在所述第I导电型半导体基板的内部形成结晶缺陷的步骤；以及 在300°C以上450°C以下的温度下、进行I分钟以上300分钟以下的热处理，从而使所述结晶缺陷施主化的步骤。
16.一种半导体装置的制造方法，该半导体装置包括施主层，该施主层将通过质子照射形成在第I导电型漂移层内部的结晶缺陷施主化而成，所述施主层具有由第I部位及第2部位构成的杂质浓度分布，该第I部位的杂质浓度极大，该第2部位具有以规定的比例从所述第I部位朝向所述第I导电型漂移层的两表面侧下降到与所述第I导电型漂移层相同的杂质浓度为止的浓度梯度，其特征在于，所述半导体装置的制造方法包含如下步骤: 在成为所述第I导电型漂移层的第I导电型半导体基板上进行以相比所述第I导电型半导体基板的中央附近更向背面侧的部分的深度为射程的质子照射，在所述第I导电型半导体基板的内部形成结晶缺陷的步骤；以及 在300°C以上450°C以下的温度下、进行I分钟以上300分钟以下的热处理，从而使所述结晶缺陷施主化的步骤。
17.如权利要求15所述的半导体装置的制造方法，其特征在于， 所述热处理的温度为350°C以上400°C以下。
18.如权利要求15所述的半导体装置的制造方法，其特征在于， 所述质子照射的质子的剂量为7.0X 10natoms/cm2以上、5.0X 1013atoms/cm2以下。 所述热处理的温度为350°C ±10°C。
19.如权利要求18所述的半导体装置的制造方法，其特征在于， 所述质子照射的质子的剂量为7.0X 10natoms/cm2以上、2.5X 1013atoms/cm2以下。
20.如权利要求19所述的半导体装置的制造方法，其特征在于， 所述质子照射的质子的剂量为I X 1012atoms/cm2以上、1.0 X 1013atoms/cm2以下。
21.如权利要求15所述的半导体装置的制造方法，其特征在于， 所述质子照射的质子的剂量为5.0X 10natoms/cm2以上、5.0X 1014atoms/cm2以下， 所述热处理的温度为380°C以上450°C以下。
22.如权利要求21所述的半导体装置的制造方法，其特征在于， 所述 质子照射的质子的剂量为7X 10natoms/cm2以上、3.0X 1014atoms/cm2以下。
23.如 权利要求22所述的半导体装置的制造方法，其特征在于， 所述质子照射的质子的剂量为1.0X 1012atoms/cm2以上、3.0X 1014atoms/cm2以下。
24.如权利要求23所述的半导体装置的制造方法，其特征在于， 所述质子照射的质子的剂量为3.0X 1012atoms/cm2以上、3.0X 1014atoms/cm2以下。
25.如权利要求24所述的半导体装置的制造方法，其特征在于， 所述质子照射的质子的剂量为1.0X 1013atoms/cm2以上、1.0X 1014atoms/cm2以下。
26.如权利要求21所述的半导体装置的制造方法，其特征在于， 所述热处理的温度为390°C以上420°C以下。
27.如权利要求15至26的任一项所述的半导体装置的制造方法，其特征在于， 表示截止时的从所述第I导电型漂移层与设置在所述第I导电型漂移层的一个主面上的第2导电型半导体区域之间的pn结扩散的耗尽层的端部到所述pn结的距离的距离指标L由下述(2)式表示， 基于所述距离指标L来决定所述质子照射的质子的加速能量。 (数学式2)
【文档编号】H01L21/329GK103890920SQ201280050659
【公开日】2014年6月25日 申请日期:2012年11月15日 优先权日:2011年11月15日
【发明者】水岛智教, 小林勇介 申请人:富士电机株式会社