半导体衬底以及形成方法

半导体衬底以及形成方法
【专利摘要】一种形成半导体衬底的方法，其包括在生长过程中在生长衬底上形成13-15族材料的基层，在生长过程中形成覆盖在基层上的具有遮罩区域和缺口区域的掩模，以及在生长过程中有选择地移除在掩模下面的基层的一部分。
【专利说明】半导体衬底以及形成方法
【技术领域】
[0001]本文涉及形成半导体衬底的方法，尤其是，使用掩模形成半导体衬底的方法。
【背景技术】
[0002]半导体基化合物，包括13-15族材料(例如氮化镓(GaN))、三元化合物(例如铟镓氮(InGaN)和镓铝氮(GaAlN))以及甚至四元化合物(AlGaInN)，是直接带隙半导体。这些材料被认为具有短波长发射的极大潜能，因此适用于制造发光二极管(LED)、激光管(LD)、UV探测器以及高温电子器件。
[0003]然而，加工此类材料所带来的困难(特别是此种材料的高质量单晶形态的形成)阻碍了此类半导体材料的发展，而该种材料正是制造短波长发射电子设备所必须的。GaN不是自然界出现的化合物，因此不能像硅、砷化镓或蓝宝石那样从晶锭融化并拉出，因为在常压下其理论融化温度超过其分解温度。作为替代手段，工业界转而通过外延生长工艺形成体GaN(bulk GaN)晶体。然而，外延法也存在问题，包括形成适用的低缺陷密度的体GaN材料。
[0004]扩展缺陷(穿透位错(threadingdislocations)、堆垛层错(stacking faults)和反向边界(antiphase boundaries))的存在导致器件的性能明显恶化并且导致器件使用寿命的下降。更具体的说，位错表现为非辐射中心，从而降低从这些材料制备的发光二极管和激光管的发光效率。这些位错还增加了暗电流。尽管穿透位错尚未阻止高亮度发光二极管的发展，这些位错导致了 p-n结器件(例如高电子迁移率晶体管、场效应晶体管和其他电子器件)中过量的反向偏置漏电流。另外，位错可以充当载流子的强散射中心，从而减低电子和空穴的迁移率，这限制了多种半导体器件的性能。

【发明内容】

[0005]一种形成半导体衬底的方法，其包括在生长过程中在生长衬底上形成13-15族材料的基层，在生长过程中形成覆盖在基层上的包括遮罩区域和缺口区域的掩模，以及在生长过程中有选择地移除一部分在掩模下面的基层。
[0006]根据另一方面，一种形成半导体衬底的方法包括a)在生长衬底上形成13-15族材料的基层，b)形成覆盖基层的包括氮化物材料的掩模，和c)在形成掩模后刻蚀并有选择地移除部分基层和掩模。步骤a)、b)和c)可以于生长室内在一次工序期间在原位进行。
[0007]另一方面，一种形成半导体衬底的方法可以包括在生长过程中在生长衬底上形成包括GaN的基层，该生长衬底具有蓝宝石基衬底以及覆盖生长衬底并且淀积于基衬底和基层之间的缓冲层。该方法还包括形成覆盖基层的包括遮罩区域和在遮罩区域中间的缺口区域的掩模，以及有选择地移除在掩模下面的基层的一部分。
【专利附图】

【附图说明】
[0008]通过参考附图，本公开可以被更好地理解，其大量的特征和益处也会对本领域技术人员来说变得明显。
[0009]图1包括流程图，其提供了根据实施方式的形成用于电子器件的半导体衬底材料的方法。
[0010]图2A-2D包括根据实施方式的半导体衬底形成工艺的示意图。
[0011]不同附图中使用的相同的附图标记标识相似或完全一致的项目。
【具体实施方式】
[0012]下文大体上涉及衬底材料，特别是，包括半导体材料的衬底，该衬底材料可以包括多个半导体层(即半导体衬底)，并且涉及形成该种制品的方法。半导体衬底可以包括13-15族材料，其包括例如氮化镓(GaN)。应当认识到，所述13-15族材料包括的化合物包括至少一种元素周期表的13族元素以及至少一种元素周期表的15族元素，所述元素周期表基于2011年I月21日版IUPAC元素周期表。
[0013]图1包括根据实施方式形成半导体衬底的方法的流程图。如图所示，工艺起始于步骤101，该步骤提供生长衬底。生长衬底可以是适于在其上支撑多个层的结构。生长衬底还可以提供适于在其上进行半导体层的异质外延生长的结构和表面。根据一种实施方式，生长衬底可以是复合制品，其包括多于一种的材料类型或结构。例如，生长衬底可以包括基衬底以及覆盖在基衬底上的缓冲层。
[0014]根据一种实施方式，基衬底可以包括无机材料。某些适用的无机材料可以包括氧化物、碳化物、氮化物、硼化物、碳氧化物、硼氧化物、氮氧化物以及它们的组合。某些实施例中，基衬底可以包括铝，尤其是，可以包括单晶铝(即蓝宝石)。一种实施方式利用了主要由蓝宝石组成的衬底。
[0015]生长衬底的缓冲层可以覆盖基衬底。参考图2A，其根据实施方式图示了半导体衬底200。可见，半导体衬底200可以包括生长衬底201，该生长衬底201包括基衬底202和覆盖在基衬底202上的缓冲层203。特别的，缓冲层203可以覆盖基衬底202的上主表面，尤其是，缓冲层203可以直接接触基衬底202的上主表面。
[0016]根据一种实施方式，生长衬底201可以从制造商处得到，或者，可以在进行其他工艺前形成。例如，缓冲层203可以用淀积工艺形成于基衬底202的上表面。例如，缓冲层203可以在反应室内淀积于基衬底202的上主表面。根据一种工艺，基衬底202可以装载进反应室，而在反应室内提供了适用的环境之后，缓冲层203可以淀积于基衬底202上。根据一种实施方式，适用的淀积工艺可以包括化学气相淀积。一种特定的实施例中，淀积工艺可以包括金属有机物化学气相淀积(MOCVD)。
[0017]某些实施例中，缓冲层203可以由多个膜形成。例如，如图2A所示，缓冲层203可以包括膜204和膜206。根据实施方式，膜204或206中至少一个可以包括晶体材料。更具体的实施例中，可以直接接触衬底201的表面的膜204可以包括硅，并可以主要由硅组成。膜204可以促进衬底201和如上所述的覆盖于膜204上半导体层的分离。
[0018]如图2A所示，膜206可以覆盖膜204，尤其是，可以直接接触膜204。膜206可以具有适于其上的外延形成的晶体特征。特别地，一种实施方式中，膜204可以包括半导体材料。适用的半导体材料可以包括13-15族材料。一种具体实施例中，膜206可以包括氮化物材料。另一例子中，膜206可以包括镓、铝、铟以及它们的组合。一种【具体实施方式】中，膜206可以包括氮化铝，尤其是，可以主要由氮化铝组成。
[0019]相应地，一种示意性的结构中，缓冲层203可以这样形成，使得膜204包括硅并且直接接触衬底201的主表面。另外，膜206可以直接接触膜204的表面而且包括氮化铝。
[0020]在步骤101中提供了衬底之后，工艺继续到步骤103，该步骤形成覆盖生长衬底的基层。参考图2A，半导体衬底200可以包括覆盖生长衬底201的基层205，该生长衬底201包括基衬底202和缓冲层203。特别地，基层205可以这样形成:其覆盖缓冲层203的表面，尤其是，基层205可以直接接触缓冲层203的膜206。
[0021]根据实施方式，适当地形成缓冲层203后，衬底201和缓冲层203就可以置于反应室内以进行连续生长工艺。连续生长工艺可以包括不必将工件(例如半导体衬底)移出室的、在单一的室内进行的工艺。连续生长工艺也可以包括诸如外延生长工艺的生长工艺，其可以形成一系列半导体层而不必将工件从生长温度显著地冷却，使得所有的层彼此可以在原位形成。连续生长工艺还可以包括所有半导体层用同样的工艺(例如氢化物气相外延)、用同样的温度、在大体上相同的生长温度下形成的生长工艺。
[0022]根据实施方式，连续生长工艺可以利用外延生长工艺。尤其是，连续生长工艺可以包括氢化物气相外延(HVPE)。相应地，基层205可以通过外延生长工艺形成，例如通过氢化物气相外延(HVPE)工艺形成。此种工艺对于形成低缺陷密度而且厚的基层205尤其有用，特别是对于具有大于大约10-20微米的平均厚度的基层205尤其有用。
[0023]另外，基层205可以使用诸如化学气相淀积的淀积工艺形成。一种特定的实施方式中，基层205可以通过金属有机物化学气相淀积(MOCVD)形成。特定的实施例中，MOCVD可以用于形成特别薄的基层205，包括例如，具有小于大约10微米的，尤其是小于大约3微米的平均厚度的基层。
[0024]一个特定实施例中，基层205可以由13-15族材料组成。某些适用的13_15族材料可以包括氮化物材料。另外，基层205可以包括镓。特定实施例中，基层205可以包括氮化镓(GaN)，尤其是可以主要由氮化镓组成。
[0025]形成基层205的特定方法可以被采用。例如，利用HVPE工艺时，基层材料的形成可以在多种生长模式下进行。例如，一种实施方式中，作为外延层形成的基层首先在3维(3D)生长模式下生长。3D生长模式可以包括基层205的材料沿多个结晶方向的同时生长。此种实施例中，基层205在3D生长工艺下的形成可以包括在缓冲层203上岛状特征的自发形成。自发形成的岛状特征可以随机分布在缓冲层203上，其定义了多种具有小面的平台和平台之间的凹谷。
[0026]作为另一种选择，或者说此外，基层205的形成可以包括2维(2D)生长模式下的外延生长。2D生长模式的特征在于，在一个结晶方向上材料的优先生长以及沿其他结晶方向的晶体材料的受限生长。例如，一种实施方式中，包括GaN的基层205在2D生长模式下的形成包括GaN在C-平面(0001)上的优先生长，使得基层材料的竖直生长相对于横向生长来说被稳定。
[0027]基层的形成可以引入3D和2D生长模式的组合。例如，基层205可以首先在3D生长模式下形成，其中岛状特征作为材料非连续层自发形成于缓冲层203上。3D生长模式之后，生长参数被修改以转换至2D生长模式,其中竖直生长相对于横向生长加速。从3D生长模式转换到2D生长模式之后，自发形成的岛可以合并成厚度均匀的连续层。组合3D和2D生长模式可以促进基层的形成，其中该基层具有需要的特性(例如特定的位错密度)。
[0028]某些生长参数包括生长温度、生长速度、气相反应物和非反应物材料的压强、反应物与非反应物材料在反应气氛中的比例、生长室压强以及它们的组合。这里所述的反应物材料包括例如含氮材料(例如氨)。其他反应物材料可以包括卤化物相组分，包括例如，金属卤化物组分(例如氯化镓)。非反应物材料可以包括某些类型的气体，包括例如稀有气体、惰性气体等等。特定的实施例中，非反应物材料可以包括诸如氮和/或氢的气体。
[0029]基层205形成期间，包括基层205在3D生长模式下生长期间，生长温度可以为至少大约750°C。其他实施方式中，生长温度可以更高，例如至少大约800°C、至少大约850°C、至少大约875°C、至少大约90(TC或者甚至至少大约925°C。根据一种形成方法，基层205形成期间的生长温度可以为不超过大约1200°C，例如不超过大约1150°C，不超过大约1125°C，不超过大约1050°C或者甚至不超过大约1000°C。应当认识到，生长温度可以在上述任意最小和最大值之间的范围内。
[0030]对于某些工艺，可以改变生长温度以促成3D和2D生长模式之间的转换。例如，从3D转换到2D生长模式时，温度可以改变至少大约5°C，例如改变至少大约10°C、至少大约15°C、至少大约20°C、至少大约30°C、至少大约35°C或者甚至至少大约40°C。其他实施方式中，从3D转换到2D生长模式时，温度可以改变不超过大约100°C，例如改变不超过大约90°C、不超过大约80°C、不超过大约70°C或者甚至不超过大约60°C。生长温度的改变可以包括从3D转换到2D生长模式时生长温度的增加。应当认识到，生长温度的改变可以在上述任意最小和最大值之间的范围内。
[0031]根据实施方式，基层205的形成工艺可以以至少50每小时微米的生长速度进行。其他实施方式中，形成基层205的速度可以更快，例如至少大约75每小时微米、至少大约100每小时微米、至少大约150每小时微米、至少大约200每小时微米或者甚至至少大约250每小时微米。另一实施方式中，形成基层205的工艺可以以不超过大约I每小时毫米的速度进行，例如以不超过750每小时微米、不超过500每小时微米或者甚至不超过大约300每小时微米的速度进行。应当认识到，形成基层的工艺可以以在上述任意最大和最小值之间的范围内的速率进行。
[0032]对于某些工艺，可以改变生长速度以促成3D和2D生长模式之间的转换。例如，从3D转换到2D生长时，生长速度可以改变至少大约5每小时微米，例如至少大约10每小时微米、至少大约15每小时微米、至少大约20每小时微米、至少大约40每小时微米、至少大约50每小时微米或者甚至至少大约75每小时微米。其他实施方式中，从3D转换到2D生长时，生长速度可以改变不超过大约200每小时微米，例如不超过大约175每小时微米，不超过大约150每小时微米，不超过大约125每小时微米或者甚至不超过大约100每小时微米。应当认识到，生长速度的改变可以是，从3D转换到2D生长模式时生长速度的降低。应当认识到，生长速度的改变可以在上述任意最小和最大值之间的范围内。
[0033]根据其他实施方式，从3D转换到2D生长模式的过程可以由生长速度至少2倍的改变引发。例如，从3D生长模式转换到2D生长模式时，生长速度可以减小至少2倍。其他实施方式中，生长速度可以减小至少大约3倍、至少大约4倍或者甚至至少大约5倍。特定的实施例中，生长速度减小不超过大约8倍、不超过大约7倍或者不超过大约6倍。
[0034]应当认识到，转换生长模式时，可以改变一个或多个上述因素。例如，可以改变生长温度，同时保持生长速度稳定。或者，可以改变生长速度同时维持生长温度。而在另一实施方式中，生长速度和生长温度都可以改变，以完成生长模式的改变。
[0035]基层205可以这样形成:使得其具有特定的厚度以促进根据本文实施方式的后续工艺和高质量材料的形成。例如，基层205可以具有不超过大约5毫米的平均厚度。其他实施方式中，基层205可以具有不超过大约3毫米的平均厚度，例如不超过大约2毫米、不超过大约I毫米、不超过大约0.5毫米、不超过大约0.2毫米、不超过大约100微米、不超过大约50微米、不超过大约I微米或者甚至不超过大约0.1微米的平均厚度。其他实施方式中，基层205可以这样形成:其具有至少大约I纳米的平均厚度，例如至少大约10纳米、至少大约20纳米、至少大约50纳米或者甚至至少大约70纳米的平均厚度。应当认识到，基层205可以这样形成:其具有在上述任意最小和最大值之间的范围内的平均厚度。
[0036]基层205可以这样形成:其具有特定的位错密度。基层205的位错密度可以在形成时在基层的上表面测量。测量位错密度的适用方法包括，室温下操作的阴极发光显微镜，以及按IOkeV电子束、光斑尺寸70操作的无单色仪多色光检测，其中所用设备为可从JEOL公司购得的SEM JSM-5510。对于大约IO8CnT2的位错密度测量，放大率为4000X而典型的面积为700 μ m2。对于大约IO6CnT2的位错密度测量，典型的放大率为500-1000X而典型的面积为 0.1mm2。
[0037]例如，从基层205的上表面测量，基层205具有的位错密度可以不超过大约IxlO8位错/cm2。其他实施方式中，基层205的位错密度可以更小,例如不超过大约IxlO7位错/cm2、不超过大约6xl06位错/cm2或者甚至不超过大约IxlO6位错/cm2。基层205具有的位错密度可以为至少大约IxlO5位错/cm2,例如至少2xl05位错/cm2、至少3xl05位错/cm2或者甚至至少5x10s位错/cm2。应当认识到，基层具有的位错密度可以在上述任意最小和最大值之间的范围内。
[0038]再参考图1，在步骤103中形成覆盖缓冲层的基层之后，工艺继续到步骤105，该步骤形成覆盖基层的掩模。形成掩模的工艺可以包括在生长室内引入一种或多种特定的化学物质。根据【具体实施方式】，形成掩模的工艺可以包括在生长室内提供含硅材料。特定实施例中，含硅材料可以在生长过程中使用的生长室原位提供。特别地，含硅材料可以在生长过程中引入，其中基层205的生长可以被中断以引入含硅材料。
[0039]—种实施方式中，含娃材料可以包括氢。某些工艺中，含娃材料可以包括娃和氢的组合，例如包括硅烷(SiH4)。特别地，一种非限制性的实施方式中，含硅材料可以主要由硅烧组成。
[0040]除了引入含硅材料，还可以在生长室引入其他材料以促进掩模的形成。例如，生长室可以包括含氮材料，尤其是，包括氢的含氮材料。例如，含氮材料可以包括氨(nh3)。一种【具体实施方式】中，含氮材料可以主要由氨组成。应当认识到，掩模的形成可以是含氮材料与含娃材料之间化学反应的结果。例如,一种具体实施例中，含娃材料可以与含氮材料反应形成氮化硅(SiNx)材料，其中掩模可以包括氮化硅。
[0041]参考图2B，其提供了在根据实施方式的加工期间的部分半导体衬底的横截面视图。如图所示，半导体衬底220可以包括生长衬底201，覆盖生长衬底201的基层205，以及掩模221，该掩模221具有覆盖基层205的上表面224的遮罩区域222和缺口(gap)区域223。根据实施方式，掩模221可以在与形成基层205时所用的生长温度大体接近的温度下形成。例如，形成掩模的工艺可以在形成基层205时所用的生长温度的800°C的温度下进行。其他实施方式中，形成掩模的工艺可以在生长温度的600°C内的温度下进行，例如在生长温度的至少500°C内、生长温度的至少大约400°C内、生长温度的至少300°C内或者甚至生长温度的至少大约200°C内进行。
[0042]根据实施方式，遮罩区域222可以包括硅和氮。一种实施例中，遮罩区域222可以用氮化硅(SiNx)形成，尤其是，遮罩区域222可以主要由氮化硅组成。
[0043]如图所示，遮罩区域222可以这样形成:使得其具有相对彼此的随机取向(orientation) 0例如，遮罩区域222可以实质上不具备短程有序或长程有序。特别地，遮罩区域222可以相对彼此这样分布:使得其不存在可辨别的图案或重复的分布。此外，遮罩区域222可以具有彼此之间的如同缺口区域223的尺寸所限定的随机间距。
[0044]遮罩区域222可以具有相对彼此和相对于基层205的任意结晶方向的不同尺寸。例如,每个遮罩区域可以具有至少大约0.5纳米或至少大约I纳米的宽度(W)。每个遮罩区域可以具有亚微米尺寸的宽度(W)，例如，不超过大约0.8微米、不超过大约0.5微米或者甚至不超过大约0.1微米的宽度。应当认识到，遮罩区域222中的大多数具有的尺寸可以在上述任意最小和最大值之间的范围内。
[0045]另外，遮罩区域222可以由缺口区域223限定，该缺口区域223在遮罩区域222之间延伸并且定义了开口(opening)，基层205的上表面224可以在该开口处没有被遮罩区域222覆盖，并且可以在该开口处暴露。缺口区域223可以在基层205的表面224相对于彼此随机放置。这就是说，在特定实施例中，缺口区域223可以具有相对彼此的不同宽度和取向。缺口区域223也可以具有相对于基层205的一个或多个结晶方向的随机取向，例如缺口区域不必与基层的任意结晶方向或平面对准。
[0046]根据实施方式，每一个缺口区域223可以具有至少大约0.5纳米或至少大约I纳米的宽度(wg)。每个缺口区域可以具有亚微米尺寸的宽度(Wg)，例如，不超过大约0.8微米、不超过大约0.5微米或者甚至不超过大约0.1微米的宽度。应当认识到，缺口区域223中的大多数具有的尺寸可以在上述任意最小和最大值之间的范围内。
[0047]另一实施方式中，掩模221可以这样形成:其使得遮罩区域222具有特定的平均厚度(tm)。根据实施方式，形成的遮罩区域222可以具有小于基层平均厚度(tb)的平均厚度。其他实施例中，形成的遮罩区域222可以具有小于大约0.5微米的平均厚度，例如小于大约0.3微米、小于大约0.1微米或者甚至小于大约0.08微米的平均厚度。遮罩区域222可以具有至少大约0.001微米的平均厚度。根据实施方式，遮罩区域222可以具有在上述任意最大和最小值之间的范围内的平均厚度。
[0048]根据实施方式，形成掩模221的工艺可以在特定的时长内进行。例如，此时长包括适于引入用来形成掩模221的材料的时间。这样，在至少一种实施方式中，形成掩模221的工艺持续的时长可以为不超过大约60分钟，例如不超过大约20分钟、不超过大约10分钟或者甚至不超过大约5分钟。
[0049]另外，可以控制生长室内的其他工艺条件以促进掩模221适当地形成。例如，掩模形成期间生长室内气氛的压强可以在大约50和大约80托之间。
[0050]在步骤105中形成掩模之后，工艺继续到步骤107，该步骤有选择地移除部分基层。根据实施方式，有选择地移除部分基层的工艺可以包括刻蚀工艺。根据实施方式，刻蚀工艺可以包括在生长室内弓I入刻蚀剂材料。某些适用的刻蚀剂材料可以包括包括卤素元素的组分，尤其是可以包括氯。其他实施方式中，刻蚀剂材料可以包括氢。一种示意性的实施方式中，刻蚀剂材料可以包括氯化氢(HCl)，尤其是，可以主要由氯化氢组成。
[0051 ] 某些实施例中，刻蚀剂材料可以包括材料的组合。例如，刻蚀剂材料可以包括氯化氢和含氮材料的组合。一种适用的含氮材料可以包括氨(nh3)。应当认识到，特定的实施例中，刻蚀剂材料可以以气相粒子引入到生长室中。其他实施方式中，根据工艺条件，刻蚀剂材料可以为液相形态。
[0052]根据一种实施方式，有选择地移除部分基层的工艺可以在大体上与生长温度相同的温度下进行。其他实施方式中，有选择地移除部分基层的工艺可以在更高的温度下进行，尤其是，在接近形成基层205时所用的生长温度下进行。例如，有选择地移除部分基层的工艺可以在生长温度的800°C内进行，例如在生长温度的600°C内、生长温度的500°C内、生长温度的400 V内、生长温度的300V内、生长温度的200 V内、生长温度的100°C内或者甚至生长温度的50°C内进行。一种非限制性实施方式中，有选择地移除部分基层的工艺可以在600°C和1100°C之间的温度下进行。
[0053]如图本文所述，有选择地移除部分基层的工艺可以包括刻蚀操作。特别地，刻蚀工艺可以选择性地移除基层205的一部分。根据实施方式，刻蚀工艺持续的时长可以不超过大约2小时，例如不超过大约100分钟，不超过大约90分钟，不超过大约70分钟，不超过大约60分钟，甚至不超过30分钟，甚至不超过10分钟或者甚至不超过I分钟。特别地，刻蚀的时长取决于某些其他因素，包括例如生长室内刻蚀剂材料的浓度。
[0054]图2C包括，根据实施方式进行有选择地移除部分基层的工艺之后的半导体衬底的横截面图。如图所示，半导体衬底250可以包括生长衬底201、覆盖生长衬底201的基层205以及覆盖基层205的掩模221。如图所示，有选择地移除基层205的一部分的工艺可以包括在基层205的上表面224形成凹陷253。根据实施方式，凹陷253可以这样形成:使得其具有取决于工艺条件的特定的深度。特定实施例中，凹陷253可以具有取决于工艺条件的、相对彼此的不同的深度。
[0055]根据一种非限定性实施方式，凹陷253可以具有小于基层205的平均厚度(tb)的平均深度(d)。特定实施例中，凹陷253可以这样形成:使得其具有的平均深度小于大约10微米，例如小于大约8微米、小于大约5微米、小于大约2微米、小于大约I微米、小于大约
0.8微米、小于大约0.5微米，或者甚至小于大约0.5微米或者甚至小于大约0.2微米。但是，凹陷253的平均深度可以为至少大约I纳米。应当认识到，凹陷253的深度可以在上述任意最小和最大值之间的范围内。
[0056]某些其他实施例中，尽管图2C没有显示，至少部分凹陷253可以延伸基层205的全部厚度。这就是说，例如，有选择地移除基层205的一部分的工艺期间，在某些区域，大体上所有的基层可以被移除，直到一部分在下面的缓冲层203暴露出来。特定实施例中，缓冲层203可以起到刻蚀停止层的作用，当刻蚀剂材料到达缓冲层203时该缓冲层限制了凹陷253的深度。该种实施方式对于具有特定厚度的基层205来说尤其适用，例如，对于具有小于大约10微米，诸如小于大约5微米、小于大约I微米或者甚至小于大约0.1微米的平均厚度的基层205来说尤其适用。特别地，特定实施例中，刻蚀工艺可以这样进行:其使得凹陷253可以具有大体上等同于(在测得数据的10%以内或者甚至在测得数据的5%以内)遮罩区域222和缺口区域223的平均宽度的深度(d)。
[0057]有选择地移除基层205的一部分的工艺可以包括有选择地移除基层205的上表面224的一部分。特别地，有选择地移除的工艺可以包括有选择地移除基层205的上表面224上的高位错密度区域254。例如，刻蚀剂材料可以有选择地移除基层205的上表面224上的、相较于区域255的具有高位错密度(即高缺陷密度(concentration))的区域,所述区域255为基层205的上表面224上的具有低缺陷密度(concentration)的区域(即低位错密度区域)。这样，有选择地移除的工艺可以移除上表面224上的高缺陷区域，促进了基层205的新的(例如，已刻蚀的)上表面的形成，该新的上表面具有相较于选择性移除工艺之前的上表面224的整体上(in totality)显著降低的缺陷密度(concentration)。
[0058]根据实施方式，有选择地移除基层205的一部分的工艺还可以包括有选择地移除掩模221的一部分，尤其是，遮罩区域222的一部分。例如，如图2C所示，在具有高位错密度的区域254内，区域254内的部分遮罩区域(之前图示为遮罩区域222)可以被移除，使得遮罩部分252在加工之后留存。如图2C所示，遮罩部分252表示因为选择性地移除基层205的一部分而至少已部分地移除并且减小了尺寸的遮罩区域222。
[0059]有选择地移除部分基层的工艺可以包括上表面224的各向异性刻蚀，使得具有高位错密度的区域在具有低位错密度的区域之前被有选择地移除。如图2C所示，有选择地移除部分基层的工艺可以包括各向同性刻蚀工艺，其中遮罩区域222下面的基层205的一部分可以被移除。例如，刻蚀剂材料可以在移除遮罩部分252之前有选择地移除基层205的一部分，使得遮罩部分252可以遍布并覆盖基层205上的材料已被完全移除的区域。
[0060]再参考图1，在步骤107中有选择地移除部分基层后，工艺继续到步骤109，该步骤形成外延层。外延层可以这样形成:其覆盖遮罩部分252和基层205。特别地，外延层可以这样形成:其在加工后从基层205的已修饰的(例如，已刻蚀的)上表面外延生长。特别地，外延层可以从基层205的具有显著低位错密度的区域形成，因为选择性移除工艺消除了基层205的大部分高位错密度区域。
[0061]参考图2D，其图示了外延层271，该外延层271在释放(release)基层205和遮罩部分252上形成。具体实施例中，外延层271可以这样形成:其在遮罩部分252中间直接接触基层205的上表面。外延层271可以首先从形成于基层205表面的凹陷253生长。如图所示，在外延层217生长的初始阶段期间，空隙(void)可以在遮罩部分252中间形成。空隙可能(但不是必定)存在于最终制品中。
[0062]形成外延层271的工艺可以包括利用本文所述的一种或多种生长模式的外延生长工艺。例如，外延层271的形成可以包括通过3D生长模式、2D生长模式或3D和2D生长模式的组合的形成。一种实施方式中，外延层271的形成完全在2D生长模式下完成。
[0063]外延层271的形成可以通过连续生长工艺进行，使得外延层271和其他半导体层(例如，基层205)在原位形成。特别地，该工艺可以是连续的，并在与基层205的形成、掩模221的形成以及外延层271的形成期间相同的生长室内进行。
[0064]根据实施方式，外延层271可以包括13-15族材料。特定的实施例中，外延层可以包括氮化物材料。另一实施例中，外延层可以包括镓，尤其是，可以包括氮化镓。某些外延层可以主要由氮化镓组成。
[0065]—种实施方式中，夕卜延层271可以以大体上与基层205相同的速度生长。外延层271可以这样形成:其具有至少与基层205相同的平均厚度(te)，并且可以具有远大于基层205平均厚度的平均厚度。例如，外延层271可以这样形成:其具有至少大约5微米的平均厚度。其他实施方式中，该平均厚度可以更大，例如至少大约10微米、至少大约50微米、至少大约100微米、至少大约200微米、至少大约400微米、至少大约500微米或者甚至至少大约800微米。外延层271可以这样形成:其具有的平均厚度不超过大约10毫米，例如不超过大约5毫米、不超过大约3毫米或者甚至不超过大约2毫米。应当认识到，外延层271具有的平均厚度可以在上述任意最小和最大值之间的范围内。
[0066]外延层271可以这样形成:其具有在上表面测量的特定的位错密度。例如，外延层271具有的位错密度可以不超过大约IxlO8位错/cm2，例如不超过大约IxlO7位错/cm2或者甚至不超过大约IxlO6位错/cm2。其他实施方式中，外延层271具有的位错密度可以为至少大约IxlO5位错/cm2,例如至少2xl05位错/cm2或者甚至至少5xl05位错/cm2。应当认识至IJ，外延层271具有的位错密度可以在上述任意最小和最大值之间的范围内。
[0067]形成工艺期间，包括例如基层205、掩模221和外延层271的形成工艺期间，生长衬底201可以从基层205分离。缓冲层203的一部分，尤其是缓冲层203内的膜的分解(dissociation)可以促进该分离。根据实施方式，缓冲层203可以包括膜，例如硅的膜，在连续生长工艺期间利用的更高温度下该膜会热分解。热分解促进了衬底201和多个半导体层的分离。相应地，连续生长工艺完成时，基层205、掩模221和外延层271可以从衬底201完全地移除。
[0068]实施例
[0069]根据实施方式，一件样品通过在蓝宝石衬底上用MOVPE首先生长包含两部分的缓冲层形成。该缓冲层包括直接在蓝宝石衬底上的硅的第一层，以及之后的AlN的外延生长。蓝宝石衬底装载到MOVPE反应器之后，在硅膜的生长之前蓝宝石衬底必须在N2气氛下退火。优选温度为870°C。在100托的N2气氛中，娃的生长从娃烧的热解中形成,其生长至大约0.4微米的厚度。
[0070]温度上升到大约1140°C，生长气体仍然是70托的纯N2。首先在生长室引入NH3,之后，引入TMAl有机金属材料以开始在娃上形成AlN层。生长大约20分钟后，0.2微米厚的AlN层淀积在Si层顶部，其形成了缓冲层。
[0071]3-10微米厚的基层通过使用MOCVD形成在缓冲层上。形成基层后，在生长室内同时引入大约1000°c的硅烷(SiH4)和NH3大约30分钟以形成SiNx掩模。生长室首先清洗用来生长GaN基层的气体成分。掩模具有SiNx纳米网的形式，其特征在于，其遮罩区域具有不同的尺寸、形状和相对彼此的取向。掩模中的缺口区域的尺寸为大约I纳米到100纳米。遮罩区域具有大约I和50纳米之间的厚度。
[0072]形成掩模后，晶片被带至HVPE生长室，并使用HCl进行刻蚀工艺。生长室内可以存在一些NH3。刻蚀工艺有选择地移除相较于具有更低位错密度(concentration)的基层上表面区域的具有更大位错密度(concentration)的基层上表面区域。在大约400到1000°C下，刻蚀进行大约I到10分钟，这从基层表面移除了少于大约I微米深的GaN。缓冲层对于形成于掩模之下的基层的很深的某些凹陷充当刻蚀停止层。
[0073]刻蚀工艺之后，形成了基层的多孔的GaN上表面，其具有含低位错密度的高质量GaN框架。外延层通过HVPE在掩模的缺口区域(即开口)从低位错密度区域形成。外延层使用与GaN基层的生长相同的参数形成，包括至少一次3D和2D生长模式之间的转换，例如包括使用下面的顺序(的至少一部分):350 μ m3D+50 μ m2D+350 μ m3D+50 μ m2D+200 μ m3D。外延层这样形成:其具有至少I毫米的厚度。
[0074]本文的实施方式表不不同于现有技术的技术方案。尽管之前某些ELO生长工艺利用了掩模，此种掩模通过特定工艺(包括光刻)形成，以促进形成具有精确地形成的开口的掩模，该开口具有受控的间距参数和与下面材料(例如，蓝宝石或GaN)的结晶方向的对准。本申请公开了形成包括多个层和介于中间的掩模的复合半导体衬底的工艺，该掩模在生长工艺中间形成，用来改进最终外延层的质量。特别地，形成掩模的方法和在形成掩模之后有选择地移除部分下面的层的工艺可以按流水加工的形式进行并且再改进最终形成的外延层的质量。本文实施方式的工艺利用了生长参数的特定组合，包括生长速度、反应物材料的比例、非反应物材料的比例、生长模式、生长温度、生长压强、材料成分、掩模形成条件和刻蚀条件。
[0075]前述事项中，提及的特定的实施方式以及某些部件的连接都是示意性的。应当认识到，提到被结合或连接的部件是为了公开上述部件间的直接连接，或通过一个或多个介于中间的部件的间接连接，应当认识到，这是为了执行本文所述的方法。同样地，上面公开的主题被认为是示意性的，而不是限制性的，所附权利要求意图覆盖在本发明的真正范围内的所有这些修改、改进和其他实施方式。这样，在法律允许的最大限度下，本发明的范围由权利要求及其等同形式的最宽泛的可允许的解释决定，而不会被前述的具体描述所限制或限定。
[0076]遵照专利法提供了发明摘要，应当理解为，此摘要不会用以解释或限定权利要求的范围或含义。另外，前述的具体描述中，为了本公开行文方便，多种特征可能被组合起来，或在一个单独的实施方式中描述。本公开不能被解释为有这样的意图，所要求的实施方式需要除每一项权利要求所述的特征外的其他特征。而是，如同权利要求反映的，发明主题涉及的特征可能少于任一公开的实施方式的全部特征。这样，权利要求被包含于【具体实施方式】，每一项权利要求本身分别限定所要求的主题。
【权利要求】
1.一种形成半导体衬底的方法，所述方法包括: 在生长过程中在生长衬底上形成13-15族材料的基层； 在生长过程中形成包括遮罩区域和缺口区域的掩模，所述掩模覆盖所述基层；以及 在生长过程中有选择地移除在所述掩模下面的所述基层的一部分。
2.根据权利要求1所述的方法，其中所述生长衬底包括基衬底，所述基衬底包括无机材料，其中所述基衬底包括选自氧化物、碳化物、氮化物、硼化物、碳氧化物、硼氧化物、氮氧化物以及它们的组合的材料，其中所述基衬底包括氧化铝，其中所述基衬底包括蓝宝石，其中所述基衬底主要由蓝宝石组成。
3.根据权利要求1所述的方法，其中所述生长衬底包括缓冲层，所述缓冲层在基层下面而覆盖基衬底，其中所述缓冲层直接接触基衬底的表面，其中所述缓冲层的形成包括淀积覆盖所述基衬底的主表面的材料，其中所述淀积包括金属有机物化学气相淀积(MOCVD)。
4.根据权利要求3所述的方法，其中所述缓冲层包括多层膜，其中所述多层膜中的至少一层膜包括13-15族材料，其中所述多层膜中的所述至少一层膜包括氮化物材料，其中所述至少一层膜包括选自Ga、Al、In以及它们的组合的元素，其中所述多层膜中的至少一层膜包括晶体材料，其中所述多层膜中的至少一层膜包括硅。
5.根据权利要求3所述的方法，其中所述缓冲层包括: 包括硅的第一层膜，所述硅直接接触所述基衬底的表面；和 包括13-15族材料的第二层膜，所述13-15族材料直接接触所述第一层膜的表面。
6.根据权利要求1所述的方法，其中所述基层的形成包括氢化物气相外延(HVPE)。
7.根据权利要求1所述的方法，其中所述基层包括13-15族材料，其中所述基层包括氮化物材料，其中所述基层包括镓，其中所述基层包括氮化镓，其中所述基层主要由氮化镓组成。
8.根据权利要求1所述的方法，其中所述基层包括不超过大约5毫米的平均厚度，其中所述基层包括不超过大约3毫米、不超过大约2毫米、不超过大约I毫米、不超过大约0.5毫米的平均厚度，而且其中所述基层具有至少大约I纳米、至少大约10纳米、至少大约50纳米、至少大约70纳米的平均厚度。
9.根据权利要求1所述的方法，其中所述基层包括在上表面测得的不超过大约IxlO8位错/cm2的位错密度、不超过大约IxlO7位错/cm2的位错密度，以及至少大约IxlO5位错/cm2、至少大约2xl05位错/cm2的位错密度。
10.根据权利要求1所述的方法，其中所述基层的形成以至少大约50微米/小时的速度进行。
11.根据权利要求1所述的方法，其中所述基层的形成包括在三维生长模式下的形成，其中所述基层的形成包括自发形成过程，所述自发形成过程包括岛状特征的形成，所述岛状特征包括半导体材料，其中所述形成还包括所述岛状特征合并为半导体材料的连续层。
12.根据权利要求1所述的方法，其中所述掩模的形成包括在生长过程中在生长室内提供含娃材料，其中所述含娃材料包括氢，其中所述含娃材料包括硅烷(SiH4),其中所述含硅材料主要由硅烷组成，所述方法还包括在包括含氮材料的生长室内提供含硅材料，其中所述含氮材料包括氢，其中所述含氮材料包括NH3，其中所述含氮材料主要由NH3组成，其中所述NH3与硅烷反应形成氮化硅(SiNx)。
13.根据权利要求1所述的方法，其中所述遮罩区域包括氮化硅(SiNx)，其中所述遮罩区域主要由氮化硅组成，其中所述方法包括首先形成掩模然后移除部分基层，其中所述遮罩区域包括相对于彼此的随机取向，其中所述遮罩区域包括相对于彼此的随机尺寸，其中所述缺口区域具有相对于彼此的随机尺寸。
14.根据权利要求1所述的方法，其中有选择地移除部分所述基层包括刻蚀，其中所述刻蚀包括刻蚀剂材料，所述刻蚀剂包括齒族元素，其中所述齒族元素包括氯(Cl)，其中所述刻蚀剂材料包括氢，其中所述刻蚀剂材料包括氯化氢(HCl)，其中所述刻蚀剂材料主要由氯化氢组成，其中所述刻蚀剂材料包括气相粒子，其中所述刻蚀在包括氨(NH3)的气氛中进行。
15.根据权利要求1所述的方法，其中在生长温度下进行有选择地移除部分所述基层，其中刻蚀在生长温度的800°C内、在所述生长温度的600°C内、在所述生长温度的500°C内、在所述生长温度的400°C内、在所述生长温度的300°C内、在所述生长温度的200°C内、在所述生长温度的100°C内、在所述生长温度的50°C内的温度下进行。
16.根据权利要求1所述的方法，其中有选择地移除部分所述基层包括在所述基层的上表面形成凹陷，其中至少部分所述凹陷延伸所述基层的全部厚度，其中进行部分所述基层的移除直到部分所述基层暴露，其中所述缓冲层为刻蚀停止层，其中所述凹陷具有小于所述基层平均厚度的平均深度，其中所述凹陷具有小于大约10微米、小于大约8微米、小于大约5微米、小于大约2微米、小于大约I微米、小于大约0.8微米、小于大约0.5微米、小于大约0.2微米的平均深度。
17.根据权利要求1所述的方法，其中有选择地移除部分所述基层包括在不超过大约2小时、不超过大约100分钟、不超过大约30分钟的时长内刻蚀所述基层的上表面。
18.根据权利要求1所述的方法，其中有选择地移除部分所述基层包括有选择地在所述基层的上表面移除高位错密度区域，其中所述有选择地移除包括在所述基层的相较于具有较低缺陷密度的上表面的区域的具有较高缺陷密度的所述上表面的部分的各向异性刻蚀。
19.根据权利要求1所述的方法，其中有选择地移除部分所述基层还包括移除部分所述掩模，移除部分所述遮罩区域，其中有选择地移除部分所述基层还包括移除一部分在遮罩区域下面的上表面。
20.根据权利要求1所述的方法，其中所述遮罩区域具有小于所述基层平均厚度的平均厚度，其中所述遮罩区域具有小于大约0.5微米的平均厚度，例如小于大约0.3微米、小于大约0.1微米、小于大约0.08微米和小于大约0.001微米的平均厚度。
21.根据权利要求1所述的方法，其还包括形成覆盖所述掩模和基层的外延层，其中所述外延层包括氮化物材料，其中所述外延层包括镓，其中所述外延层包括氮化镓，其中所述外延层主要由氮化镓组成。
22.根据权利要求21所述的方法，其中所述外延层包括至少大于5微米、至少大约10微米、至少大约100微米、至少大约200微米、至少大约400微米、至少大约500微米或者甚至至少大约800微米的平均厚度，以及不超过大约10毫米的平均厚度，例如不超过大约5毫米、不超过大约3毫米的平均厚度。
23.根据权利要求21所述的方法，其中所述外延层包括小于所述基层上表面位错密度的上表面位错密度，其中所述外延层包括在上表面测量的不超过大约IxlO8位错/cm2的位错密度，其中所述外延层包括不超过大约IxlOM立错/cm2的位错密度，其中所述外延层包括不超过大约SxlO6位错/cm2的位错密度，其中所述外延层包括至少大约IxlO5位错/cm2的位错密度。
24.根据权利要求21所述的方法，其中所述外延层的形成在三维生长模式下进行，其中所述形成包括在二维生长模式下形成所述外延层，其中所述形成包括相对于工艺参数在所述外延层的生长期间改变至少一个生长工艺参数。
25.根据权利要求21所述的方法，其还包括在所述基层、掩模和外延层中的至少一个的形成时从所述生长衬底分离所述基层、掩模和外延层，其中所述分离包括在所述生长衬底和所述基层之间的缓冲层的至少一部分的热分解。
26.—种形成半导体衬底的方法，所述方法包括: a)在生长衬底上形成13-15族材料的基层； b)形成覆盖所述基层的包括氮化物材料的掩模； c)形成所述掩模后刻蚀并且有选择地移除部分所述基层和所述掩模；以及 其中步骤a)、b)和c)可以于生长室内在一次工序期间在原位进行。
27.一种形成半导体 衬底的方法，所述方法包括: 在生长过程中在生长衬底上形成包括GaN的基层，所述生长衬底包括: 蓝宝石基衬底；和 覆盖所述生长衬底并淀积于所述基衬底和所述基层之间的缓冲层； 形成覆盖所述基层的包括遮罩区域和缺口区域的掩模，所述缺口区域在所述遮罩区域中间；以及 有选择地移除在所述掩模下面的所述基层的一部分。
【文档编号】H01L33/00GK103959439SQ201280056740
【公开日】2014年7月30日 申请日期:2012年11月19日 优先权日:2011年11月21日
【发明者】J-P·福里, B·博蒙 申请人:圣戈班晶体及检测公司