专利名称：Nmos和pmos器件结构及设计方法
技术领域：
本发明涉及半导体器件领域，尤其涉及一种NMOS和PMOS器件结构以及设计方法。
背景技术：
随着集成电路设计的复杂度越来越高，尺寸越来越小，隔离技术在集成电路制造中的作用越来越重要。CMOS工艺下的隔离技术主要包括介质材料隔离和反向PN结隔离等，其中介质材料隔离在消除寄生晶体管，降低工作电容，以及抑制MOS管的闩锁效应等方面均有出色表现。在3-0.35 μ m的工艺中，局部氧化(LOCOS)工艺被广泛使用，但是这种工艺有着自身的缺陷:(I)鸟嘴(bird’ s beak)结构使场二氧化娃侵入有源区(2)场氧注入在高温过程中发生再分布，引起有源器件的窄宽度效应(narrow width effect) (3)场二氧化硅在窄隔离区变薄(4)不平坦的表面形状。这些缺陷在进入到0.18μπι及以下工艺节点时候显得尤为突出，LOCOS工艺已经不可用。因此，随着器件由深亚微米向纳米发展，浅沟槽隔离(STI)技术已经替代LOCOS技术成为主流的隔离技术。STI技术与LOCOS技术相t匕，具有完全无鸟嘴，完全平坦化，良好的抗闩锁等优点，而且STI技术可以回避高温工艺，减小了结间距和结电容，保证了有源区的面积，提高了集成度。
随着器件有源区面积的减小，STI应力对器件性能的影响将不可忽略，使得器件的性能与器件有源区的面积以及器件在有源区的位置强烈相关，它不仅对器件阈值电压产生影响，对器件的载流子迁移率也将产生影响，进而影响器件的驱动电流。由于NMOS器件和PMOS器件延沟道方向和垂直沟道方向的压电电阻系数的区别，延沟道方向的张应力以及垂直沟道方向的张应力可以提升NMOS器件性能；延沟道方向的压应力以及垂直沟道方向的张应力可以提升PMOS器件性能。通常STI会在器件中引入压应力，目前主要通过改进工艺来改善STI应力对器件的影响，但是改进工艺需要高昂的成本。图1显示了现有技术的H型栅MOS器件结构的俯视示意图，该结构可以是NMOS器件或PMOS器件，其一般包括有源区100、栅极110以及包围有源区的STI隔离120。其中STI隔离区的宽度没有优化。发明内容
本发明的目的之一是解决上述问题。
在本发明的一个方面，提供了一种NMOS器件结构，其中:
垂直沟道方向的STI宽度具有最小设计规则尺寸；延沟道方向的STI宽度也具有最小设计规则尺寸。
在本发明的另一方面，还提供了 一种PMOS器件结构，其中
垂直沟道方向的STI宽度具有最小设计规则尺寸；延沟道方向的STI宽度在最小设计规则尺寸的4到7倍之间。
在本发明的还有一个方面，提供一种NMOS器件的设计方法，其中，
减小NMOS器件垂直沟道方向以及沿沟道方向的STI宽度。
在本发明的还有一个方面，提供一种PMOS器件的设计方法，其中，
减小PMOS器件垂直沟道方向的STI宽度并增加PMOS器件沿沟道方向的STI宽度。
与现有技术相比，本发明具有以下优点:简单易行，可以很好的改善STI应力对器件性能的影响，增加器件的饱和电流，使器件性能得到提升。
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显:
图1是根据现有技术的MOS器件结构的俯视示意图2是根据本发明的NMOS器件结构的俯视示意图3是根据本发明的PMOS器件结构的俯视示意图4是延沟道方向的不同STI宽度的NMOS器件性能对比示意图5是延沟道方向的不同STI宽度的PMOS器件性能对比示意图6是垂直沟道方向的不同STI宽度的PMOS器件性能对比示意图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此夕卜，本发明提供了各种特定的工艺和材料的例子，但是本领域技术人员可以意识到其他工艺的可应用性和/或其他材料的使用。应当注意，在附图中所图示的部件不一定按比例绘制。本发明省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本发明。
文中所述的STI宽度的最小设计规则尺寸由代工厂提供，根据不同的工艺会有所不同。例如STI宽度的最小设计规则尺寸可以是沟道宽度的I倍、1.1倍、1.2倍、1.3倍、1.4倍、1.5倍或者更大。
在本发明的一个方面，提供了一种NMOS器件结构，其中:
垂直沟道方向的STI宽度具有最小设计规则尺寸；延沟道方向的STI宽度也具有最小设计规则尺寸。
在本发明的另一方面，还提供了 一种PMOS器件结构，其中
垂直沟道方向的STI宽度具有最小设计规则尺寸；延沟道方向的STI宽度在最小设计规则尺寸的4到7倍之间。
在本发明的还有一个方面，提供一种NMOS器件的设计方法，其中，
减小NMOS器件垂直沟道方向以及沿沟道方向的STI宽度。
根据本发明的一个具体实施方式
，将NMOS器件设计为垂直沟道方向的STI宽度具有最小设计规则尺寸；延沟道方向的STI宽度也具有最小设计规则尺寸。
在本发明的还有一个方面，提供一种PMOS器件的设计方法，其中，
减小PMOS器件垂直沟道方向的STI宽度并增加PMOS器件沿沟道方向的STI宽度。
根据本发明的一个具体实施方式
，将PMOS器件设计为垂直沟道方向的STI宽度具有最小设计规则尺寸；延沟道方向的STI宽度在最小设计规则尺寸的4到7倍之间。
下面结合附图对本发明作进一步详细描述。
参考图2，H型栅NMOS器件包括有源区200、栅极210以及包围有源区的STI隔离220。其中，栅极形状还可以为长条型或T型。有源区被栅极划分成沟道区、源区和漏区，其中沟道区位于栅极之下，源区和漏区分别位于栅极两侧。在本实施例中，栅极形状为H型，有源区还包括体接触区部分。与传统器件的STI结构相比，本发明的NMOS器件的STI结构在延沟道方向和/或垂直沟道方向上具有更小的宽度，例如按照最小设计规则尺寸，例如为0.21um。如图4所示，减小延沟道方向的STI宽度，可以提高NMOS器件的性能。
参考图3，H型栅PMOS器件包括有源区300、栅极310以及包围有源区的STI隔离320。其中，栅极形状还可以为长条型或T型。有源区被栅极划分成沟道区、源区和漏区，其中沟道区位于栅极之下，源区和漏区分别位于栅极两侧。在本实施例中，栅极形状为H型，有源区还包括体接触区部分。与传统器件的STI结构相比，本发明的PMOS器件的STI结构在垂直沟道方向上具有更小的宽度，按照最小设计规则尺寸，例如为0.2Ium ;和/或在延沟道方向具有更大的宽度，例如在最小设计规则尺寸的4到7倍之间，例如为0.8um到1.5um的范围之间。综合面积的考虑，在Ium时效果最好，也即延沟道方向的STI结构的宽度是最小设计规则尺寸的5倍。如图5所示，增大延沟道方向的STI宽度，可以提高PMOS器件的性能。如图6所示，减小垂直沟道方向的STI宽度，可以提高PMOS器件的性能。
虽然关于示例实施例及其优点已经详细说明，应当理解在不脱离本发明的精神和所附权利要求限定的保护范围的情况下，可以对这些实施例进行各种变化、替换和修改。
此外，本发明的应用范围不局限于说明书中描述的特定实施例的工艺、机构、制造、物质组成、手段、方法及步骤。从本发明的公开内容，作为本领域的普通技术人员将容易地理解，对于目前已存在或者以后即将开发出的工艺、机构、制造、物质组成、手段、方法或步骤，其中它们执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结果，依照本发明可以对它们进行应用。因此，本发明所附权利要求旨在将这些工艺、机构、制造、物质组成、手段、方法或步骤包含在其保护范围内。
权利要求
1.一种NMOS器件结构，其中: 垂直沟道方向的STI宽度具有最小设计规则尺寸；延沟道方向的STI宽度也具有最小设计规则尺寸。
2.根据权利要求1所述的NMOS器件结构，其中NMOS器件为H型栅NMOS器件。
3.—种PMOS器件结构，其中 垂直沟道方向的STI宽度具有最小设计规则尺寸；延沟道方向的STI宽度在最小设计规则尺寸的4到7倍之间。
4.根据权利要求3所述的PMOS器件结构，其中延沟道方向的STI结构的宽度是最小设计规则尺寸的5倍。
5.根据权利要求3所述的PMOS器件结构，其中PMOS器件为H型栅PMOS器件。
6.—种NMOS器件的设计方法，其中， 减小NMOS器件垂直沟道方向以及沿沟道方向的的STI宽度。
7.根据权利要求6所述的方法，其中将NMOS器件设计为垂直沟道方向的STI宽度具有最小设计规则尺寸；延沟道方向的STI宽度也具有最小设计规则尺寸。
8.—种PMOS器件的设计方法，其中， 减小PMOS器件垂直沟道方向的STI宽度并增加PMOS器件沿沟道方向的STI宽度。
9.根据权利要求8所述的方法，其中将PMOS器件设计为垂直沟道方向的STI宽度具有最小设计规则尺寸；延沟道方向的STI宽度在最小设计规则尺寸的4到7倍之间。
全文摘要
本发明提供了NMOS和PMOS器件结构及设计方法。NMOS器件结构中垂直沟道方向的STI宽度具有最小设计规则尺寸；延沟道方向的STI宽度也具有最小设计规则尺寸。PMOS器件结构中垂直沟道方向的STI宽度具有最小设计规则尺寸；延沟道方向的STI宽度在最小设计规则尺寸的4到7倍之间。
文档编号H01L21/762GK103151385SQ20131009887
公开日2013年6月12日 申请日期2013年3月26日 优先权日2013年3月26日
发明者卜建辉, 毕津顺, 罗家俊, 韩郑生 申请人:中国科学院微电子研究所