Mos晶体管的形成方法
【专利摘要】一种MOS晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底上具有若干栅极结构，位于所述栅极结构两侧的半导体衬底内的掺杂区，位于所述半导体衬底表面且覆盖所述栅极结构侧壁的第一介质层；形成覆盖所述栅极结构顶表面的金属盖帽层；形成覆盖所述第一介质层的第二介质层，所述第二介质层的顶表面与所述金属盖帽层的顶表面齐平；对所述金属盖帽层进行离子注入；刻蚀所述金属盖帽层，形成暴露出所述栅极结构顶表面的开口；在所述开口内形成绝缘盖帽层。本发明的MOS晶体管不存在接触体到栅极的短路。
【专利说明】MOS晶体管的形成方法
【技术领域】
[0001] 本发明涉及半导体【技术领域】，尤其涉及一种M0S晶体管的形成方法。
【背景技术】
[0002] 随着半导体制造工艺的不断发展，集成电路中半导体器件的特征尺寸（CD: Critical Dimension)越来越小，单位面积上集成的器件单元越来越多，器件之间的尺寸不 断减小，加大了半导体器件制造的难度。例如在45nm及其以下的技术节点，存储单元中相 邻栅极之间的间隙变得很小，在相邻栅极之间的间隙中制造用以连接源极、漏极和上层金 属线的接触体的工艺变得更为困难。
[0003] 请参考图1，图1示出了现有技术的一种M0S晶体管的剖面结构示意图。所述M0S 晶体管包括：半导体衬底100 ;位于所述半导体衬底100上的栅介质层(未图示)和位于所述 栅介质层上的栅电极102 ;位于所述栅介质层和栅电极102侧壁表面的侧墙103 ;位于所述 栅电极102两侧的半导体衬底100内的掺杂区101，所述掺杂区101为待形成M0S晶体管的 源区或漏区；位于所述半导体衬底100表面且覆盖所述侧墙103侧壁的第一介质层104,所 述第一介质层104的顶表面与所述栅电极102的顶表面齐平；位于所述第一介质层104上 的第二介质层105,所述第二介质层105覆盖所述栅电极102 ;穿通所述第二介质层105和 第一介质层104的接触通孔(未示出），所述接触通孔暴露出所述掺杂区101表面；位于所述 接触通孔内的接触体106,所述接触体106与所述掺杂区101电学连接。所述接触体106用 于将M0S晶体管的源区或漏区与上层金属布线连接，实现逻辑功能。
[0004] 但是，由于M0S晶体管的相邻栅电极102之间的间隙变得越来越小，准确地将所述 接触体106形成于相邻栅电极102之间的掺杂区101上的工艺变得越来越困难。请参考 图2,当形成接触通孔的光刻工艺发生偏差时，所形成的接触体106不仅形成于所述掺杂区 101上，还形成于所述栅电极102上，造成接触体到栅极（CTG :contact-to_gate)的短路。
[0005] 因此，现有技术的M0S晶体管中存在接触体到栅极短路的问题。
【发明内容】
[0006] 本发明解决的问题是现有技术的M0S晶体管中存在接触体到栅极的短路。
[0007] 为解决上述问题，本发明提供了一种M0S晶体管的形成方法，包括：提供半导体衬 底，所述半导体衬底上具有若干栅极结构，位于所述栅极结构两侧的半导体衬底内的掺杂 区，位于所述半导体衬底表面且覆盖所述栅极结构侧壁的第一介质层；形成覆盖所述栅极 结构顶表面的金属盖帽层；形成覆盖所述第一介质层的第二介质层，所述第二介质层的顶 表面与所述金属盖帽层的顶表面齐平；对所述金属盖帽层进行离子注入；刻蚀所述金属盖 帽层，形成暴露出所述栅极结构顶表面的开口；在所述开口内形成绝缘盖帽层。
[0008] 可选的，对所述金属盖帽层进行离子注入适于提高所述金属盖帽层的刻蚀速率。
[0009] 可选的，对所述金属盖帽层进行离子注入的注入离子为氟离子、氯离子和溴离子 中的一种或几种。
[0010] 可选的，所述金属盖帽层的材料为钴、镍、钼、硅、钨、钯、银和金中的一种或几种。 [0011] 可选的，形成所述金属盖帽层的工艺为选择性沉积工艺。
[0012] 可选的，所述选择性沉积工艺为无电极电镀或者化学气相沉积。
[0013] 可选的，刻蚀所述金属盖帽层采用湿法刻蚀工艺。
[0014] 可选的，所述湿法刻蚀工艺的刻蚀溶液为氨水、双氧水和水的混合溶液，所述刻蚀 溶液的温度为60摄氏度?80摄氏度。
[0015] 可选的，所述湿法刻蚀工艺的刻蚀溶液包括质量百分比为10%?40%的双氧水、质 量百分比为0. 1%?15%的有机酸盐、质量百分比为0. 1%?0. 5%的氨、和水，所述刻蚀溶液 的温度为30摄氏度?60摄氏度。
[0016] 可选的，所述有机酸盐为羧酸盐或者柠檬酸盐。
[0017] 可选的，所述湿法刻蚀工艺的刻蚀溶液包括质量百分比为2%?20%的硝酸、质量 百分比为2%?20%的羧酸、和水，所述刻蚀溶液的温度为10摄氏度?60摄氏度。
[0018] 可选的，所述羧酸为柠檬酸、酒石酸、苹果酸、草酸和草酸铵中的一种或几种。
[0019] 可选的，所述湿法刻蚀工艺的刻蚀溶液为双氧水、硝酸铁、丙二酸和水的混合溶 液，所述刻蚀溶液的温度为10摄氏度?100摄氏度。
[0020] 可选的，刻蚀所述金属盖帽层采用干法刻蚀工艺。
[0021] 可选的，所述绝缘盖帽层的材料为氮化硅或者氮氧化硅。
[0022] 可选的，还包括：在形成绝缘盖帽层后，形成覆盖所述绝缘盖帽层和第二介质层的 第三介质层；刻蚀所述第三介质层、第二介质层和第一介质层，形成暴露出所述掺杂区的通 孔；在所述通孔内形成接触体。
[0023] 可选的，所述第一介质层、所述第二介质层和所述第三介质层的材料为氧化硅。
[0024] 可选的，还包括，在所述通孔内形成接触体之前，在所述通孔的底部形成硅化物 层。
[0025] 可选的，所述栅极结构包括位于所述半导体衬底表面的栅介质层、位于所述栅介 质层上的栅电极、和位于所述栅介质层和所述栅电极侧壁表面的侧墙。
[0026] 可选的，所述栅介质层的材料为氧化硅或者高介电常数材料，所述栅电极的材料 为多晶硅或者金属。
[0027] 与现有技术相比，本发明的技术方案具有以下优点：
[0028] 本发明实施例的M0S晶体管的形成方法中，在栅极结构顶表面形成金属盖帽层， 再形成第二介质层，所述第二介质层的顶表面与所述金属盖帽层的顶表面齐平，对所述金 属盖帽层进行离子注入，刻蚀所述金属盖帽层，形成暴露出所述栅极结构顶表面的开口，在 所述开口内形成绝缘盖帽层。所述金属盖帽层为后续形成的绝缘盖帽层占据位置，在去除 金属盖帽层后，在原金属盖帽层的位置形成绝缘盖帽层，所述绝缘盖帽层位于栅极结构的 顶表面之上。后续工艺中形成接触体时，即使光刻工艺形成通孔的位置出现未对准，暴露出 部分栅极结构，由于栅极结构的顶表面形成有绝缘盖帽层，所述绝缘盖帽层可以将栅电极 和接触体电学隔离，避免了接触体到栅电极（CTG :contact-to_gate)的短路。另外，本实施 例中，在刻蚀去除金属盖帽层之前，对所述金属盖帽层进行离子注入，所述离子注入可以破 环金属材料的晶格，使金属原子之间的键能降低，可以提高金属盖帽层的刻蚀速率，减少了 刻蚀金属盖帽层的工艺过程中，对栅电极和第二介质层的损伤。
[0029] 进一步的，本发明实施例形成所述金属盖帽层的工艺为选择性沉积工艺，例如无 电极电镀（Electroless plating)或者化学气相沉积。所述金属盖帽层采用选择性沉积工 艺形成，可精确形成于栅电极的顶表面，不存在光刻工艺的对准问题，后续在金属盖帽层的 位置形成绝缘盖帽层后，所述绝缘盖帽层也可以覆盖所述栅电极的顶表面。
[0030] 进一步的，本发明实施例去除金属盖帽层采用湿法刻蚀工艺，本发明实施例的湿 法刻蚀溶液对栅电极和第二介质层具有较高的选择性，在刻蚀去除金属盖帽层的工艺过程 中，对所述栅电极和第二介质层的损伤小。
【专利附图】
【附图说明】
[0031] 图1是现有技术的M0S晶体管的剖面结构示意图；
[0032] 图2是现有技术的M0S晶体管出现接触体到栅极短路情况时的剖面结构示意图；
[0033] 图3至图10是本发明实施例的M0S晶体管的形成过程的剖面结构示意图。
【具体实施方式】
[0034] 由【背景技术】可知，现有技术所形成的M0S晶体管中存在接触体到栅极的短路。
[0035] 本发明的发明人通过研究现有技术形成M0S晶体管的方法，发现现有技术为防止 接触体到栅极的短路通常采用控制通孔定位和减小接触体的关键尺寸的手段。但是，由于 栅极间距进一步的缩小，通孔定位要求变得非常难以实现。例如，当栅极间距小于100纳 米时，现有技术需要小于10纳米的定位控制和关键尺寸控制，以实现可制造的工艺窗口 (Process window)。如此高的尺寸控制要求导致现有技术所形成的M0S晶体管中接触体到 栅极的短路的几率较高。
[0036] 基于以上研究，本发明的发明人提出一种M0S晶体管的形成方法，在栅极结构的 顶表面上形成金属盖帽层，所述金属盖帽层作为牺牲层，为后续的绝缘盖帽层占据位置；再 形成第二介质层，所述第二介质层的顶表面与所述金属盖帽层的顶表面齐平；对所述金属 盖帽层进行离子注入，刻蚀去除所述金属盖帽层，形成暴露出所述栅极结构顶表面的开口， 在所述开口内形成绝缘盖帽层。所述绝缘盖帽层在后续工艺所形成的接触体发生偏移时， 可以作为栅电极和接触体之间的电隔离层，避免了接触体到栅极的短路。
[0037] 为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明 的具体实施例做详细的说明。
[0038] 需要说明的是，提供这些附图的目的是有助于理解本发明的实施例，而不应解释 为对本发明的不当的限制。为了更清楚起见，图中所示尺寸并未按比例绘制，可能会做放 大、缩小或其他改变。
[0039] 请参考图3,提供半导体衬底200,所述半导体衬底200上具有若干栅极结构(未示 出)，位于所述栅极结构两侧的半导体衬底200内的掺杂区201，位于所述半导体衬底200表 面且覆盖所述栅极结构侧壁的第一介质层205。
[0040] 所述半导体衬底200可以是硅衬底或者绝缘体上硅（SOI)衬底，所述半导体衬底 200也可以是锗衬底、硅锗衬底、砷化镓衬底或者绝缘体上锗衬底。本实施例中，所述半导体 衬底200为硅衬底，所述半导体衬底200作为后续工艺的工作平台。
[0041] 所述栅极结构包括位于所述半导体衬底200表面的栅介质层202、位于所述栅介 质层202上的栅电极203、和位于所述栅介质层202和所述栅电极203侧壁表面的侧墙204。 本实施例中，所述栅介质层202和所述栅电极203采用后栅（Gate-last)工艺形成，所述栅 介质层202的材料为高介电常数(高K)材料，例如所述栅介质层202的材料为Hf0 2、Al203、 Zr02、HfSi0、HfSi0N、HfTa0和HfZrO中的一种或几种；所述栅电极203的材料为金属，例如 所述栅电极 203 的材料为 W、Al、Cu、Ti、Ta、Co、TaN、NiSi、CoSi、TiN、TiAl 和 TaSiN 中的一 种或几种。所述栅介质层202和所述栅电极203构成高K金属栅结构（HKMG)，有利于提高 M0S晶体管击穿电压、减小漏电流、提高晶体管性能。采用后栅工艺形成所述栅介质层202 和栅电极203的具体方法可参考现有技术，在此不再赘述。在其他实施例中，所述栅介质层 202的材料还可以为氧化硅，所述栅电极203的材料还可以为多晶硅。所述侧墙204的材料 为氮化硅、氧化硅或者氮氧化硅，所述侧墙204用于在后续工艺中保护栅介质层202和栅电 极 203。
[0042] 所述掺杂区201位于所述栅极结构两侧的半导体衬底200内，本实施例中，所述掺 杂区201为待形成M0S晶体管的源区或漏区。当所述待形成M0S晶体管为PM0S晶体管时， 所述掺杂区201掺杂有P型杂质，如硼离子、铟离子或镓离子；当所述待形成M0S晶体管为 NM0S晶体管时，所述掺杂区201掺杂有N型杂质，如磷离子、砷离子或者锑离子。
[0043] 所述第一介质层205位于所述半导体衬底200表面且覆盖所述栅极结构的侧壁表 面。本实施例中，所述第一介质层205覆盖所述侧墙204的侧壁表面，且所述第一介质层 205的顶表面与所述栅电极203的顶表面齐平。所述第一介质层205的材料可以为氧化硅、 氮化硅、氮氧化硅或者低介电常数(低K)介质材料。本实施例中，所述第一介质层205的材 料为氧化硅。
[0044] 请参考图4,形成覆盖所述栅极结构顶表面的金属盖帽层206。
[0045] 本实施例中，所述栅极结构的侧壁被所述第一介质层205覆盖，所述第一介质层 205的顶表面与所述栅电极203的顶表面齐平，暴露出所述栅电极203的顶表面。米用选择 性沉积工艺在所述栅极结构的顶表面，即所述栅电极203的顶表面，形成金属盖帽层206。 本实施中，形成所述金属盖帽层206的工艺为无电极电镀（Electroless plating),也称为 化学镀，其在无外加电流的情况下借助合适的还原剂，使镀液中金属离子还原为金属，沉积 到基底表面，且无电极电镀工艺可以选择性的在金属基底上沉积金属材料。本实施例中，所 述第一介质层205暴露出所述栅电极203的顶表面，所述栅电极203的材料为金属，采用无 电极电镀工艺沉积金属材料时，所述金属材料选择性沉积在所述栅电极203的顶表面。在 沉积过程中，所述金属材料沿垂直和平行半导体衬底200表面的方向生长，直至覆盖满所 述栅电极203的顶表面，形成金属盖帽层206。所述金属盖帽层206的材料为钴、镍、钼、硅、 钨、钯、银和金中的一种或几种。本实施例中，所述金属盖帽层206的材料为钨。所述金属 盖帽层206的材料可以根据栅电极203和无电极电镀工艺的需要来选择，使得金属盖帽层 206与栅电极203的材料不同，且可以选择性沉积于栅电极203的顶表面。所述金属盖帽 层206的材料与所述栅电极203的材料不同，可以减少后续去除所述金属盖帽层206的工 艺中，对所述栅电极203的损伤。所述金属盖帽层206作为后续形成绝缘盖帽层的牺牲层， 为所述绝缘盖帽层占据位置，且形成所述金属盖帽层206的工艺为选择性沉积，可精确形 成于所述栅电极203的顶表面之上，不存在光刻工艺的对准问题，后续在金属盖帽层206的 位置形成绝缘盖帽层后，所述绝缘盖帽层也覆盖所述栅电极203的顶表面。
[0046] 在其他实施例中，形成覆盖所述栅电极的金属盖帽层采用化学气相沉积工艺，化 学气相沉积工艺也可以选择性的在所述栅电极的顶表面形成金属盖帽层。
[0047] 请参考图5,形成覆盖所述第一介质层205的第二介质层207,所述第二介质层207 的顶表面与所述金属盖帽层206的顶表面齐平。
[0048] 具体的，在所述第一介质层205上沉积第二介质材料层(未图示)，所述第二介质材 料层覆盖所述金属盖帽层206,且所述第二介质材料层的厚度大于所述金属盖帽层206的 高度。本实施例中，形成所述第二介质材料层的工艺为化学气相沉积，所述第二介质材料层 的材料为氧化硅。在其他实施例中，所述第二介质材料层的材料还可以为氮化硅、氮氧化硅 或者低K介质材料。采用化学机械抛光工艺研磨所述第二介质材料层，直至暴露出所述金 属盖帽层206的顶表面，形成第二介质层207。在一实施例中，采用化学机械抛光工艺研磨 所述第二介质材料层，直至暴露出所述金属盖帽层206的顶表面后，继续研磨所述第二介 质材料层和金属盖帽层206,以增大第二介质层207暴露出的金属盖帽层206顶表面的面 积，有利于后续去除所述金属盖帽层206。
[0049] 请参考图6,刻蚀所述金属盖帽层206 (参考图5)，形成暴露出所述栅极结构顶表 面的开口 208。
[0050] 在刻蚀所述金属盖帽层206之前，对所述金属盖帽层206进行离子注入。对所述 金属盖帽层206进行离子注入的注入离子为氟离子、氯离子和溴离子中的一种或几种。所 述金属盖帽层206的材料为金属，对所述金属盖帽层206进行离子注入后，金属材料的晶格 被破坏，键能降低，后续刻蚀所述金属盖帽层206的刻蚀速率提高。另一方面，对所述金属 盖帽层206进行离子注入的注入离子为氟离子、氯离子或者溴离子，注入离子进入金属盖 帽层206后与金属离子形成的化学键键能小于原金属离子之间的键能，且金属材料的卤族 化合物通常为气态，有利于刻蚀速率的提高。本实施例中，所述金属盖帽层206的材料为 钨，对所述金属盖帽层206进行离子注入的注入离子为氟离子，氟离子可以破坏钨材料中 的钨-钨键，且钨的氟化物为气态，可以提高钨材料的刻蚀速率。
[0051] 刻蚀所述金属盖帽层206可以采用湿法刻蚀工艺。所述湿法刻蚀工艺对所述第二 介质层207和所述栅电极203具有选择性，可以在去除所述金属盖帽层206的同时，减少 对所述第二介质层207和栅电极203的影响。本实施例中，所述金属盖帽层的材料为钨， 所述湿法刻蚀工艺的刻蚀溶液包括质量百分比为10%?40%的双氧水（H 202)、质量百分比 为0· 1%?15%的有机酸盐（Organic acid salt)、质量百分比为0· 1%?0· 5%的氨（順3)、 和水（H20)，所述刻蚀溶液的温度为30摄氏度?60摄氏度。所述的有机酸盐可以为羧酸盐 (Carboxylic acid salt)或者朽1檬酸盐（Salt of citric acid)。由于在湿法刻蚀工艺之 前，对所述金属盖帽层206进行了离子注入，提高了刻蚀速率，可以减少对所述栅电极203 和第二介质层207的损伤；另外，上述刻蚀溶液在刻蚀金属盖帽层206的过程中，对所述栅 电极203和第二介质层207具有较高的选择性，可以进一步减少对所述栅电极203和第二 介质层207的损伤。
[0052] 在另一实施例中，刻蚀所述金属盖帽层206的湿法刻蚀工艺的刻蚀溶液包括质量 百分比为2%?20%的硝酸（圆0 3)、质量百分比为2%?20%的羧酸（Carboxylic acid)、 和水（H20)，所述刻蚀溶液的温度为10摄氏度?60摄氏度；所述羧酸为柠檬酸（Citric acid)、酒石酸（Tartaric acid)、苹果酸（Malic acid)、草酸（Ethanedioic acid)和草酸 铵（Ammonium oxalate)中的一种或几种。在另一实施例中，刻蚀所述金属盖帽层206的湿 法刻蚀工艺的刻蚀溶液为双氧水（H202)、硝酸铁（FeN03)、丙二酸（Malonic Acid)和水（H20) 的混合溶液，所述刻蚀溶液的温度为10摄氏度?100摄氏度。在另一实施例中，刻蚀所述 金属盖帽层206的湿法刻蚀工艺的刻蚀溶液为氨水、双氧水和水的混合溶液，所述刻蚀溶 液的温度为60摄氏度?80摄氏度。当所述金属盖帽层206的材料为钨系金属或钛系金属 时，上述的湿法刻蚀的刻蚀溶液对所述栅电极203和第二介质层207具有较高的选择性，可 以在刻蚀所述金属层206的同时，减少对所述栅电极203和第二介质层207的损伤。
[0053] 在其他实施例中，刻蚀所述金属盖帽层采用干法刻蚀工艺，如反应离子刻蚀工艺， 所述干法刻蚀工艺可以通过调节工艺参数对所述第二介质层和栅电极具有选择性，在刻蚀 所述金属盖帽层的同时，减少对所述第二介质层和栅电极的损伤。
[0054] 请参考图7,在所述开口 208 (参考图6)内形成绝缘盖帽层209。
[0055] 具体的，在所述第二介质层207上沉积绝缘盖帽材料层(未图示)，所述绝缘盖帽材 料层填充满所述开口 208。本实施例中，沉积所述绝缘盖帽材料层的工艺为化学气相沉积。 接着，采用化学机械抛光工艺研磨所述绝缘盖帽材料层，直至暴露出所述第二介质层207 的顶表面，位于所述开口 208内的绝缘盖帽材料层构成绝缘盖帽层209。所述绝缘盖帽层 209的材料可以为氮化硅或者氮氧化硅，所述绝缘盖帽层209的材料还可以为其他低K电介 质材料。所述绝缘盖帽层209的材料与所述第二介质层207、第一介质层205和后续形成的 第三介质层的材料不同，以确保在后续的通孔刻蚀过程中，对所述绝缘盖帽层209的损伤 较小。
[0056] 请参考图8,形成覆盖所述绝缘盖帽层209和第二介质层207的第三介质层210， 刻蚀所述第三介质层210、第二介质层207和第一介质层205,形成暴露出所述掺杂区201 的通孔211。
[0057] 具体的，采用化学气相沉积工艺形成覆盖所述绝缘盖帽层209和第二介质层207 的第三介质层210。所述第三介质层210的材料可以为氧化硅、氮化硅、氮氧化硅或者低K 电介质材料，本实施例中，所述第三介质层210的材料为氧化硅。所述第三介质层210作为 层间介质层，后续可以在所述第三介质层210上形成层间金属布线。在形成第三介质层210 后，在所述第三介质层210上形成图形化的光刻胶层(未图示)，所述图形化的光刻胶层具有 与待形成通孔对应的开口，以所述图形化的光刻胶层为掩膜，采用干法刻蚀工艺刻蚀所述 第三介质层210、第二介质层207和第一介质层205,直至暴露出所述掺杂区201的表面，形 成通孔211，去除所述图形化的光刻胶层。本实施例中，由于所述栅电极203的顶表面具有 绝缘盖帽层209,所述绝缘盖帽层209的材料与所述第一介质层203、第二介质层207和第 三介质层210的材料不同，在刻蚀通孔211的过程中，即使受限于光刻精度，所述通孔211 偏离预设位置，偏向栅电极203,由于刻蚀工艺对所述绝缘盖帽层209具有较高的刻蚀选择 t匕，对所述绝缘盖帽层209的刻蚀较少，使得在形成通孔211后，所述栅电极203的顶表面 依然被所述绝缘盖帽层209覆盖，所述栅电极203可以与后续形成的接触体隔离。
[0058] 请参考图9,在所述通孔211 (参考图8)内形成接触体212。
[0059] 本实施例中，在所述通孔211内形成接触体212之前，在所述通孔211的底部形成 硅化物层(未图示)。具体包括：首先，采用物理气相沉积、化学气相沉积或者原子层沉积工 艺在在所述通孔211底部，即所述通孔211暴露出的掺杂区201表面形成硅化物金属层，所 述硅化物金属层的材料可以为镍、钴、钽、钛、钨、钼、钯、铝、钇、铒和镱中的一种或几种；对 所述硅化物金属层进行退火，使所述硅化物金属层与所述掺杂区201的硅原子反应形成硅 化物层；采用湿法刻蚀工艺去除未反应的硅化物金属层。所述硅化物层可以减少后续形成 的接触体与掺杂区201之间的电阻。
[0060] 在所述通孔211内形成接触体212的工艺包括：采用化学气相沉积或者物理气相 沉积工艺形成填充满所述通孔211的接触材料层；采用化学机械抛光工艺研磨所述接触材 料层，直至暴露出所述第三介质层210的顶表面，位于所述通孔211内的接触材料层构成接 触体212。所述接触体212的材料可以为钨、铜或者铝。
[0061] 图10示出了在采用光刻工艺形成通孔211 (参考图8)未对准时的情况，所述通 孔211并不完全位于相邻侧墙204之间掺杂区201之上，而是发生偏移，使得所述通孔211 暴露出部分栅极结构，使得所形成的接触体212的位置也发生偏移。本实施例中，由于所 述栅电极203的顶表面覆盖有绝缘盖帽层209,在所述通孔211内形成接触体212之后，所 述接触体212与所述栅电极203通过所述绝缘盖帽层209电学隔离，不会由于接触孔211 的偏差而产生接触体到栅电极（CTG :contact-t〇-gate)的短路，构成了自对准接触（SAC : Self-Align contact)。
[0062] 虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本 发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所 限定的范围为准。
【权利要求】
1. 一种MOS晶体管的形成方法，其特征在于，包括： 提供半导体衬底，所述半导体衬底上具有若干栅极结构，位于所述栅极结构两侧的半 导体衬底内的掺杂区，位于所述半导体衬底表面且覆盖所述栅极结构侧壁的第一介质层； 形成覆盖所述栅极结构顶表面的金属盖帽层； 形成覆盖所述第一介质层的第二介质层，所述第二介质层的顶表面与所述金属盖帽层 的顶表面齐平； 对所述金属盖帽层进行离子注入； 刻蚀所述金属盖帽层，形成暴露出所述栅极结构顶表面的开口； 在所述开口内形成绝缘盖帽层。
2. 如权利要求1所述的M0S晶体管形成方法，其特征在于，对所述金属盖帽层进行离子 注入适于提高所述金属盖帽层的刻蚀速率。
3. 如权利要求1所述的M0S晶体管形成方法，其特征在于，对所述金属盖帽层进行离子 注入的注入离子为氟离子、氯离子和溴离子中的一种或几种。
4. 如权利要求1所述的M0S晶体管形成方法，其特征在于，所述金属盖帽层的材料为 钻、镇、销、娃、鹤、钮、银和金中的一种或几种。
5. 如权利要求4所述的M0S晶体管形成方法，其特征在于，形成所述金属盖帽层的工艺 为选择性沉积工艺。
6. 如权利要求5所述的M0S晶体管形成方法，其特征在于，所述选择性沉积工艺为无电 极电镀或者化学气相沉积。
7. 如权利要求1所述的M0S晶体管形成方法，其特征在于，刻蚀所述金属盖帽层采用湿 法刻蚀工艺。
8. 如权利要求7所述的M0S晶体管形成方法，其特征在于，所述湿法刻蚀工艺的刻蚀溶 液为氨水、双氧水和水的混合溶液，所述刻蚀溶液的温度为60摄氏度?80摄氏度。
9. 如权利要求7所述的M0S晶体管形成方法，其特征在于，所述湿法刻蚀工艺的刻蚀溶 液包括质量百分比为10%?40%的双氧水、质量百分比为0. 1%?15%的有机酸盐、质量百 分比为0. 1%?0. 5%的氨、和水，所述刻蚀溶液的温度为30摄氏度?60摄氏度。
10. 如权利要求9所述的M0S晶体管形成方法，其特征在于，所述有机酸盐为羧酸盐或 者朽1檬酸盐。
11. 如权利要求7所述的M0S晶体管形成方法，其特征在于，所述湿法刻蚀工艺的刻蚀 溶液包括质量百分比为2%?20%的硝酸、质量百分比为2%?20%的羧酸、和水，所述刻蚀 溶液的温度为10摄氏度?60摄氏度。
12. 如权利要求11所述的M0S晶体管形成方法，其特征在于，所述羧酸为柠檬酸、酒石 酸、苹果酸、草酸和草酸铵中的一种或几种。
13. 如权利要求7所述的M0S晶体管形成方法，其特征在于，所述湿法刻蚀工艺的刻蚀 溶液为双氧水、硝酸铁、丙二酸和水的混合溶液，所述刻蚀溶液的温度为10摄氏度?1〇〇摄 氏度。
14. 如权利要求1所述的M0S晶体管形成方法，其特征在于，刻蚀所述金属盖帽层采用 干法刻蚀工艺。
15. 如权利要求1所述的M0S晶体管形成方法，其特征在于，所述绝缘盖帽层的材料为 氮化硅或者氮氧化硅。
16. 如权利要求1所述的MOS晶体管形成方法，其特征在于，还包括：在形成绝缘盖帽 层后，形成覆盖所述绝缘盖帽层和第二介质层的第三介质层；刻蚀所述第三介质层、第二介 质层和第一介质层，形成暴露出所述掺杂区的通孔；在所述通孔内形成接触体。
17. 如权利要求16所述的MOS晶体管形成方法，其特征在于，所述第一介质层、所述第 二介质层和所述第三介质层的材料为氧化硅。
18. 如权利要求16所述的MOS晶体管形成方法，其特征在于，还包括，在所述通孔内形 成接触体之前，在所述通孔的底部形成硅化物层。
19. 如权利要求1所述的MOS晶体管形成方法，其特征在于，所述栅极结构包括位于所 述半导体衬底表面的栅介质层、位于所述栅介质层上的栅电极、和位于所述栅介质层和所 述栅电极侧壁表面的侧墙。
20. 如权利要求19所述的MOS晶体管形成方法，其特征在于，所述栅介质层的材料为氧 化硅或者高介电常数材料，所述栅电极的材料为多晶硅或者金属。
【文档编号】H01L21/336GK104143515SQ201310170482
【公开日】2014年11月12日 申请日期:2013年5月9日 优先权日:2013年5月9日
【发明者】三重野文健 申请人:中芯国际集成电路制造(上海)有限公司