非易失性存储器结构及其制造方法
【专利摘要】本发明公开了一种具有源极和漏极的非易失性存储器结构及其制造方法。该非易失性存储器结构包括一衬底和在所述衬底上的一介电层；所述非易失性存储器结构可进一步包含一栅极在介电层上，它可以是一个浮动栅极；在漏极侧上有一凹陷且极接近介电层的底部角落；所述凹陷是用来降低存储器的介电层在受一偏压时其底部角落周围的电场密度，以减少介电层的损伤。
【专利说明】非易失性存储器结构及其制造方法
【技术领域】
[0001]本发明与非易失性存储器结构有关。
【背景技术】
[0002]对非易失性存储器而言，耐用度向来是一个挑战。阈值电压的窗口闭合曲线(threshold voltage window closure)是用来描述编程状态与擦除状态时阈值电压的差异，也是用来侦测非易失性存储器耐用度，当阈值电压的窗口闭合曲线的值太小时，所测非易失性存储器就被视为退化。一般认为，造成退化的主要原因是隧穿层的完整性遭到破坏，因此，人们试着改变隧穿层的材料或生长工艺来改善其耐用度，但其功效皆极其有限。
【发明内容】
[0003]本发明的主要目的是针对隧穿层的完整性遭到破坏的另一个主要原因进行改善，以减少因为电荷进出浮动栅极时被隧穿层中的缺陷所捕捉进而造成功能退化。所述的隧穿层，一般为介电材料制成并且位于非易失存储器浮动栅极下方，其位于热载子因Fowler-Nordheim隧穿或直接隧穿时进出浮动栅极的路径上，由于其所处位置使其极易受热载子破坏。受热载子破坏产生的缺陷主要分布在介电隧穿层中或在介电隧穿层底部与衬底相接的表面，另外一个缺陷主要分布的地方在介电隧穿层上表面与浮动栅极底部区域相接的表面。造成热载子破坏的一个主要因素是由于非易失存储器的漏极与隧穿层相接的区域的电场密度太大所造成。
[0004]根据本发明，一位于衬底上的非易失性存储器结构具有一凹陷在漏极侧，所述的凹陷接靠着介电层使得当浮动栅极与漏极有一电位差时，凹陷可降低该介电层底部角落附近的电场密度(称为角落电场密度)，在某些实施例中，在漏极侧的角落电场密度可低于或等于源极侧的角落电场密度。
[0005]在某些特定的实施例中，凹陷的漏极结构可降低角落电场密度至不大于介电层101底部角落之间区域的电场密度的1.3倍。
[0006]凹陷的深度可为100埃，在某些特定的实施例中，可为200埃。
[0007]所述的凹陷可以由刻蚀或氧化步骤制成，在某些特定的实施例中，干刻蚀可用来挖除衬底的表面，在某些特定的实施例中，热氧化可用来在漏极侧生成一氧化层并接着将氧化层去除以形成一凹陷漏极的结构。
【专利附图】
【附图说明】
[0008]图1描绘根据一实施例的非易失性存储器结构。
[0009]图2描绘根据一实施例的非易失性存储器结构。
[0010]图3A至图3B描绘根据一实施例的电场密度分布。
[0011]图4描绘根据一实施例的非易失性存储器单元具有可调整的角落角度。
[0012]图5A至图5B描绘一实施例中形成一凹陷漏极的方法。
[0013]图6A至图6C描绘一实施例中形成一凹陷漏极的方法。
[0014]主要元件符号说明:
[0015]10非易失性存储器结构
[0016]15存储器叠层
[0017]20第一掺杂区/漏极
[0018]100 衬底
[0019]101 (第一)介电层
[0020]102 (第一)栅极层/导电层
[0021]103第二介电层
[0022]104第二栅极层/导电层
[0023]150氧化层
[0024]201 重叠区
[0025]202凹陷侧壁
[0026]205掺杂轮廓
[0027]1001 第一部份
[0028]1002第二部份/凹陷表面
[0029]1010底部角落
[0030]1015 区域
【具体实施方式】
[0031]在下文中参看随附图式更全面地描述本发明的实施例，随附图式形成实施例的部分且通过说明而展示可实践本发明的特定例示性实施例。然而，本发明可以许多不同形式体现且不应被解释为限于本文中所阐述的实施例；实情为，提供此等实施例以使得本发明将为透彻且完整的，且将会将本发明的范畴完全地传达给熟习此项技术者。
[0032]图1描述一非易失性存储器单元10，所述的非易失性存储器是可编程，也就是储存在单元中的存储是可编程或擦除的。在某些实施例中，可以是一闪存、一 EPR0M、或一EEPROM0单元10包含一衬底100与一在衬底上方的介电层101，衬底100的上表面可分为两块彼此高低有差异的部份:一第一部份1001与一第二部份1002。此高低差异可借助具有高倍率的观测仪器如 SEM(scanning electron microscope)或 TEM(transmiss1n electronmicroscope)来加以辨识。第一部份1001位于介电层101的下方，第二部份1002实质上与介电层101的底部角落1010相接，第一部份1001的表面较第二部份1002的表面来得高。在介电层101上有一导电层102。在某些实施例中，所述的导电层102也可为单兀10的栅极或浮动栅极。介电层101也可称为存储器单元10的隧穿层，主要是用来作为热载子从衬底100注入导电层102的势垒，介电层101也可用来作为被导电层102所捕捉的电荷进入衬底100的势垒。导电层102可为存储器单元10的浮动栅其功能是用来作为容纳被捕捉电荷的空间，而被捕捉的电荷可在擦除的过程中进入衬底100中。第一部份1001提供一通道供载子在介电层101下方移动，第二部份1002是用来作为存储器单元10的漏极。
[0033]图2描述一具有掺杂轮廓205的非易失性存储器单元10。除了部份位于介电层101下方的重叠区201，其漏极有一较第一部份1001上表面为低的凹陷上表面1002。根据本发明，当导电层102与漏极20间有一电位差存在时，所述的凹陷漏极20可用来降低介电层101在靠漏极的底部角落1010的电场密度。上表面1002的凹陷深度是量自第一部份1001的表面水平面至凹陷漏极20的底部。在某些实施例中，凹陷深度介于150至200埃之间。
[0034]图3A描述一实施例当其漏极的凹陷深度在200埃时在擦除过程的电场密度分布，导电层102与漏极20间的电位差为-10伏。图3B显示的是图3A沿着介电层101与衬底100的接口间的电场密度分布图，其中X轴是沿着源极至漏极的方向，Y轴代表在介电层101上表面测得的电场密度。显然地，在漏极侧的角落电场强度较源极侧的角落电场强度来得低。凹陷深度可大于200埃，在某些实施例中，凹陷深度介于150至200埃之间。
[0035]除了深度之外，漏极的凹陷轮廓也是可调整的，如图4所描述，凹陷角落的角度Θ可以是90度左右，也就是说凹陷的侧壁202与介电层101的侧壁1015实质为共平面。侧壁202也可设计为一斜面，在某些实施例中，角度Θ介于80到90度间，又在某些实施例中，角度Θ介于75到90度间。
[0036]凹陷的漏极结构可以降低在介电层101底部角落之间区域的电场密度与介电层101底部角落的电场密度的差异。在某些实施例中，角落电场密度不超过介电层101底部角落之间区域的电场密度的1.3倍。在某些实施例中，角落电场密度不超过介电层101底部角落之间区域的电场密度的1.15倍。漏极的凹陷深度与凹陷角落的角度是主要用来调整角落电场密度的旋钮。
[0037]形成如图4所示凹陷的其中一个方法如图5A-5B所示，一非易失性存储器薄膜叠层15具有一第一介电层101、一第一栅极102、一第二介电层103与一第二栅极104，其中第一栅极102为浮动栅而第二栅极104为控制栅。第一介电层101又称为隧穿层，所述的薄膜叠层15位于衬底100上。一第一掺杂区20形成在衬底100中并且接靠着第一介电层101的底部角落1010。第一掺杂区20的轮廓可以在热处理的步骤后伸入第一介电层101的下方的一个区域1015。一黄光光刻工艺可用来遮住其它区域并只露出第一掺杂区20,接着再以一刻蚀步骤将漏极侧的表面挖开以形成如图5B所示的一具有凹陷的第一掺杂区20。所使用的刻蚀步骤以非等向性刻蚀为佳，主要是将衬底100的表面擦除而不会伤害到薄膜叠层15的侧壁。第一掺杂区20也可在刻蚀后形成，在某些实施例中，第一掺杂区20可为非易失性存储器薄膜叠层15的漏极。
[0038]图6A-6C描述一形成如图4所不凹陷的另一个方法,有一具有预定大小的非易失性存储器薄膜叠层15位于衬底100上，接着如图6B所示以一氧化工艺来氧化所述衬底100位于第一掺杂区20的表面以形成一氧化层150。接着可用选择性刻蚀将在第一掺杂区20表面的氧化层150擦除，进而生成一如图6C所示的凹陷。在某些实施例中，第一掺杂区20可为非易失性存储器薄膜叠层15的漏极。
[0039]以上实例及描述中已充分地描述本发明的方法及特征。应理解，在不脱离本发明的精神的情况下的任何修改或改变意欲涵盖于本发明的保护范畴中。
【权利要求】
1.一种非易失性存储器结构，包含: 一衬底； 一在衬底上的介电层； 一在介电层上的导电层 '及 一位于漏极侧的凹陷，其中该凹陷靠近该介电层的底部角落。
2.根据权利要求1所述的非易失性存储器结构，其中该介电层为一隧穿层且该导电层为一浮动栅极。
3.根据权利要求1所述的非易失性存储器结构，其中该凹陷的深度介于100至200埃。
4.根据权利要求1所述的非易失性存储器结构，其中该凹陷的深度介于150至200埃。
5.根据权利要求1所述的非易失性存储器结构，其中该凹陷的侧壁与该介电层的侧壁共平面。
6.根据权利要求1所述的非易失性存储器结构，其中该凹陷角落的角度介于75到90度。
7.根据权利要求1所述的非易失性存储器结构，其中该凹陷角落的角度介于80到90度。
8.一种具有浮动栅极与漏极的非易失性存储器单元，该单元中包含: 一位于该浮动栅极下的介电隧穿层，其中该介电隧穿层是用来作为热载子移动出或入该浮动栅极的势垒； 一位于漏极并且接于该介电隧穿层底部角落的一凹陷，当浮动栅极与漏极有一电位差时，该凹陷可降低该介电隧穿层底部角落附近的电场密度。
9.根据权利要求8所述的非易失性存储器单元，其中该凹陷的深度介于150至200埃。
10.根据权利要求8所述的非易失性存储器单元，其中该凹陷的侧壁与该介电隧穿层的侧壁共平面。
11.根据权利要求8所述的非易失性存储器单元，其中该凹陷角落的角度介于75到90度。
12.—制造一非易失性存储器结构的方法，其方法包含: 在一衬底上形成一薄膜叠层，其中该薄膜叠层包含一在该衬底上的介电层与一在该介电层上用来作为电荷储存的导电层； 于该衬底中形成一第一掺杂区；及 于该第一掺杂区中形成一凹陷且该凹陷接靠于该介电层的底部角落。
13.根据权利要求12所述的方法，其中形成该凹陷于第一掺杂区中进一步包含一刻蚀步骤。
14.根据权利要求12所述的方法，其中形成该凹陷于第一掺杂区中进一步包含一氧化步骤形成一氧化层。
15.根据权利要求14所述的方法进一步包含一选择性刻蚀步骤用来擦除该氧化层。
【文档编号】H01L29/788GK104051544SQ201310222033
【公开日】2014年9月17日 申请日期:2013年6月5日 优先权日:2013年3月12日
【发明者】林道远, 周承翰, 杨怡箴, 张耀文, 卢道政 申请人:旺宏电子股份有限公司