半导体结构的形成方法
【专利摘要】一种半导体结构的形成方法，所述半导体结构的形成方法包括：提供半导体衬底；在所述衬底表面形成介质层；在所述介质层内形成底部宽度大于顶部宽度的通孔，所述通孔暴露出半导体衬底的部分表面；在所述通孔内形成填充满所述通孔的鳍部，所述鳍部的表面与介质层的表面齐平；刻蚀所述介质层，使所述被刻蚀后的介质层表面低于所述鳍部的顶部表面。所述半导体结构的形成方法可以提高形成的鳍部质量，从而提高晶体管的性能。
【专利说明】半导体结构的形成方法
【技术领域】
[0001] 本发明涉及半导体【技术领域】，特别涉及一种半导体结构的形成方法。
【背景技术】
[0002] 随着半导体工艺技术的不断发展，工艺节点逐渐减小，后栅（gate-last)工艺得到 了广泛应用，以获得理想的阈值电压，改善器件性能。但是当器件的特征尺寸进一步下降 时，即使采用后栅工艺，常规的MOS场效应管的结构也已经无法满足对器件性能的需求，多 栅器件作为常规器件的替代得到了广泛的关注。
[0003] 鳍式场效应晶体管是一种常见的多栅器件，图1示出了现有技术的一种鳍式场效 应晶体管的立体结构示意图。如图1所示，包括：半导体衬底10,所述半导体衬底10上形成 有凸出的鳍部11，鳍部11 一般是通过对半导体衬底10刻蚀后得到的；介质层12,覆盖所述 半导体衬底10的表面以及鳍部11的侧壁的一部分；栅极结构13,横跨在所述鳍部11上， 覆盖所述鳍部11的部分顶部和侧壁，栅极结构13包括栅介质层（图中未示出）和位于栅介 质层上的栅电极（图中未示出）。对于鳍式场效应晶体管，鳍部11的顶部以及两侧的侧壁与 栅极结构13相接触的部分都成为沟道区，即具有多个栅，有利于增大驱动电流，改善器件 性能。
[0004] 现有技术形成的轄式场效应晶体管的性能有待进一步的提1?。
【发明内容】
[0005] 本发明解决的问题是提供一种半导体结构的形成方法，提高鳍式场效应晶体管的 性能。
[0006] 为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供半导体衬 底；在所述衬底表面形成介质层；在所述介质层内形成底部宽度大于顶部宽度的通孔，所 述通孔暴露出半导体衬底的部分表面；在所述通孔内形成填充满所述通孔的鳍部，所述鳍 部的表面与介质层的表面齐平；刻蚀所述介质层，使所述被刻蚀后的介质层表面低于所述 鳍部的顶部表面。
[0007] 可选的，所述介质层的材料为氧化硅、氮氧化硅或氮化硅中的一种或几种。
[0008]可选的，所述介质层的厚度为100人?3000A。
[0009] 可选的，所述介质层的湿法刻蚀速率沿垂直方向，从半导体衬底表面至介质层表 面逐渐降低。
[0010] 可选的，所述介质层材料的致密度随介质层与半导体衬底的距离增加而升高。
[0011] 可选的，形成所述介质层的方法包括：在所述半导体衬底表面，沉积形成子介质 层，并对所述子介质层进行等离子体处理；循环上述工艺步骤，依次形成若干子介质层，上 述子介质层堆叠形成介质层。
[0012] 可选的，所述子介质层的厚度范围为20A-400人。
[0013] 可选的，所述子介质层的材料为氧化硅，采用常压化学气相沉积工艺形成所述子 介质层，其中反应气体为正硅酸乙酯、SiH4中的一种或两种，以及O2或O3中的一种或两种， 反应温度为700°C?1000°C。
[0014] 可选的，所述等离子体处理为氧等离子体处理，采用的气体为O2或O3，其中，O2或 O3的流量范围为50sccm?500sccm，等离子体处理的时间为5s?60s，射频功率为30W? IOOOff0
[0015] 可选的，保持氧等离子体处理的时间不变，随子介质层与半导体衬底之间可选的， 循环上述工艺步骤的次数为5?30。
[0016] 可选的，所述通孔的顶部宽度范围为5nm?20nm，所述通孔的底部宽度范围为 30nm?500nm
[0017] 可选的，所述鳍部侧壁与半导体衬底表面所成的角度范围为70°?88°。
[0018] 可选的，形成所述通孔的方法包括：采用干法刻蚀，以所述半导体衬底为刻蚀停止 层，在介质层内形成第一开口；采用湿法刻蚀工艺，对第一开口的侧壁进行刻蚀，形成通孔。
[0019] 可选的，所述第一开口的宽度为5nm?150nm。
[0020] 可选的，所述干法刻蚀的工艺为感应耦合等离子体刻蚀工艺，其中，刻蚀气体为 C4F6、C4F8、CF4、C5F8中的一种或几种，辅助气体为Ar、02、He或N2中的一种或几种，反应压强 为10毫托?100毫托，电极功率1000W?3000W。
[0021] 可选的，所述湿法刻蚀工艺采用的刻蚀溶液为HF的水溶液，HF与H2O的摩尔比为 1:1 ?1:1000。
[0022] 可选的，形成所述鳍部的方法包括：采用外延工艺，在所述通孔内形成填充满所述 通孔并覆盖部分介质层的鳍部材料层；以所述介质层为停止层，对所述鳍部材料层进行平 坦化，形成表面与介质层表面齐平的鳍部。
[0023] 可选的，所述被刻蚀后的介质层表面与鳍部的顶部表面的高度差为300 A、'2000/L
[0024] 可选的，还包括，在所述表面低于所述鳍部的介质层表面形成横跨所述鳍部的栅 极结构，所述栅极结构覆盖鳍部部分侧壁和顶部表面；形成位于所述栅极结构两侧的鳍部 内的源/漏极。
[0025] 与现有技术相比，本发明的技术方案具有以下优点：
[0026] 本发明的技术方案中，在半导体衬底表面形成介质层之后，在所述介质层内形成 位于半导体衬底表面的上窄下宽的通孔，然后在所述通孔内外延形成鳍部。由于所述通孔 上窄下宽，所以形成的鳍部具有倾斜的侧壁，并且所述鳍部被介质层包围，所以在生长过程 中，不会发生歪曲或坍塌等现象，能够提高形成的鳍部质量。
[0027] 进一步，本发明形成的介质层的湿法刻蚀速率沿垂直方向，从半导体衬底表面至 介质层表面逐渐降低。在所述介质层内通过干法刻蚀工艺形成上下宽度一致的第一开口之 后，采用湿法刻蚀工艺刻蚀所述第一开口的侧壁，由于所述介质层的湿法刻蚀速率从半导 体衬底表面至介质层表面位置处沿垂直方向逐渐降低，所以，采用湿法刻蚀过程中，所述介 质层越靠近半导体衬底表面处的刻蚀速率越大，而越接近所述介质层表面位置处刻蚀速率 越低，这样，在介质层底部位置处横向刻蚀的介质层材料较多，而在介质层表面位置处去除 的介质层材料较少，所以形成的所述通孔的底部宽度大于顶部宽度，上窄下宽的通孔，工艺 步骤简单。并且通过介质层的湿法速率可以调整所述通孔侧壁的倾斜角度。
【专利附图】
【附图说明】
[0028] 图1是本发明的现有技术中形成的鳍式场效应晶体管晶体管的结构示意图；
[0029] 图2至图10是本发明的实施例的鳍式场效应晶体管的形成过程的示意图。
【具体实施方式】
[0030] 如【背景技术】中所述，现有技术形成的鳍式场效应管的性能有待进一步的提高。
[0031] 研究发现，现有技术一般都采用刻蚀半导体衬底的方法形成所述鳍式场效应晶体 管的鳍部，由于鳍部的高度与宽度之比较大，在鳍部的宽度要求较低的情况下，在刻蚀形成 鳍部结构的过程中容易发生鳍部倒塌或歪曲等现象，从而影响在所述鳍部上形成的鳍式场 效应晶体管的性能。
[0032] 本实施例中，采用外延工艺，形成具有倾斜侧壁的，下宽上窄的鳍部，所述鳍部不 易倒塌，能够有效提高形成的鳍式场效应晶体管的性能。
[0033] 为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明 的具体实施例作详细的说明。
[0034] 请参考图2,提供半导体衬底100。
[0035] 所述半导体衬底100的材料包括硅、锗、锗化硅、砷化镓等半导体材料。本实施例 中，所述半导体衬底100的材料为硅。采用体硅衬底作为半导体衬底100可以降低形成鳍 式场效应晶体管的成本，并且与现有的平面晶体管的制作工艺兼容。
[0036] 请参考图3,在所述半导体衬底100表面形成介质层200。
[0037] 所述介质层200的厚度为100人?3000A，所述介质层200的材料为氧化硅、氮 氧化硅或氮化硅。
[0038] 所述介质层200的湿法刻蚀速率沿垂直方向，从半导体衬底表面向上至所述介质 层200表面逐渐降低。
[0039] 具体的，本实施例中，所述介质层200的材料可以是氧化硅。形成所述介质层200 的方法包括：在所述半导体衬底100的表面，沉积工艺形成子介质层，并对所述子介质层进 行氧等离子体处理；循环上述工艺步骤，依次形成若干子介质层，上述子介质层堆叠形成介 质层。
[0040] 采用常压化学气相沉积工艺形成所述子介质层，其中反应气体为正硅酸乙酯、 SiH4中的一种或两种，以及O2或O3中的一种或两种，反应温度为700°C?1000°C。所述子 介质层的厚度为20人?100人。在本发明的其他实施例中，还可以采用低压化学气相沉积等 其他工艺形成所述子介质层。
[0041] 所述氧等离子体处理采用的气体为O2或O3，其中，O2或O3的流量范围为50sccm? 500sccm，等离子体处理的时间为5s?60s，射频功率为30W?1000W。
[0042] 循环上述工艺步骤5?30次，最终形成5?30个堆叠的子介质层作为介质层200。 并且随着循环次数的增加，形成的子介质层与半导体衬底之间的距离逐渐增加，在保持氧 等离子体处理时间不变的情况下，可以逐渐提高对后续形成的子介质层进行氧等离子体处 理的射频功率，来降低子介质层的湿法刻蚀速率。例如，本实施例中，进行5次循环工艺，形 成由5个子介质层堆叠的介质层200,并且，第一循环工艺中氧等离子体处理的射频功率为 100W、第二循环工艺中氧等离子体处理的射频功率为200W、第三循环工艺中氧等离子体处 理的射频功率为300W、第四循环工艺中氧等离子体处理的射频功率为400W、第五循环工艺 中氧等离子体处理的射频功率为500W。在本发明的其他实施例中，还可以保持射频功率不 变，逐渐提高对后续形成的子介质层进行氧等离子体处理的时间。
[0043] 采用化学气相沉积工艺形成的氧化硅或氮氧化硅层中内部具有较多的硅原子的 悬挂间，氧化硅的反应活性较高并且氧化层结构比较疏松，所以湿法刻蚀速率较高。对所述 子介质层采用氧等离子体处理之后，氧原子进入子介质层中，饱和硅原子表面的悬挂健，提 高子介质层的材料致密度，从而降低所述子介质层的湿法刻蚀速率。随着依次形成的子介 质层与半导体衬底表面距离的增加，逐渐提高氧等离子体处理的时间或者提高氧等离子体 处理的射频功率，使得进入子介质层中氧原子的数量逐渐提高，从而使最终形成的介质层 中，悬挂键的数量随介质层与半导体衬底表面距离的增加而降低，从而使最终形成的介质 层200的湿法刻蚀速率沿垂直方向，从半导体衬底表面至所述介质层200表面逐渐降低。
[0044] 在本发明的其他实施例中，位于半导体衬底表面的最底层的子介质层可以不进行 氧等离子体处理，所述最底层的子介质层的湿法刻蚀速率最高。
[0045] 在本发明的其他实施例中，也可以直接一次形成较大厚度的氧化硅层之后，对所 述氧化硅层进行氧气处理。但是由于所述氧化硅层的厚度较高，氧原子进入所述氧化硅层 内的深度有限，会使得所述介质层的湿法刻蚀速率变化率较大，使得介质层表面位置处和 靠近半导体衬底表面位置处的湿法刻蚀速率相差较大，后续刻蚀所述介质层形成的通孔上 下端宽度差距较大。
[0046] 在本发明的其他实施例中，所述子介质层的材料从半导体衬底表面至介质层表面 还可以依次为氧化硅、氮氧化硅、氮化硅，所述氧化硅、氮氧化硅、氮化硅的材料致密度依次 逐渐提高，所以使得介质层的材料致密度随子介质层距离半导体衬底的距离增加而升高， 相应的所述介质层的湿法刻蚀速率随子介质层距离半导体衬底的距离增加而降低。该实施 例中，对所述子介质层可以不进行氧等离子体处理。
[0047] 在本发明的其他实施例中，所述子介质层的材料还可以是氮化硅，随着子介质层 与半导体衬底表面距离逐渐增加可以对所述子介质层采用Ar或者N2等离子体处理增加所 述子介质层的材料致密度，从而使所述介质层的湿法刻蚀速率沿垂直方向，从半导体衬底 表面至所述介质层表面逐渐降低。
[0048] 由于所述介质层的湿法刻蚀速率从底部向上逐渐降低，从而后续可以通过湿法刻 蚀工艺在所述介质层内形成上窄下宽的通孔。
[0049] 请参考图4,在所述介质层200内形成第一开口 301。
[0050] 所述开口 301暴露出部分半导体衬底100的表面，所述开口 301的侧壁垂直于所 述半导体衬底100表面，所述开口 301的宽度为5nm?150nm。
[0051] 具体的，形成所述第一开口 301的方法包括：在所述介质层200表面形成图形化掩 膜层300,所述图形化掩膜层300定义出所述第一开口 301的位置和宽度；采用干法刻蚀工 艺，以所述图形化掩膜层300为掩膜，刻蚀所述介质层200,以所述半导体衬底100为刻蚀 停止层，形成第一开口 301。本实施例中，所述干法刻蚀的工艺为感应耦合等离子体刻蚀工 艺，其中，刻蚀气体为C4F6、C4F8、CF4、C5F8中的一种或几种，辅助气体为Ar、02、He或N2中的 一种或几种，反应压强为10晕托?100晕托，电极功率IOOOW?3000W。所述干法刻蚀工 艺，具有较高的各向异性，所以，刻蚀所述介质层200形成的第一开口 301的侧壁与半导体 衬底100的表面基本垂直。
[0052] 请参考图5,沿所述第一开口 301 (请参考图5)刻蚀所述第一开口 301的侧壁，形 成通孔302。
[0053] 具体的，以所述图形化掩膜层300为掩膜，采用湿法刻蚀工艺，刻蚀所述第一开口 301的侧壁。具体的所述湿法刻蚀工艺采用的刻蚀溶液为HF的水溶液，HF与H2O的摩尔比 为 1:1 ?1:1000。
[0054] 所述刻蚀溶液进入到第一开口 301内，对所述第一开口 301的侧壁的介质层进行 横向刻蚀。由于所述介质层200的湿法刻蚀速率从半导体衬底表面至介质层表面位置处沿 垂直方向逐渐降低，所以，采用湿法刻蚀过程中，所述介质层200越靠近半导体衬底100表 面处的刻蚀速率越大，而越接近所述介质层200的表面位置处刻蚀速率越低，这样，在介质 层200底部位置处横向刻蚀的介质层材料较多，而在介质层200的表面位置处去除的介质 层材料较少，所以形成的所述通孔302的底部宽度大于所述通孔301的顶部宽度，形成倾斜 的侧壁，所述通孔302的侧壁比半导体衬底100所成的锐角角度范围为70°?88°，从而 后续在所述通孔301内形成鳍部也具有倾斜的侧壁。
[0055] 请参考图6,去除所述图形化掩膜层300 (请参考图5)。
[0056] 采用湿法刻蚀工艺去除所述图形化掩膜层300,暴露出介质层200的表面。在本发 明的其他实施例中，也可以保留所述图形化掩膜层300,在后续进行化学机械掩膜工艺形成 鳍部的过程中，再去除所述图形化掩膜层300。
[0057] 请参考图7,在所述通孔302内形成填充满所述通孔302 (请参考图6)并覆盖部 分介质层200的鳍部材料层401。
[0058] 所述鳍部材料层401的材料为硅、锗、锗硅或砷化镓等半导体材料。采用外延工 艺，在所述通孔302底部的半导体衬底100表面，外延生长形成所述鳍部材料层401，所述鳍 部材料层401填充满所述通孔302,并且覆盖所述通孔302顶部开口两侧的部分介质层200 的表面，以使所述鳍部材料层完整填充所述通孔302。
[0059] 请参考图8,以所述介质层200为停止层，对所述鳍部材料层401 (请参考图7)进 行平坦化，形成表面与介质层200表面齐平的鳍部402。
[0060] 采用化学机械掩膜工艺对所述鳍部材料层401进行平坦化，去除高于所述介质层 200表面的部分鳍部材料层，形成鳍部402,使所述鳍部402顶部表面平坦。
[0061] 由于所述通孔302 (请参考图6)顶部宽度小于通孔302的底部宽度，所以填充满 所述通孔302的鳍部402的顶部宽度小于鳍部402的顶部宽度，具有倾斜的侧壁。所述鳍 部402的侧壁与半导体衬底100表面所称的锐角夹角为70°?88°，所述鳍部402的顶部 的顶角为钝角，可以使后续形成晶体管位于鳍部顶部位置的沟道区域内的电场更加均匀， 避免局部电场过大而造成栅介质层的击穿。
[0062] 请参考图9,刻蚀所述介质层200 (请参考图8)，使所述刻蚀后的介质层200a的表 面低于鳍部402的顶部表面。
[0063] 刻蚀所述介质层200的工艺可以是湿法刻蚀或者干法刻蚀工艺，刻蚀后的介质层 200a的表面低于鳍部402的顶部300A?2000A。
[0064] 本实施例中，采用湿法刻蚀工艺，刻蚀所述介质层200,使其表面低于鳍部402a的 顶部表面。所述湿法刻蚀工艺采用对介质层200和鳍部402的材料具有较高选择比。本实 施例中，所述介质层200的材料为氧化硅，所述鳍部402的材料为硅，所以选择HF溶液作为 刻蚀溶液，对所述介质层200具有较高的刻蚀选择性。
[0065] 在本发明的其他实施例中，也可以采用干法刻蚀工艺对所述介质层200 (请参考图 8)进行刻蚀，使其表面低于鳍部402a的顶部表面。所述干法刻蚀工艺的刻蚀气体可以选用 对氧化硅有较高选择性的F基气体，例如CF4、CH3F或CF2H2中的一种或多种气体作为刻蚀 气体。在本发明的其他实施例中，还可以采用干法刻蚀和湿法刻蚀结合的方式刻蚀所述介 质层200。
[0066] 所述鳍部402部分高于所述介质层200a的表面，所述鳍部402具有倾斜的侧壁。
[0067] 本发明的实施例中，在所述介质层200 (请参考图7)的通孔内采用外延生长工艺 形成鳍部材料层401 (请参考图7)。由于鳍部材料层401被介质层200包围，所以在生长 过程中，不会发生歪曲或坍塌等问题。并且在后续进行化学机械掩膜对所述鳍部材料层进 行平坦化的过程中，所述鳍部宽度较窄，在研磨过程中会受到较大的应力作用，但是由于所 述鳍部402被介质层200包围，受到所述介质层200的保护，所述鳍部402不会受到损伤， 从而与现有技术相比，可以提高鳍式场效应晶体管的性能。
[0068] 并且，后续通过刻蚀介质层200,形成高于刻蚀后的介质层200a的突出的鳍部 402。所述刻蚀后的介质层200a可以作为后续形成的栅极结构与半导体衬底100之间的隔 离结构。并且，刻蚀过程中，选择对介质层200具有较高选择性的刻蚀工艺，对鳍部表面造 成损伤较小。
[0069] 请参考图10,在所述介质层200a表面形成横跨所述鳍部402的栅极结构，所述栅 极结构包括位于所述介质层200a表面、覆盖部分鳍部侧壁和顶部的栅介质层501和位于所 述栅介质层501表面的栅极层502。
[0070] 具体的，形成所述栅极结构的方法包括：在所述介质层200a表面形成覆盖所述介 质层200a和鳍部402a表面的栅介质材料层；在所述栅介质材料层表面形成栅极材料层； 刻蚀所述栅介质材料层和栅极材料层，形成栅极结构，所述栅极机构两侧暴露出部分鳍部。
[0071]所述栅介质层 501 的材料为Hf02、La203、HfSiON、HfA102、Zr02、Al2O3 或HfSiO4 中 的一种或多种。
[0072]所述栅极层 502 的材料为Al、Cu、Ag、Au、Pt、Ni、Ti、TiN、TaN、Ta、TaC、TaSiN、W、 WN、WSi的一种或多种。
[0073] 本发明的实施例中，后续还可以在所述栅极结构两侧暴露的鳍部内形成源/漏 极。本实施例中，采用离子注入工艺形成所述源/漏极；在本发明的其他实施例中，还可以 先在所述暴露的鳍部内形成凹槽，再在所述凹槽内填充应力材料形成源/漏极，所述应力 材料对栅极结构下方的沟道区域提供应力作用，提高晶体管的性能。
[0074] 本发明的实施例中，采用外延工艺形成侧壁倾斜的鳍部，提高鳍部的形成质量，从 而提1?在所述轄部基础上形成的晶体管的性能。
[0075] 虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本 发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所 限定的范围为准。
【权利要求】
1. 一种半导体结构的形成方法，其特征在于，包括： 提供半导体衬底； 在所述衬底表面形成介质层； 在所述介质层内形成底部宽度大于顶部宽度的通孔，所述通孔暴露出半导体衬底的部 分表面； 在所述通孔内形成填充满所述通孔的鳍部，所述鳍部的表面与介质层的表面齐平； 刻蚀所述介质层，使所述被刻蚀后的介质层表面低于所述鳍部的顶部表面。
2. 根据权利要求1所述的半导体结构的形成方法，其特征在于，所述介质层的材料为 氧化硅、氮氧化硅或氮化硅中的一种或几种。
3. 根据权利要求1所述的半导体结构的形成方法，其特征在于，所述介质层的厚度为 100 A ?3000 A。
4. 根据权利要求1所述的半导体结构的形成方法，其特征在于，所述介质层的湿法刻 蚀速率沿垂直方向，从半导体衬底表面至介质层表面逐渐降低。
5. 根据权利要求1所述的半导体结构的形成方法，其特征在于，所述介质层材料的致 密度随介质层与半导体衬底的距离增加而升高。
6. 根据权利要求5所述的半导体结构的形成方法，其特征在于，形成所述介质层的方 法包括：在所述半导体衬底表面，沉积形成子介质层，并对所述子介质层进行等离子体处 理；循环上述工艺步骤，依次形成若干子介质层，上述子介质层堆叠形成介质层。
7. 根据权利要求6所述的半导体结构的形成方法，其特征在于，所述子介质层的厚度 范围为2〇A?10〇A"
8. 根据权利要求6所述的半导体结构的形成方法，其特征在于，所述子介质层的材料 为氧化硅，采用常压化学气相沉积工艺形成所述子介质层，其中反应气体为正硅酸乙酯、 SiH4中的一种或两种，以及02或03中的一种或两种，反应温度为700°C?1000°C。
9. 根据权利要求8所述的半导体结构的形成方法，其特征在于，所述等离子体处理为 氧等离子体处理，采用的气体为〇2或〇3,其中，〇2或的流量范围为SOsccm?500sccm，等 离子体处理的时间为5s?60s，射频功率为30W?1000W。
10. 根据权利要求9所述的半导体结构的形成方法，其特征在于，保持氧等离子体处理 的时间不变，随子介质层与半导体衬底之间的距离增加而提高所述氧等离子体处理的射频 功率。
11. 根据权利要求6所述的半导体结构的形成方法，其特征在于，循环上述工艺步骤的 次数为5?30。
12. 根据权利要求1所述的半导体结构的形成方法，其特征在于，所述通孔的顶部宽度 范围为5nm?20nm，所述通孔的底部宽度范围为30nm?500nm。
13. 根据权利要求1所述的半导体结构的形成方法，其特征在于，所述鳍部侧壁与半导 体衬底表面所成的角度范围为70°?88°。
14. 根据权利要求1所述的半导体结构的形成方法，其特征在于，形成所述通孔的方法 包括：采用干法刻蚀，以所述半导体衬底为刻蚀停止层，在介质层内形成第一开口；采用湿 法刻蚀工艺，对第一开口的侧壁进行刻蚀，形成通孔。
15. 根据权利要求14所述的半导体结构的形成方法，其特征在于，所述第一开口的宽 度为5nm?150nm。
16. 根据权利要求14所述的半导体结构的形成方法，其特征在于，所述干法刻蚀的工 艺为感应耦合等离子体刻蚀工艺，其中，刻蚀气体为C4F6、C4F 8、CF4、C5F8中的一种或几种， 辅助气体为Ar、02、He或N2中的一种或几种，反应压强为10晕托?100晕托，电极功率 1000W ?3000W。
17. 根据权利要求14所述的半导体结构的形成方法，其特征在于，所述湿法刻蚀工艺 采用的刻蚀溶液为HF的水溶液，HF与H20的摩尔比为1:1?1:1000。
18. 根据权利要求1所述的半导体结构的形成方法，其特征在于，形成所述鳍部的方 法包括：采用外延工艺，在所述通孔内形成填充满所述通孔并覆盖部分介质层的鳍部材料 层；以所述介质层为停止层，对所述鳍部材料层进行平坦化，形成表面与介质层表面齐平的 鳍部。
19. 根据权利要求1所述的半导体结构的形成方法，其特征在于，所述被刻蚀后的介质 层表面与鳍部的顶部表面的高度差为300 A?2000 A。
20. 根据权利要求1所述的半导体结构的形成方法，其特征在于，还包括，在所述表面 低于所述鳍部的介质层表面形成横跨所述鳍部的栅极结构，所述栅极结构覆盖鳍部部分侧 壁和顶部表面；形成位于所述栅极结构两侧的鳍部内的源/漏极。
【文档编号】H01L21/336GK104347409SQ201310315277
【公开日】2015年2月11日 申请日期:2013年7月24日 优先权日:2013年7月24日
【发明者】何其暘, 张翼英, 童浩 申请人:中芯国际集成电路制造(上海)有限公司