遂穿场效应晶体管及其制造方法
【专利摘要】本发明提供了一种遂穿场效应晶体管，衬底，衬底上具有鳍，所述鳍具有相对的第一侧面、第二侧面以及相对的第三侧面、第四侧面；分别形成于第一侧面和第二侧面上的第一栅介质层和第二栅介质层；形成于衬底上、分别与第一栅介质层和第二栅介质层相接的第一栅极和第二栅极；形成于衬底上、分别与第三侧面、第四侧面相接的第一掺杂区和第二掺杂区，所述第一掺杂区和第二掺杂区具有不同的掺杂类型。本发明通过鳍沟道区的宽度来控制遂穿结的宽窄，并具有更大的有效遂穿面积，因此可提高导通电流。同时，本发明的晶体管结构，其遂穿发生于半导体层中，即沟道中，由于隧穿层是非掺杂或低掺杂的，因此可降低漏电流，从而改善器件的亚阈值特性。此外，由于采用双栅控制，因此能更好控制双极导通特性，实现器件关断。
【专利说明】遂穿场效应晶体管及其制造方法
【技术领域】
[0001]本发明涉及半导体器件领域，特别涉及一种遂穿场效应晶体管及其制造方法。
【背景技术】
[0002]随着器件尺寸的不断缩小，单位面积芯片上的器件数目越来越多，如何降低功耗成为日益突出的问题。
[0003]常规的遂穿场效应晶体管(Normal-TFET)的结构主要包括衬底(沟道)、栅介质层、栅极以及栅极两侧的源/漏区，主要基于量子遂穿效应工作的，以P型遂穿场效应晶体管为例，在栅极上施加负电压，沟道区的电势升高，源区到沟道区发生量子遂穿，遂穿产生的电子和空穴从源区和漏区流出。
[0004]对于常规的遂穿场效应晶体管，其亚阈值摆幅(SS)可以小于60meV/deC，为降低功耗提供一种途径。但为了降低亚阈值摆幅和提高导通电流，需要遂穿结越窄越好，但现有结构的遂穿场效应晶体管，在注入和热处理过程总会引起杂质的扩散分布，很难实现窄的遂穿结。
[0005]此外，在常规的遂穿场效应晶体管中，源漏区都是高掺杂，掺杂势必会引入缺陷，与这些缺陷相关的漏电流会破坏亚阈值摆幅的降低。而且，常规的遂穿场效应晶体管具有在正负栅电压下都能开启的双极特性，会导致器件难以完全关断。
【发明内容】
[0006]本发明的目的旨在解决上述技术缺陷，提供一种遂穿场效应晶体管及其制造方法。
[0007]本发明提供了一种遂穿场效应晶体管，包括:
[0008]衬底，衬底上具有鳍，所述鳍具有相对的第一侧面、第二侧面以及相对的第三侧面、第四侧面；
[0009]分别形成于第一侧面和第二侧面上的第一栅介质层和第二栅介质层；
[0010]形成于衬底上、分别与第一栅介质层和第二栅介质层相接的第一栅极和第二栅极；
[0011]形成于衬底上、分别与第三侧面、第四侧面相接的第一掺杂区和第二掺杂区，所述第一掺杂区和第二掺杂区具有不同的掺杂类型。
[0012]优选地，鳍沟道的宽度不大于10nm。
[0013]优选地，所述第一掺杂区和第二掺杂区通过外延生长形成。
[0014]优选地，所述第一栅介质层还形成于第一栅极与衬底之间，所述第二栅介质层还形成于第二栅极与衬底之间。
[0015]优选地，在鳍的第三侧面和第四侧面所在端部之上还分别形成有第一侧墙和第二侧墙，以使第一栅极、第二栅极的两端不覆盖鳍。
[0016]此外，本发明还提供了一种遂穿场效应晶体管的制造方法，包括步骤:
[0017]提供衬底，所述衬底上形成有鳍，所述鳍具有相对的第一侧面、第二侧面以及相对的第三侧面、第四侧面；
[0018]在所述第一侧面和第二侧面上分别形成第一栅介质层和第二栅介质层；
[0019]在所述衬底上形成分别与第一栅介质层和第二栅介质层相接的第一栅极和第二栅极；以及
[0020]在所述衬底上形成分别与第三侧面、第四侧面相接的第一掺杂区和第二掺杂区，所述第一掺杂区和第二掺杂区具有不同的掺杂类型。
[0021]所述鳍及第一栅介质层和第二栅介质层的形成方法具体包括:
[0022]提供SOI衬底；
[0023]在所述SOI衬底上形成图案化的第一掩膜层；
[0024]在第一掩膜层的侧壁形成第二掩膜层；
[0025]以第一掩膜层和第二掩膜层为掩蔽，图案化SOI衬底的顶层硅；
[0026]在图案化后的顶层硅的侧壁形成第一栅介质层；
[0027]去除第一掩膜层及其下的顶层硅，以形成鳍；
[0028]在所述鳍暴露的侧壁上形成第二栅介质层。
[0029]优选地，所述鳍的宽度不大于10nm。
[0030]优选地，在形成第一栅介质层与形成鳍的步骤之间，还包括步骤:进行填充以形成第一伪栅极；
[0031]在形成第二栅介质层之后，还包括步骤:进行填充以形成第二伪栅极；
[0032]在形成第一掺杂区和第二掺杂区之后，还包括步骤:去除所述第一伪栅极和第二伪栅极，重新形成第一栅极和第二栅极。
[0033]优选地，在形成第一栅极、第二栅极与形成第一掺杂区、第二掺杂区之间，还包括步骤:
[0034]在鳍的第三侧面和第四侧面所在端部之上分别形成第一侧墙和第二侧墙，以使第一栅极、第二栅极的两端不覆盖鳍。
[0035]优选地，所述制造方法的步骤具体包括:
[0036]提供衬底，在所述衬底上形成鳍条；
[0037]在所述鳍条的第一侧面、第二侧面上依次形成第一栅介质层和第二栅介质层，并分别在所述衬底上形成分别与第一栅介质层和第二栅介质层相接的第一栅极和第二栅极；
[0038]形成第四掩膜层，并在第四掩膜层的侧壁形成第五掩膜层，第四掩膜层横跨第二掺杂区及其两侧的第一栅极和第二栅极，第五掩膜层横跨沟道区及其两侧的第一栅极和第二栅极；
[0039]在第四掩膜层和第五掩膜层的掩蔽下，去除第一栅极、第一栅介质层、第二栅极以及第二栅介质层，并暴露鳍条；
[0040]在暴露的第一栅极和第二栅极的侧壁以及暴露的鳍条上形成第一侧墙；
[0041]在暴露的鳍条部分形成第一掺杂区；
[0042]覆盖第一掺杂区形成第一层间介质层；
[0043]在第五掩膜层、第一侧墙和第一层间介质层的掩蔽下，去除第四掩膜层及其下的第一栅极、第一栅介质层、第二栅极以及第二栅介质层，并暴露鳍条；
[0044]在暴露的第一栅极和第二栅极的侧壁以及暴露的鳍条上形成第二侧墙；
[0045]在暴露的鳍条部分形成第二掺杂区；
[0046]覆盖第二掺杂区形成第二层间介质层。
[0047]本发明实施例提供的遂穿场效应晶体管，在鳍的两侧形成源极区和漏极区，鳍的两面形成栅极，这样形成了双栅器件，鳍为沟道区，该结构的遂穿场效应晶体管为不受杂质注入扩散限制的窄遂穿结，其通过沟道区的薄厚来控制遂穿结，并具有更大的有效遂穿面积，因此可提高导通电流。同时，本发明的晶体管结构，其遂穿发生于半导体层中，即沟道中，由于隧穿层是非掺杂或低掺杂的，因此可降低与缺陷相关的漏电流，从而改善器件的亚阈值特性。此外，由于采用双栅控制，因此能更好控制双极导通特性，实现器件关断。
【专利附图】
【附图说明】
[0048]本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中:
[0049]图1-图42示出了根据本发明实施例的遂穿场效应晶体管的各个形成阶段的示意图，其中包括俯视图、AA’、BB’和LL’向截面视图。
【具体实施方式】
[0050]下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
[0051]本发明旨在提出一种新的遂穿场效应晶体管结构，以克服现有的遂穿场效应晶体管结构难以实现窄的遂穿结，参考图40-42 (图40为俯视图，图41、42分别为图40的LL’、AA’向的视图)所示,所述遂穿场效应晶体管包括:
[0052]衬底100-1、100-2，衬底上具有鳍140，所述鳍140具有相对的第一侧面、第二侧面以及相对的第三侧面、第四侧面；
[0053]分别形成于第一侧面和第二侧面上的第一栅介质层120和第二栅介质层122 ；
[0054]形成于衬底上、分别与第一栅介质层120和第二栅介质层122相接的第一栅极134和第二栅极152 ；
[0055]形成于衬底上、分别与第三侧面、第四侧面相接的第一掺杂区170和第二掺杂区180，所述第一掺杂区170和第二掺杂区180具有不同的掺杂类型。
[0056]本发明的遂穿场效应晶体管为鳍式晶体管，在本发明的遂穿场效应晶体管结构中，在鳍的两个侧面上形成源极区和漏极区，鳍的另两个侧面形成栅极，这样形成了双栅器件，鳍为沟道区，在两侧栅极上施加不同电压，沟道两侧面处于不同的电势，当此电势差大于沟道材料的禁带宽度，导带和价带间发生量子遂穿。遂穿产生的载流子(电子和空穴)通过源漏流出，从而形成导通回路。该结构的遂穿场效应晶体管为不受杂质注入扩散限制的窄遂穿结，其通过鳍的宽度来控制遂穿结的宽窄，并具有更大的有效遂穿面积(与鳍高度长度之积成正比)，因此可提高导通电流。此外，由于本发明的晶体管的沟道区可不掺杂或仅低掺杂，从而大幅降低与缺陷相关的电流，能实现更低的亚阈值摆幅。
[0057]在本发明实施例中，鳍140的宽度可以控制在大约1nm或更薄，以实现窄的遂穿结。
[0058]所述轄140优选为带隙小的材料,例如可以为单晶娃、多晶娃、非晶娃、错、娃错、、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓、合金半导体或其他化合物半导体。在本实施例中，所述鳍由SOI (绝缘体上娃)衬底的顶层娃形成。
[0059]所述第一栅介质层120或第二栅介质层122可以为氧化硅、氮氧化硅或高k介质材料等，高k介质材料例如铪基氧化物，HfO2, HfS1, HfS1N, HfTaO, HfT1等，以及其他高k材料，例如La2O3, T12等。所述第一栅极134或第二栅极152可以为一层或多层结构，栅电极可以包括金属栅电极或多晶硅等，例如可以包括:T1、TiAlx、TiN、TaNx, HfN, TiCx, TaCx,HfCx, Ru、TaNx, TiAIN、WCN、MoAIN、RuOx、多晶硅或其他合适的材料，或它们的组合。
[0060]第一掺杂区170和第二掺杂区180为源极区或漏极区，对于N型器件，漏极区为N型重掺杂，源极区为P型重掺杂；对P型器件，漏极区为P型重掺杂，源极区为N型重掺杂。在本实施例中，第一掺杂区170和第二掺杂区180通过外延生长形成。
[0061]在本实施例中，所述第一栅介质层120还形成于第一栅极134与衬底100_2之间，所述第二栅介质层122还形成于第二栅极152与衬底100-2之间。
[0062]以上对本发明的遂穿场效应晶体管的结构进行了描述，此外，本发明还提供了上述晶体管的制造方法，所述方法包括:
[0063]提供衬底，所述衬底上形成有鳍，所述鳍具有相对的第一侧面、第二侧面以及相对的第三侧面、第四侧面；
[0064]在所述第一侧面和第二侧面上分别形成第一栅介质层和第二栅介质层；
[0065]在所述衬底上形成分别与第一栅介质层和第二栅介质层相接的第一栅极和第二栅极；以及
[0066]在所述衬底上形成分别与第三侧面、第四侧面相接的第一掺杂区和第二掺杂区，所述第一掺杂区和第二掺杂区具有不同的掺杂类型。
[0067]为了更好的理解本发明，以下结合附图1-42对该结构的制造方法的实施例进行详细的描述。
[0068]首先，提供SOI衬底100，参考图1所示。
[0069]SOI衬底100由底层硅100-1、埋氧层100-2和顶层硅100_3，鳍由顶层硅100-3形成。
[0070]接着，形成鳍140。
[0071]在本发明中，通过鳍的宽度来来控制遂穿结的宽窄，当然，遂穿结越窄越好，本实施例提出的方法尤其适用于窄的鳍的形成，例如宽度在1nm左右或更小的鳍。
[0072]在具体的实施例中，首先，在衬底100上形成盖层和其上的第一掩膜层106，本实施例中，如图1所示，盖层包括依次形成的第一氧化物层102和非晶硅层104，第一掩膜层106例如为第一氮化物层。在本实施例中，盖层和各掩膜层的材料的选择是考虑到后续工艺刻蚀选择性，可以根据具体的需要选择合适的材料形成掩膜层，此处仅为示例。
[0073]而后，进行图案化，如图2所示，先在第一掩膜层106上形成光敏刻蚀剂108，如图3所示，并以光敏刻蚀剂108为掩膜刻蚀所述第一掩膜层106和非晶硅层104，如图4所示，实现第一掩膜层106和非晶娃层104的图案化后,在该第一掩膜层106和非晶娃层104的侧壁形成第二掩膜层110，本实施例中，该第二掩膜层110为氮化物，其宽度决定后续形成鳍的宽度。接着，如图5所示，在第一掩膜层106和第二掩膜层110的掩蔽下，继续刻蚀第一氧化物层102以及顶层硅100-3。
[0074]而后，如图6所示，在刻蚀后形成的开口的内壁上形成第一栅介质层120，即，在鳍140及鳍的盖层102、110的侧壁以及裸露的衬底100-2的表面上形成第一栅介质层120，并填充该开口形成第一栅极130，根据后续工艺的需要，若后续的源漏区形成或其他工艺对栅极有所影响，该第一栅极130可以为伪栅极，S卩，在后续形成完源漏区之后，将其去除，并重新形成第一栅极。当然，若没有工艺上的影响或选择有合适的导电材料作为栅极，该第一栅极也可以在此时一并形成，以简化流程、提高工艺的集成度。在本实施例中，该第一栅极130为伪栅极，采用多晶硅材料形成。
[0075]接着，而后，以第二掩膜层110和第三掩膜层132为掩蔽，继续去除第一掩膜层106及其下的非晶硅层104、第一氧化物层102以及顶层硅100-3，从而形成了鳍140，剩余的第一氧化物层102以及第二掩膜层110为鳍140的盖层，如图9。具体地，在本实施例中，先将第一栅极去除部分，并填充形成第三掩膜层132，第三掩膜层为氮化物，如图7所示。接着，进行化学机械研磨去除第一掩膜层106，直至露出非晶硅层104，如图8所示。接着，进行刻蚀，去除非晶硅层104及其下的第一氧化物层102以及顶层硅100-3，如图9所示，从而形成鳍140，在本实施例中，此处形成的鳍为鳍条，参考图13所示(图12的AA’向视图)。
[0076]而后，在刻蚀后形成的开口的内壁上形成第二栅介质层122，即在鳍140及鳍的盖层102、110的另一侧壁以及裸露的衬底100-2的表面上形成第二栅介质层122，并填充该开口形成第二栅极150，如图10所示。同第一栅极，该第二栅极可以为伪栅极也可以为真正的栅极，此实施例中第二栅极也为伪栅极，可以由多晶硅形成。
[0077]在形成鳍和栅极之后，继续形成第一掺杂区和第二掺杂区，即源极区和漏极区。
[0078]在本实施例中，首先形成第四掩膜层，如图11所示，第四掩膜层包括依次形成的第二氧化物层160、第二氮化物层162和第三氧化物层164，所述第四掩膜层掩盖第二掺杂区的部分；接着，在第四掩膜层的侧壁形成第五掩膜层166，考虑到刻蚀选择性，该实施例中第五掩膜层166由SiGe形成，用来掩盖鳍沟道部分，参考图12-14 (图12为俯视图，图13、图14分别为图12的AA’和BB’向视图)。
[0079]接着，进行刻蚀，直至暴露出鳍140，在刻蚀过程中，由于第三氧化物层164与氮化物不同的刻蚀选择性，在其掩蔽下，先刻蚀去除未被掩蔽的第三掩膜层132、第二掩膜层110 (都为氮化物)，而后，继续刻蚀去除第一氧化物层102，在刻蚀中第四掩膜层的第三氧化物层164也被去除，继而继续刻蚀去除第一和第二栅极130、150、第一和第二栅介质层120、122，如图15-17所示(图15为俯视图，图16、图17分别为图15的AA’和BB’向视图)在此刻蚀过程中，通过不同材料的刻蚀选择性，选择不同的刻蚀离子或刻蚀剂，分几次刻蚀完成。
[0080]而后，进行淀积形成第一侧墙168，侧墙至少覆盖第一和第二栅极裸露一侧的侧壁，本实施例中，第一侧墙168形成在第五掩膜层166及其下的其他层一侧的裸露的侧壁上，参考图18 (俯视图)所示。
[0081]接着，在暴露出的鳍的部分形成第一掺杂区170，其具有第一掺杂类型，如图19(俯视图)所示。本实施例中，采用选择性外延(epi)的方式形成该第一掺杂区170，即N型掺杂的硅掺杂区。当然，在其他实施例中，第一掺杂区和第二区也可以选择与沟道层不同的材料形成。
[0082]接着，覆盖第一掺杂区170，形成第一层间介质层172，本实施例中第一层间介质层172为氧化物，在淀积第一层间介质层172之后，进行化学机械研磨(CMP)，以实现平坦化，如图20-22 (图20为俯视图，图21、22分别为图20的AA’、BB’向视图)。
[0083]而后，继续进行刻蚀，依次去除第二氮化物层162、第二氧化物层160及其下的第二掩膜层110、第一氧化物层102、第三掩膜层132、第一和第二栅极130、150、第一和第二栅介质120、122，暴露第四掩膜层之下的鳍和埋氧层100-2，如图23所示(俯视图)。
[0084]而后，进行淀积形成第二侧墙174，侧墙至少覆盖第一和第二栅极裸露另一侧的侧壁，本实施例中，第二侧墙174形成在第五掩膜层166及其下的其他层另一侧裸露的侧壁上，参考图24所示(俯视图)。
[0085]接着，在暴露出的鳍的部分形成第二掺杂区180，其具有第二掺杂类型，如图25(俯视图)所示。本实施例中，采用选择性外延(epi)的方式形成该第二掺杂区180，即P型掺杂的娃掺杂区。
[0086]接着，覆盖第二掺杂区180，形成第二层间介质层182，本实施例中第二层间介质层182为氧化物，在淀积第二层间介质层182之后，进行化学机械研磨(CMP)，以实现平坦化，如图26-29 (图26为俯视图，图27、28、29分别为图26的4么’、88’、1^’向视图)。
[0087]至此，形成了本实施例的第一掺杂区和第二掺杂区。在该优选实施例中，通过不同的掩膜层以及侧墙自对准形成第一掺杂区和第二掺杂区，工艺集成度高。
[0088]接着，可以根据需要，是否重新形成第一栅极和第二栅极。
[0089]具体地，在本实施例中，首先，进行化学机械研磨(CMP)，直至暴露第二栅极150，如图30、31 (图30为俯视图，图31为图30的LL’向视图)所示。
[0090]接着，去除伪栅极的第二栅极150，并重新形成第二栅极152，如图32、33(图32为俯视图，图33为图32的LL’向视图)所示。
[0091]而后，去除部分的第二栅极152，并在其上形成第三层间介质层184，本实施例中，第三层间介质层184为氧化物，如图34、35 (图34为俯视图，图35为图34的LL’向视图)所示。
[0092]而后，进行化学机械研磨(CMP),直至暴露第一栅极130,如图36、37 (图36为俯视图，图37为图36的LL’向视图)所示。
[0093]接着，去除伪栅极的第一栅极130，并重新形成第一栅极134，如图38、39(图38为俯视图，图39为图38的LL’向视图)所示。
[0094]至此，重新形成了第一栅极134和第二栅极152。
[0095]接着，形成覆盖整个器件的第四层间介质层186，例如为氧化物，同时，形成源漏接触190、192以及栅极接触194，如图40-42 (图40为俯视图，图41、42分别为图40的LL’、AA’向视图)
[0096]至此，形成了本发明实施例的鳍式遂穿场效应晶体管。
[0097]以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。
[0098]虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
【权利要求】
1.一种遂穿场效应晶体管，其特征在于，包括: 衬底，衬底上具有鳍，所述鳍具有相对的第一侧面、第二侧面以及相对的第三侧面、第四侧面； 分别形成于第一侧面和第二侧面上的第一栅介质层和第二栅介质层； 形成于衬底上、分别与第一栅介质层和第二栅介质层相接的第一栅极和第二栅极；形成于衬底上、分别与第三侧面、第四侧面相接的第一掺杂区和第二掺杂区，所述第一掺杂区和第二掺杂区具有不同的掺杂类型。
2.根据权利要求1所述的遂穿场效应晶体管，其特征在于，鳍沟道的宽度不大于10nm。
3.根据权利要求1所述的遂穿场效应晶体管，其特征在于，所述第一掺杂区和第二掺杂区通过外延生长形成。
4.根据权利要求1所述的遂穿场效应晶体管，其特征在于，所述第一栅介质层还形成于第一栅极与衬底之间，所述第二栅介质层还形成于第二栅极与衬底之间。
5.根据权利要求1所述的遂穿场效应晶体管，其特征在于，在鳍的第三侧面和第四侧面所在端部之上还分别形成有第一侧墙和第二侧墙，以使第一栅极、第二栅极的两端不覆盖鳍。
6.一种遂穿场效应晶体管的制造方法，其特征在于，包括步骤: 提供衬底，所述衬底上形成有鳍，所述鳍具有相对的第一侧面、第二侧面以及相对的第三侧面、第四侧面； 在所述第一侧面和第二侧面上分别形成第一栅介质层和第二栅介质层； 在所述衬底上形成分别与第一栅介质层和第二栅介质层相接的第一栅极和第二栅极；以及 在所述衬底上形成分别与第三侧面、第四侧面相接的第一掺杂区和第二掺杂区，所述第一掺杂区和第二掺杂区具有不同的掺杂类型。
7.根据权利要求6所述的制造方法，其特征在于，所述鳍及第一栅介质层和第二栅介质层的形成方法具体包括: 提供SOI衬底； 在所述SOI衬底上形成图案化的第一掩膜层； 在第一掩膜层的侧壁形成第二掩膜层； 以第一掩膜层和第二掩膜层为掩蔽，图案化SOI衬底的顶层硅； 在图案化后的顶层硅的侧壁形成第一栅介质层； 去除第一掩膜层及其下的顶层硅，以形成鳍； 在所述鳍暴露的侧壁上形成第二栅介质层。
8.根据权利要求7所述的制造方法，其特征在于，所述鳍的宽度不大于10nm。
9.根据权利要求7所述的制造方法，其特征在于，在形成第一栅介质层与形成鳍的步骤之间，还包括步骤:进行填充以形成第一伪栅极； 在形成第二栅介质层之后，还包括步骤:进行填充以形成第二伪栅极； 在形成第一掺杂区和第二掺杂区之后，还包括步骤:去除所述第一伪栅极和第二伪栅极，重新形成第一栅极和第二栅极。
10.根据权利要求6所述的制造方法，其特征在于，在形成第一栅极、第二栅极与形成第一掺杂区、第二掺杂区之间，还包括步骤: 在鳍的第三侧面和第四侧面所在端部之上分别形成第一侧墙和第二侧墙，以使第一栅极、第二栅极的两端不覆盖鳍。
11.一种遂穿场效应晶体管的制造方法，其特征在于，所述制造方法的步骤具体包括: 提供衬底，在所述衬底上形成轄条； 在所述鳍条的第一侧面、第二侧面上依次形成第一栅介质层和第二栅介质层，并分别在所述衬底上形成分别与第一栅介质层和第二栅介质层相接的第一栅极和第二栅极； 形成第四掩膜层，并在第四掩膜层的侧壁形成第五掩膜层，第四掩膜层横跨第二掺杂区及其两侧的第一栅极和第二栅极，第五掩膜层横跨沟道区及其两侧的第一栅极和第二栅极； 在第四掩膜层和第五掩膜层的掩蔽下，去除第一栅极、第一栅介质层、第二栅极以及第二栅介质层，并暴露鳍条； 在暴露的第一栅极和第二栅极的侧壁以及暴露的鳍条上形成第一侧墙； 在暴露的鳍条部分形成第一掺杂区； 覆盖第一掺杂区形成第一层间介质层； 在第五掩膜层、第一侧墙和第一层间介质层的掩蔽下，去除第四掩膜层及其下的第一栅极、第一栅介质层、第二栅极以及第二栅介质层，并暴露鳍条； 在暴露的第一栅极和第二栅极的侧壁以及暴露的鳍条上形成第二侧墙； 在暴露的鳍条部分形成第二掺杂区； 覆盖第二掺杂区形成第二层间介质层。
【文档编号】H01L29/78GK104347704SQ201310315051
【公开日】2015年2月11日 申请日期:2013年7月25日 优先权日:2013年7月25日
【发明者】朱正勇, 朱慧珑, 许淼 申请人:中国科学院微电子研究所