嵌入式多层陶瓷电子元件和具有该电子元件的印刷电路板的制作方法

嵌入式多层陶瓷电子元件和具有该电子元件的印刷电路板的制作方法
【专利摘要】本发明提供一种嵌入式多层陶瓷电子元件，该多层陶瓷电子元件包括陶瓷本体、第一内电极和第二内电极、第一外电极和第二外电极。所述陶瓷本体包括电介质层，所述陶瓷本体具有第一主表面和第二主表面、第一侧表面和第二侧表面以及第一端表面和第二端表面，所述陶瓷本体具有250μm的厚度或更小的厚度，所述第一内电极和第二内电极交替地暴露于所述第一侧表面或第二侧表面，所述第一外电极和第二外电极形成在所述第一侧表面和第二侧表面上，其中所述第一外电极包括第一电极层和第一金属层，所述第二外电极包括第二电极层和第二金属层，所述第一外电极和第二外电极延伸至所述第一主表面和第二主表面，形成在所述第一主表面和第二主表面上的所述第一外电极和第二外电极的宽度彼此不同。
【专利说明】嵌入式多层陶瓷电子元件和具有该电子元件的印刷电路板
[0001] 相关申请的交叉引用
[0002] 本申请要求于2013年03月14日在韩国知识产权局申请的韩国专利申请 No. 10-2013-0027534的优先权，在此通过引用将上述申请公开的内容并入本申请中。

【技术领域】
[0003] 本发明涉及一种嵌入式多层陶瓷电子元件和具有该嵌入式多层陶瓷电子元件的 印刷电路板。

【背景技术】
[0004] 随着电子电路的密度和集成度的增加，印刷电路板上的无源元件的安装空间变得 不充足。为了解决此问题，已经做出了实现嵌入到印刷板内的元件（即嵌入装置）的努力。 具体地，已提出多种将用作电容元件的多层陶瓷电子元件嵌入到板中的方法。
[0005] 作为一种将多层陶瓷电子元件嵌入到板中的方法，提供了一种使用板的材料本身 作为用于多层陶瓷电子元件的电介质材料以及使用铜线等作为用于多层陶瓷电子元件的 电极的方法。另外，作为另一种实现嵌入式多层陶瓷电子元件的方法，提供了一种通过在板 中形成高K聚合物基片（high-k polymer sheet)或薄膜电介质以形成嵌入式多层陶瓷电 子元件的方法，并且还提供了一种将多层陶瓷电子元件嵌入到板中的方法，等等。
[0006] 通常，多层陶瓷电子元件包括由陶瓷材料形成的多个电介质层以及插入多个电介 质层之间的内电极。如上所述的多层陶瓷电子元件设置在板中，从而可以实现具有高电容 的嵌入式多层陶瓷电子元件。
[0007] 为了制造具有嵌入式多层陶瓷电子元件的印刷电路板，在所述多层陶瓷电子元件 插入核心基板之后，通过使用激光在上部多层板和下部多层板之间形成的孔以将基板线路 和多层陶瓷电子元件的外电极相互连接。该激光处理成为了增加制造成本的主要因素。
[0008] 在将嵌入式多层陶瓷电子元件嵌入板的过程中，进行了用于固化环氧树脂和使金 属电极结晶的热处理工艺。在这种情况下，环氧树脂、金属电极、多层陶瓷电子元件的陶瓷 等之间的热膨胀系数（CTE)可能发生差异或者由于板的热膨胀在板和多层陶瓷电子元件之 间的粘接面上的发生缺陷。在可靠性测试过程中，该缺陷可能引起粘接面的分层。
[0009] 同时，在多层陶瓷电容器用作高性能的集成电路（1C)电源终端(如智能手机的应 用处理器或个人计算机（PC)的中央处理器（CPU))的去耦电容器的情况下，当等效串联电 感(在下文中简称为"ESL"）增大时，集成电路（1C)的性能可能退化。随着智能手机具有的 应用处理器的性能或个人计算机（PC)的中央处理器（CPU)的性能逐渐完善，多层陶瓷电容 器的等效串联电感("ESL"）的增大对集成电路（1C)的性能的退化的影响也相应地增大。
[0010] 提供了低电感片式电容器（LICC)以减小外部终端之间的距离以允许电流流动通 路减少，从而减小电容的电感。
[0011] 在嵌入式多层陶瓷电子元件的情况中，同样需要提供低电感片式电容器（LICC)以 减小如上所述的电感。
[0012] 然而，在低电感片式电容器（LICC)的情况中，可能难以实现外电极的带宽与常规 嵌入式多层陶瓷电子元件的带宽具有相同等级。
[0013] 因此，在将低电感片式电容器（LICC)应用到嵌入式多层陶瓷电子元件的情况下， 用于与封装基片电路电连接的通道的处理区域减小，使得可能难以在板中嵌入低电感片式 电容器（LICC)。
[0014] [相关技术文献]
[0015] 韩国专利公开 No. 2009-0083568


【发明内容】

[0016] 本发明的一方面提供一种嵌入式多层陶瓷电子元件和具有该嵌入式多层陶瓷电 子元件的印刷电路板。
[0017] 根据本发明的一方面，提供一种嵌入式多层陶瓷电子元件，该多层陶瓷电子元件 包括：陶瓷本体，该陶瓷本体包括电介质层，所述陶瓷本体具有彼此相对的第一主表面和 第二主表面、彼此相对的第一侧表面和第二侧表面以及彼此相对的第一端表面和第二端表 面，所述陶瓷本体具有250 μ m的厚度或更小的厚度；第一内电极和第二内电极，该第一内 电极和第二内电极设置成彼此相对，并且所述第一内电极和所述第二内电极之间插入有所 述电介质层，所述第一内电极和所述第二内电极交替地暴露于所述第一侧表面或第二侧表 面；以及第一外电极和第二外电极，该第一外电极和第二外电极分别形成在所述陶瓷本体 的第一侧表面和第二侧表面上，并且分别电连接至所述第一内电极和所述第二内电极，其 中，所述第一外电极包括第一电极层和形成在所述第一电极层上的第一金属层，所述第二 外电极包括第二电极层和形成在所述第二电极层上的第二金属层，所述第一外电极和第二 外电极分别延伸至所述陶瓷本体的所述第一主表面和第二主表面，形成在所述第一主表面 和第二主表面上的所述第一外电极和所述第二外电极的宽度彼此不同。
[0018] 当形成在所述第一主表面和第二主表面上的所述第一外电极的宽度为BW1，并且 形成在所述第一主表面和第二主表面上的所述第二外电极的宽度为BW2时，在所述第一主 表面上可以满足BW1 > BW2,并且在所述第二主表面上可以满足BW1 < BW2。
[0019] 当所述陶瓷本体的宽度为W时，形成在所述第一主表面上的所述第一外电极的宽 度BW1可以满足200 μ m彡BW1彡W。
[0020] 当所述陶瓷本体的宽度为W时，形成在所述第二主表面上的的所述第二外电极的 宽度BW2可以满足200 μ m彡BW2彡W。
[0021] 当所述陶瓷本体的厚度为所述第一主表面和第二主表面之间的距离、所述陶瓷本 体的宽度为形成有所述第一外电极的第一侧表面和形成有所述第二外电极的第二侧表面 之间的距离、并且所述陶瓷本体的长度为所述第一端表面和第二端表面之间的距离时，所 述陶瓷本体的宽度可以小于或等于所述陶瓷本体的长度。
[0022] 当所述陶瓷本体的长度为L并且所述陶瓷本体的宽度为W时，可以满足 0· 5L 彡 W 彡 L。
[0023] 当所述第一金属层和第二金属层中的每一个金属层的厚度为tp时，可以满足 tp > 5 μ m。
[0024] 当所述第一金属层和第二金属层中的每一个金属层的表面粗糙度为Ra2， 并且所述第一金属层和第二金属层中的每一个金属层的厚度为tp时，可以满足 200nm ^ Ra2 ^ tp。
[0025] 所述第一金属层和第二金属层可以包括铜（Cu)。
[0026] 根据本发明的一方面，提供一种具有嵌入式多层陶瓷电子元件的印刷电路板，包 括：绝缘基板；以及嵌入式多层陶瓷电子元件，该嵌入式多层陶瓷电子元件包括：陶瓷本 体，该陶瓷本体包括嵌入所述绝缘基片的电介质层，所述陶瓷本体具有彼此相对的第一主 表面和第二主表面、彼此相对的第一侧表面的第二侧表面以及彼此相对的第一端表面和第 二端表面，所述陶瓷本体具有250 μ m的厚度或更小的厚度；第一内电极和第二内电极，该 第一内电极和第二内电极设置成彼此相对，并且所述第一内电极和第二内电极之间插入有 所述电介质层，所述第一内电极和第二内电极交替地暴露于所述第一侧表面或第二侧表 面；以及第一外电极和第二外电极，该第一外电极和第二外电极分别形成在所述陶瓷本体 的第一侧表面和第二侧表面上，并且分别电连接至所述第一内电极和所述第二内电极，其 中，所述第一外电极包括第一电极层和形成在所述第一电极层上的第一金属层，所述第二 外电极包括第二电极层和形成在所述第二电极层上的第二金属层，所述第一外电极和所述 第二外电极分别延伸至所述陶瓷本体的所述第一主表面和所述第二主表面，形成在所述第 一主表面和所述第二主表面上的所述第一外电极和所述第二外电极的宽度彼此不同。
[0027] 当形成在所述第一主表面和第二主表面上的所述第一外电极的宽度为BW1，并且 形成在所述第一主表面和第二主表面上的所述第二外电极的宽度为BW2时，在所述第一主 表面上可以满足BW1 > BW2,并且在所述第二主表面上可以满足BW1 < BW2。
[0028] 当所述陶瓷本体的宽度为W时，形成在所述第一主表面上的所述第一外电极的宽 度BW1可以满足200 μ m彡Bffl ( W。
[0029] 当所述陶瓷本体的宽度为W时，形成在所述第二主表面上的所述第二外电极的宽 度BW2可以满足200 μ m彡BW2 ( W。
[0030] 当所述陶瓷本体的厚度为所述第一主表面和第二主表面之间的距离、所述陶瓷 本体的宽度为形成有所述第一外电极的第一侧表面和形成有所述第二外电极的第二侧表 面之间的距离、并且所述陶瓷本体的长度为所述第一端表面和所述第二端表面之间的距离 时，所述陶瓷本体的宽度可以小于或等于所述陶瓷本体的长度。
[0031] 当所述陶瓷本体的长度为L并且所述陶瓷本体的宽度为W时，可以满足 0. 5L 彡 W 彡 L。
[0032] 当所述第一金属层和第二金属层中的每一个金属层的厚度为tp时，可以满足 tp > 5 μ m。
[0033] 当所述第一金属层和第二金属层中的每一个金属层的表面粗糙度为Ra2， 并且所述第一金属层和第二金属层中的每一个金属层的厚度为tp时，可以满足 200nm ^ Ra2 ^ tp。
[0034] 所述第一金属层和第二金属层可以包括铜（Cu)。

【专利附图】

【附图说明】
[0035] 通过下面结合附图的详细描述，将能够更清楚地理解本发明的上述和其他方面、 特征和其他优点，其中：
[0036] 图1是显示根据本发明的实施方式的嵌入式多层陶瓷电子元件的立体图；
[0037] 图2是显示根据本发明的实施方式的陶瓷本体的视图；
[0038] 图3是图2的立体分解图；
[0039] 图4是沿图1中的线X-X'剖切的剖视图；
[0040] 图5是图4中A区域的放大图；以及
[0041] 图6是显示具有根据本发明的另一个实施方式的嵌入式多层陶瓷电子元件的印 刷电路板的剖视图。

【具体实施方式】
[0042] 在下文中，将参考附图详细描述本发明的【具体实施方式】。然而，本发明可以被实施 为许多不同形式并且不应当被解释为限于这里阐述的实施方式。
[0043] 更确切地说，提供这些实施方式是为了使得本公开彻底且完整，并且将把本发明 的范围完全传达给本领域技术人员。
[0044] 图1是显示根据本发明的实施方式的嵌入式多层陶瓷电子元件的立体图；
[0045] 图2是显示根据本发明的实施方式的陶瓷本体的视图；
[0046] 图3是图2的立体分解图；
[0047] 图4是沿图1中的线X-X'剖切的剖视图；
[0048] 图5是图4中A区域的放大图。
[0049] 参考图1至图5,根据本发明的实施方式的嵌入式多层陶瓷电子元件可以包括陶 瓷本体10,该陶瓷本体10包括电介质层11，陶瓷本体10具有彼此相对的第一主表面S1和 第二主表面S2、彼此相对的第一侧表面S5和第二侧表面S6以及彼此相对的第一端表面S3 和第二端表面S4,且陶瓷本体10具有250 μ m的厚度或更小的厚度；第一内电极21和第二 内电极22,该第一内电极21和第二内电极22设置成彼此相对，并且第一内电极21和第二 内电极22之间插入有电介质层11，第一内电极21和第二内电极22交替地暴露于第一侧表 面S5或第二侧表面S6 ;以及第一外电极31和第二外电极32,该第一外电极31和第二外电 极32分别形成在陶瓷本体10的第一侧表面S5和第二侧表面S6上，并且分别电连接至第 一内电极21和第二内电极22,其中，第一外电极31包括第一电极层31a和形成在第一电极 层31a上的第一金属层32b，第二外电极32包括第二电极层32a和形成该第二电极层32a 上的第二金属层32b，第一外电极31和第二外电极32分别延伸至陶瓷本体10的第一主表 面S1和第二主表面S2,形成在第一主表面S1和第二主表面S2上的第一外电极31和第二 外电极32的宽度彼此不同。
[0050] 下面，将描述根据本发明的实施方式的多层陶瓷电子元件。具体地，将描述多层陶 瓷电容器。然而，本发明不局限于此。
[0051] 在根据本发明的实施方式的多层陶瓷电容器中，"长度方向"指的是图1中的"L" 方向，"宽度方向"指的是图1中的"W"方向，以及"厚度方向"指的是图1中的'Τ'方向。 这里，所述"厚度方向"与所述电介质层堆叠的方向相同，也就是"堆叠方向"。
[0052] 根据本发明的实施方式，陶瓷本体10可以具有彼此相对的第一主表面S1和第二 主表面S2、第一侧表面S5和第二侧表面S6以及使所述第一主表面和第二主表面相互连接 的第一端表面S3和第二端表面S4。陶瓷本体10的形状不受具体限定，但可以是如附图中 所示的六面体形状。
[0053] 根据本发明的实施方式，形成电介质层11的原材料便不具体限定，只要可以获得 足够的电容即可，例如，该原材料可以是钛酸钡（BaTi0 3)粉末。
[0054] 根据本发明的目的，在形成介电层11的材料中，各种陶瓷添加剂、有机溶剂、增塑 剂、粘合剂、分散剂等可以施加到钛酸钡粉末（BaTi0 3)等粉末中。
[0055] 用于形成电介质层11的陶瓷粉末的平均颗粒尺寸不作具体限定，但可以调整以 实现本发明的目的。例如，平均颗粒尺寸可以调整到400nm或更小。
[0056] 形成第一内电极21和第二内电极22的材料不作具体限定，但可以为导电浆料，该 导电浆料由选自包括例如诸如钯（Pd)、银钯（Pd-Ag)合金或类似物的贵金属材料、镍（Ni ) 和铜(铜）的组中的至少一者形成。
[0057] 第一内电极21和第二内电极22可设置成彼此相对，第一内电极21和第二内电极 22之间插入有电介质层11，并且第一内电极21和第二内电极22可以交替暴露于第一侧表 面S5或第二侧表面S6。
[0058] 第一内电极21和第二内电极22交替地暴露于第一侧表面S5或第二侧表面S6,从 而可以实现如下所述的反向几何电容器（RGC)或低电感片式电容器（LICC)。
[0059] 陶瓷本体10可以具有250 μ m或更小的厚度ts。
[0060] 如上所述，陶瓷本体10加工为具有250 μ m或更小的厚度ts，使得陶瓷本体10可 以适用于嵌入式多层陶瓷电容器。
[0061] 另外，陶瓷本体的厚度ts可以为第一主表面S1和第二主表面S2之间的距离。
[0062] 根据本发明的实施方式，陶瓷本体10可以具有形成在陶瓷本体10的外侧的第一 外电极31和第二外电极32,其中第一外电极31和第二外电极32包括第一电极层31a和第 二电极层32a，以及分别形成在所述第一电极层和第二电极层上的第一金属层31b和第二 金属层32b。
[0063] 为了形成电容器，第一电极层31a和第二电极层32a可以形成在陶瓷本体10的外 侦牝并且可以分别电连接于第一内电极21和第二内电极22。
[0064] 第一电极层31a和第二电极层32a可以由与第一内电极21和第二内电极22相同 的导电材料形成，但是并不局限于此。例如，第一电极层31a和第二电极层32a可以由铜 (Cu)、银（Ag)。镍（Ni)等制成。
[0065] 第一电极层31a和第二电极层32a可以通过施加并且之后烧结导电浆料制成，所 述导电浆料通过向金属粉末中添加玻璃粉制备。
[0066] 通常的多层陶瓷电容器的长度可以大于其宽度，并且可以包括设置在沿陶瓷本体 的长度方向的彼此相对的端表面上的外电极。
[0067] 在这种情况下，由于在将交流（AC)电流施加到所述外电极上的时候可以延长电流 通路，可以形成大电流回路，并且可以增大感应磁场的强度，从而可以增大电感。
[0068] 在根据本发明的实施方式的多层陶瓷电容器中，为了减小电流通路，第一外电极 31和第二外电极32可以形成在陶瓷本体10的第一侧表面S5和第二侧表面S6上。
[0069] 陶瓷本体10的宽度W可以是形成有第一外电极31的第一侧表面S5和形成有第 二外电极32的第二侧表面S6之间的距离，陶瓷本体10的长度L可以是第一端表面S3和 第二端表面S4之间的距离。
[0070] 根据本发明的实施方式，分别形成有第一外电极31和第二外电极32的第一侧表 面S5和第二侧表面S6之间的宽度W可以小于或等于第一端表面S3和第二端表面S4之间 的长度L。
[0071] 因此，由于第一外电极31和第二外电极32之间的距离减小，所以电流通路可能减 少。因此，电流回路可能减少从而减少电感。
[0072] 如上所述的多层陶瓷电子元件可以被称为反向几何电容器（RGC)或低电感片式电 容器（LICC)，在该多层陶瓷电子元件中，第一外电极31和第二外电极32分别形成在陶瓷本 体10的第一侧面S5和第二侧面S6上，使得陶瓷本体10的宽度W (即第一外电极31和第 二外电极32之间的距离）小于或等于陶瓷本体10的长度L。
[0073] 此外，当陶瓷本体10的长度为L并且宽度为W时，可以满足0.5L彡W彡L。然而， 本发明不局限于此。
[0074] 调整所述陶瓷本体的长度和宽度以便满足0.5L彡W彡L，因此，可以减小多层陶瓷 电容器的电感。
[0075] 因此，根据本发明的实施方式的多层陶瓷电子元件可以实现相对低的电感，从而 可以提高多层陶瓷电子元件的电性能。
[0076] 根据本发明的实施方式，包括铜（Cu)的第一金属层31b和第二金属层32b可以分 别形成在第一电极层31a和第二电极32a层上。
[0077] 通常地，由于多层陶瓷电容器安装在印刷电路板上，因此，镀镍/锡层可以通常形 成在外电极上。
[0078] 然而，待嵌入到印刷电路板内的根据本发明的实施方式的多层陶瓷电容器不会安 装在板上，但是通过由铜（Cu)材料形成的通道，所述板的电路可以电连接于多层陶瓷电容 器的第一外电极31和第二外电极32。
[0079] 因此，根据本发明的实施方式，第一金属层31b和第二金属层32b可以包括铜（Cu) 以更好地与形成在所述板上的通道的材料一铜（Cu)电连接。
[0080] 形成包括铜（Cu)的第一金属层31b和第二金属层32b的方法不作具体限定。例 如，第一金属层31b和第二金属层32b可以通过电镀形成。在这种情况下，第一金属层31b 和第二金属层32b可以由包括铜（Cu)的电镀层形成。
[0081] 参考图4和图5,第一外电极31和第二外电极32可以分别延伸至陶瓷本体10的 第一主表面S1和第二主表面S2,形成在第一主表面S1和第二主表面S2上的第一外电极 31和第二外电极32的宽度可以彼此不同。
[0082] 在通常的多层陶瓷电容器用作高性能的集成电路（1C)电源终端(如智能手机的应 用处理器或个人计算机（PC)的中央处理器（CPU))的去耦电容器的情况下，等效串联电感 (在下文中简称为"ESL"）增大，使得集成电路（1C)的性能可能退化。
[0083] 具体地，随着智能手机的应用处理器的性能或个人计算机（PC)的中央处理器 (CPU)的性能逐渐提高，多层陶瓷电容器的等效串联电感（ESL)的增大对集成电路（1C)的 性能退化的影响也相应地增大。
[0084] 为了解决上述问题，同样在嵌入式多层陶瓷电子元件的情况中，需要应用低电感 片式电容器（LICC)以减小如上所述的电感。
[0085] 然而，在低电感片式电容器（LICC)中，可能难以实现外电极的带宽与常规嵌入式 多层陶瓷电子元件的带宽具有相同等级。
[0086] 因此，在将低电感片式电容器（LICC)应用到嵌入式多层陶瓷电子元件的情况下， 用于电连接于封装基板电路的通道的处理区域减小，使得难以在板上嵌入低电感片式电容 器（LICC)。
[0087] 根据本发明的实施方式，第一外电极31和第二外电极32可以分别延伸至陶瓷本 体10的第一主表面S1和第二主表面S2,形成在第一主表面S1和第二主表面S2上的第一 外电极31和第二外电极32的宽度彼此不同，使得可以解决上述问题。
[0088] 具体地，形成在第一主表面S1上的第一外电极31的宽度或形成在第二主表面S2 上的第二外电极32的宽度显著增大，从而即使在将低电感片式电容器（LICC)应用到嵌入 式多层陶瓷电子元件的情况下，也可以实现外电极的带宽与常规嵌入式多层陶瓷电子元件 的带宽具有相同等级。
[0089] 因此，即使在应用根据本发明的实施方式的嵌入式多层陶瓷电子元件的情况下， 也可以防止在处理用于电连接于封装基板电路的通道时的缺陷。
[0090] 根据本发明的实施方式，当形成在第一主表面S1和第二主表面S2上的第一外电 极31的宽度为BW1，以及形成在第一主表面S1和第二主表面S2上的第二外电极32的宽度 为BW2时，在第一主表面S1上可以满足BW1 > BW2,以及在第二主表面S2上可以满足BW1 < BW2。
[0091] 也就是说，调整所述第一外电极和第二外电极的宽度以便在第一主表面S1上满 足BWDBW2以及在第二主表面S2上满足BW1〈BW2,从而可以实现外电极的带宽与常规嵌入 式多层陶瓷电子元件的带宽具有相同等级。
[0092] 尽管在本发明的实施方式中已经描述了在第一主表面S1上满足BWDBW2以及在 第二主表面S2上满足BW1〈BW2的情况，但本发明并不局限于此。也就是说，在第一主表面 S1上可以满足BW1 < BW2以及在第二主表面S2上可以满足BW1 > BW2。
[0093] 具体地，当陶瓷本体10的宽度为W时，形成在第一主表面S1上的第一外电极31 的宽度BW1可以满足200 μ m彡BW1彡W，但并不一定局限于此。
[0094] 另外，当陶瓷本体10的宽度为W时，形成在第二主表面S2上的第二外电极32的 宽度BW2可以满足200 μ m彡BW2彡W，但并不一定局限于此。
[0095] 如上所述，调整第一外电极31的宽度BW1以便满足200μπι彡BW1彡W，调整第二 外电极32的宽度BW2以便满足200 μ m彡BW2彡W，从而可以实现外电极的带宽与常规嵌入 式多层陶瓷电子元件的带宽具有相同等级和实现低电感。
[0096] 因此，可以防止在处理用于所述嵌入式多层陶瓷电子元件和封装基板电路之间的 电连接的通道时的缺陷。
[0097] 在第一外电极31的宽度BW1和第二外电极的宽度BW2中的每一个宽度小于 200 μ m的情况下，在将多层陶瓷电容器嵌入所述板时可能出现所述电路和所述通道之间的 接触缺陷问题。
[0098] 同时，根据本发明的实施方式，形成在第一主表面S1上的第一外电极31的宽度 BW1可以与陶瓷本体10的宽度W-致，形成在第二主表面S2上的第二外电极32的宽度BW2 可以与陶瓷本体10的宽度W-致。
[0099] 在这种情况下，第一外电极31和第二外电极32可以仅形成在第一主表面S1和第 二主表面S2中的任何一个上，可以防止在将所述陶瓷电容器嵌入所述板时所述通道的加 工缺陷，且无疑可以防止与所述封装基板电路的接触缺陷。
[0100] 同时，根据本发明的实施方式，陶瓷本体10可以包括工作层（active layer)和覆 盖层，工作层包括第一内电极21和第二内电极22,覆盖层形成在所述工作层的上表面或所 述工作层的下表面。
[0101] 陶瓷本体1〇可以包括所述工作层，所述工作层包括第一内电极21和第二内电极 22,其中所述工作层指的是有助于形成电容的层。
[0102] 另外，陶瓷本体10可以包括形成在所述工作层的上表面或下表面上的覆盖层。
[0103] 另外，当第一金属层31b和第二金属层32b中的每一个的厚度为tp时，可以满足 tp > 5 μ m。
[0104] 第一金属层31b和第二金属层32b中的每一个的厚度tp可以满足tp彡5 μ m，但 并不局限于此。也就是说，第一金属层31b和第二金属层32b中的每一个的厚度tp可以为 15 μ m或更小。
[0105] 调整第一金属层31b和第二金属层32b中的每一个的厚度tp以便满足tp彡5 μ m 和为15 μ m或更小，从而可以实现能够最好地在所述板上加工所述通道并且具有优良的可 靠性的多层陶瓷电容器。
[0106] 在第一金属层31b和第二金属层32b中的每一个的厚度tp小于5 μ m的情况下，当 多层陶瓷电子元件嵌入印刷电路板1〇〇时，在加工导电通孔140时，可能发生导电通孔140 与陶瓷本体10连接的缺陷。
[0107] 在第一金属层31b和第二金属层32b中的每一个的厚度tp超过15 μ m的情况下， 由于金属层31b和32b的应力可能导致陶瓷本体10上出现裂缝。
[0108] 同时，当第一金属层31b和第二金属层32b中的每一个的表面粗糙度为Ra2并且 第一金属层31b和第二金属层32b中的每一个的厚度为tp时，可以满足200nm< Ra2 < tp。
[0109] 调整第一金属层31b和第二金属层32b中的每一个的表面粗糙度以便满足 200nm< Ra2 < tp，从而可以改善所述多层陶瓷电子元件和所述板之间的分层现象，也可以 避免裂缝。
[0110] 当处理金属表面时，表面粗糙度表示产生在金属表面的细小的凹部和凸部的程 度。
[0111] 根据处理方法是否合适、是否有产生于所述表面的划痕、是否氧化等等，所述表面 粗糙度可以通过用于处理所述金属表面的工具获得。在表示粗糙度时，沿垂直于所述表面 切割所述表面的所述表面的横截面可以以曲线形状形成，从该曲线的最低部到该曲线的最 高部可以被称为中心线平均粗糙度，用Ra表示。
[0112] 在本发明的实施方式中，第一金属层31b和第二金属层32b中的每一个的中心线 平均粗糙度将被定义为Ra2。
[0113] 图5为表示图4中的第一金属层31b和第二金属层32b中的每一个的中心线平均 粗糙度Ra2的A区域的放大图。
[0114] 参考图5,在根据本发明的实施方式的多层陶瓷电子元件中，当第一金属层31b和 第二金属层32b中的每一个表面粗糙度为Ra2,并且第一金属层31b和第二金属层32b中的 每一个的厚度为tp时，可以满足200nm彡Ra2彡tp。
[0115] 详细地，将描述第一金属层31b和第二金属层32b中的每一个的中心线平均粗糙 度Ra2的计算方法。首先，可以关于形成在第一金属层31b和第二金属层32b的一个表面 上的粗糙部分画出虚拟中心线。
[0116] 然后，可以根据所述粗糙度的虚拟中心线测量各自的距离(例如rws……r13)， 可以通过下述等式计算所述各自的距离的平均值，利用计算出的值可以计算第一金属层 31b和第二金属层32b中的每一个的中心线平均粗糙度Ra2。 1 + Γ·, + \}\ 1 +?· * r 1
[0117] D - χ? - 1 - I_-- ΛΧα ~ η
[0118] 在200nm < Ra2 < tp的范围内调整第一金属层31b和第二金属层32b中的每一 个的中心线平均粗糙度Ra2,从而可以实现具有极好的耐压特性、改善的与板的粘接性以及 极好的可靠性的多层陶瓷电子元件。
[0119] 在第一金属层31a和第二金属层32b中的每一个的表面粗糙度小于200nm的情况 下，所述多层陶瓷电子元件与所述板之间可能出现分层现象。
[0120] 同时，在第一金属层31b和第二金属层32b中的每一个的表面粗糙度超过第一金 属层31b和第二金属层32b中的每一个的厚度tp的情况下，可能出现裂缝。
[0121] 另外，所述覆盖层的厚度tc可以为大于等于1 μ m或者小于等于30 μ m，但并不局 限于此。
[0122] 在所述覆盖层的厚度tc小于1 μ m的情况下，所述覆盖层的厚度可能非常薄，因此 外部冲击可以被转移到所述工作层（内部电容形成的部分)，从而可能产生缺陷，在所述覆 盖层的厚度tc超过30 μ m的情况下，所述覆盖层的厚度可能非常厚，使得所述电容形成部 分相对较小，从而可能难以产生电容。
[0123] 第一金属层31b和第二金属层32b的厚度以及所述覆盖层的厚度可以为平均厚 度。
[0124] 如图4所示，第一金属层31b和第二金属层32b的平均厚度以及所述覆盖层的平 均厚度可以在通过使用扫描电子显微镜（SEM)扫描陶瓷本体10长度方向上的横截面而获 得图像中测量。
[0125] 例如，如图4所不，第一金属层31b和第二金属层32b的厚度以及所述覆盖层的厚 度可以在通过使用扫描电子显微镜（SEM)扫描在陶瓷本体10的宽度（W)方向的中央部分剖 切的沿长度和厚度（L-T)方向的横截面而获得图像中测量。
[0126] 在下文中，将描述根据本发明的实施方式的嵌入式多层陶瓷电子元件的制造方 法。然而，本发明并不局限于此。
[0127] 根据本发明的实施方式的嵌入式多层陶瓷电子元件的制造方法可以包括：制备包 括电介质层的陶瓷基片；使用包括导电金属粉末和陶瓷粉末的用于内电极的导电浆料在所 述陶瓷基片上形成内电极图案；层叠其上形成有内电极图案的所述陶瓷基片以形成包括设 置成彼此相对的第一内电极和第二内电极的工作层以及在所述工作层的上表面或下表面 上层叠所述陶瓷基片以形成覆盖层，从而制备陶瓷本体，该陶瓷本体具有彼此相对的第一 主表面的第二主表面、彼此相对的第一侧表面和第二侧表面以及彼此相对的第一端表面和 第二端表面；在所述陶瓷本体的第一侧表面和第二侧表面上分别形成第一电极层和第二电 极层以及在所述第一电极层和第二电极层上分别形成包括铜（Cu)的第一金属层和第二金 属层，以制备第一外电极和第二外电极；以及对所述第一电极层和第二电极层进行喷砂工 艺以调整表面粗糙度，其中所述第一外电极和第二外电极分别延伸至所述陶瓷本体的第一 主表面和第二主表面，并且形成在所述第一主表面和第二主表面上的第一外电极和第二外 电极的宽度彼此不同。
[0128] 在根据本发明的实施方式的嵌入式多层陶瓷电子元件的制造方法中，首先，可以 将包括例如钛酸钡（BaTi0 3)粉末或类似物的浆料涂抹在载体膜上并在载体膜上干燥以制 备多个陶瓷基片，从而形成电介质层。
[0129] 所述陶瓷基片可以靠通过将陶瓷粉末、粘合剂和溶剂彼此混合来制造浆料以及通 过刮刀法使浆料形成为几个μm厚度的基片来制备。
[0130] 其次，制备导电浆料，该导电浆料用于内电极并且包含重量为40到50份的量的、 平均颗粒尺寸为〇. 1 μ m至0. 2 μ m的镍粉末。
[0131] 通过丝网印刷方法将用于内电极的所述导电浆料涂抹到所述陶瓷基片上以形成 内电极之后，层叠400到500个陶瓷基片以形成所述工作层，所述陶瓷基片层叠在所述工作 层的上表面或下表面以形成所述覆盖层，从而制造陶瓷本体10,陶瓷本体10具有彼此相对 的第一主表面的第二主表面、彼此相对的第一侧表面和第二侧表面以及彼此相对的第一端 表面和第二端表面。
[0132] 然后，可以在所述陶瓷本体的第一侧表面和第二侧表面上分别形成所述第一电极 层和第二电极层。下一步，可以在所述第一外电极和第二外电极上分别形成包括铜（Cu)的 第一金属层和第二金属层。
[0133] 形成包括铜（Cu)的第一金属层和第二金属层不作具体限定，例如，可以通过电镀 来形成。
[0134] 在第一电极层31a和第二电极层32a上分别形成包括铜（Cu)的第一金属层31b和 第二金属层32b时，陶瓷本体10烧结完成后，可以进行喷砂工艺以人工地形成和调整包括 铜（Cu)第一金属层31b和第二金属层32b中的每一个的表面粗糙度。
[0135] 由于所述喷砂工艺只可能增大包括铜（Cu)的第一金属层31b和第二金属层32b中 的每一个的表面粗糙度，因此不影响所述多层陶瓷电子元件的可靠性。
[0136] 具有与根据本发明的实施方式的嵌入式多层陶瓷电子元件相同特征的部分的描 述将被省略。
[0137] 图6为显示具有根据本发明的另一个实施方式的嵌入式多层陶瓷电子元件的印 刷电路板200的剖视图。
[0138] 由于图6显示的嵌入式多层陶瓷电子元件基本上与参考图1至图5的以上描述的 嵌入式多层陶瓷电子元件100相同，与参考图1至图5的以上描述的嵌入式多层陶瓷电子 元件100相同或相似的部件通过相同的附图标记表示，重复的描述将省略。
[0139] 参考图6,具有根据本发明的另一个实施方式的嵌入式多层陶瓷电子元件的印刷 电路板200可以包括绝缘基板110 ;以及嵌入式多层陶瓷电子元件100,该嵌入式多层陶瓷 电子元件100包括陶瓷本体10,陶瓷本体10包括电介质层11并且具有彼此相对的第一主 表面S1和第二主表面S2、彼此相对的第一侧表面S5和第二侧表面S6以及彼此相对的第一 端表面S3和第二端表面S4,陶瓷本体10具有250 μ m或更小的厚度，设置成彼此相对的第 一内电极21和第二内电极22,并且第一内电极21和第二内电极22之间插入有电介质层 11，第一内电极21和第二内电极22交替地暴露于第一侧表面S5或第二侧表面S6,以及分 别形成在陶瓷本体10的第一侧表面S5和第二侧表面S6上的第一外电极31和第二外电极 32,并且第一外电极31和第二外电极32分别电连接于第一内电极21和第二内电极22,其 中第一外电极31包括第一电极层31a和形成在第一电极层31a上的第一金属层32a，第二 外电极32包括第二电极层32a和形成在第二电极层32a上的第二金属层32b，第一外电极 31和第二外电极32分别延伸到陶瓷本体10的第一主表面S1和第二主表面S2上，形成在 第一主表面S1和第二主表面S2上的第一外电极31和第二外电极32的宽度彼此不同。
[0140] 陶瓷本体10的厚度ts可以为第一主表面S1和第二主表面S2之间的距离。
[0141] 在包括在具有根据本发明的实施方式的嵌入式多层陶瓷电子元件的印刷电路板 200内的多层陶瓷电容器100中，为了减少电流通路，第一外电极31和第二外电极32可以 形成在陶瓷本体10的第一侧表面S5和第二侧表面S6上。
[0142] 陶瓷本体10的宽度W可以为形成有第一外电极31的第一侧表面S5与形成有第 二外电极32的第二侧表面S6之间的距离，陶瓷本体10的长度L可以为第一端表面S3和 第二端表面S4之间的距离。
[0143] 根据本发明的实施方式，分别形成有第一外电极31和第二外电极32的第一侧表 面S5和第二侧表面S6之间的距离W可以小于或等于第一端表面S3和第二端表面S4之间 的长度L。
[0144] 所以，由于第一外电极31和第二外电极32之间的距离减小，电流通路可能减小。 因此，电流回路可以减小以减小电感。
[0145] 在如上所述的多层陶瓷电子元件中，第一外电极31和第二外电极32分别形成在 陶瓷本体10的第一侧表面S5和第二侧表面S6上，使得陶瓷本体10的宽度W(即第一外电 极31和第二外电极32之间的距离）小于或等于陶瓷本体10的长度L，所述多层陶瓷电子 元件被称为反向几何电容器（RGC)或低电感片式电容器（LICC)。
[0146] 绝缘基板110可以具有包括绝缘层110a、110b和110c的基板，绝缘基板110还可 以包括导电图案120和导电通孔140,根据需要导电通孔140可以以各种形式配置内电路。 绝缘基板140可以为其中包括多层陶瓷电子元件110的印刷电路板200。
[0147] 在多层陶瓷电子元件100插入印刷电路板200之后，在印刷电路板200的后期处 理中，可能要经受一些恶劣的环境，例如热处理等。
[0148] 具体地，在热处理工艺中，印刷电路板200的收缩和膨胀可以直接转移到插入到 印刷电路板200内的所述多层陶瓷电子元件上以将应力施加于所述多层陶瓷电子元件和 印刷电路板200之间的粘接表面。
[0149] 在施加于所述多层陶瓷电子元件和印刷电路板200之间的粘接表面的应力高于 所述多层陶瓷电子元件和印刷电路板200之间的粘接强度的情况下，可能出现所述粘接表 面分层的分层现象。
[0150] 所述多层陶瓷电子元件和印刷电路板200之间的粘接强度与所述多层陶瓷电子 元件和印刷电路板200之间的电化学耦合力以及所述多层陶瓷电子元件和印刷电路板200 之间的粘接表面的有效表面积成比例。因此，为了提高所述多层陶瓷电子元件和印刷电路 板200之间的粘接表面的有效表面积，可控制所述多层陶瓷电子元件的表面粗糙度，从而 可以改善多层陶瓷电子元件100和印刷电路板200之间的分层现象。另外，根据多层陶瓷 电子元件100和印刷电路板200之间的表面粗糙度可以确认多层陶瓷电子元件100和印刷 电路板200之间的粘接表面的分层的发生频率。
[0151] 下面，尽管将参考发明例详细描述本发明，但并不局限于此。
[0152] 发明例1
[0153] 为了根据形成在根据发明例的嵌入式多层陶瓷电子元件的第一主表面和第二主 表面上的第一外电极和第二外电极中的每一个的宽度确认多层陶瓷电容器和形成在板内 的通道之间是否出现接触缺陷，根据第一金属层31b和第二金属层32b中的每一个的厚度 确认在加工通道时是否出现缺陷，以及根据第一金属层31b和第二金属层32b中的每一个 表面粗糙度确认粘接表面的分层的发生频率，在将具有多层陶瓷电子元件嵌入其中的板在 温度85°C和相对湿度为85%的用于手机主板的片式元件的通常条件下放置30分钟之后， 进行各自的实验，同时，改变第一外电极和第二外电极中的每一个的宽度和第一金属层31b 和第二金属层32b中的每一个的厚度和表面粗糙度。
[0154] 下表1根据形成在第一主表面和第二主表面上的第一外电极和第二外电极中的 每一个的宽度示出了所述多层陶瓷电容器和形成在所述板内的通道之间是否出现接触缺 陷。
[0155] 【表1】
[0156]

【权利要求】
1. 一种嵌入式多层陶瓷电子元件，该嵌入式多层陶瓷电子元件包括： 陶瓷本体，该陶瓷本体包括电介质层，所述陶瓷本体具有彼此相对的第一主表面和第 二主表面、彼此相对的第一侧表面和第二侧表面以及彼此相对的第一端表面和第二端表 面，并且所述陶瓷本体具有250 μ m的厚度或更小的厚度； 第一内电极和第二内电极，该第一内电极和第二内电极设置成彼此相对，所述第一内 电极和所述第二内电极之间插入有所述电介质层，所述第一内电极和所述第二内电极交替 地暴露于所述第一侧表面或第二侧表面； 第一外电极和第二外电极，该第一外电极和第二外电极分别形成在所述陶瓷本体的所 述第一侧表面和第二侧表面上，并且分别电连接至所述第一内电极和所述第二内电极， 其中，所述第一外电极包括第一电极层和形成在所述第一电极层上的第一金属层，所 述第二外电极包括第二电极层和形成在所述第二电极层上的第二金属层，所述第一外电极 和第二外电极分别延伸至所述陶瓷本体的所述第一主表面和所述第二主表面，形成在所述 第一主表面和第二主表面上的所述第一外电极和第二外电极的宽度彼此不同。
2. 根据权利要求1所述的嵌入式多层陶瓷电子元件，其中，当形成在所述第一主表面 和第二主表面上的所述第一外电极的宽度为BW1，并且形成在所述第一主表面和第二主表 面上的所述第二外电极的宽度为BW2时，在所述第一主表面上满足BW1 > BW2,并且在所述 第二主表面上满足BW1 < BW2。
3. 根据权利要求2所述的嵌入式多层陶瓷电子元件，其中，当所述陶瓷本体的宽度为W 时，形成在所述第一主表面上的所述第一外电极的宽度BW1满足200 μ m彡BW1彡W。
4. 根据权利要求2所述的嵌入式多层陶瓷电子元件，其中，当所述陶瓷本体的宽度为W 时，形成在所述第二主表面上的所述第二外电极的宽度BW2满足200 μ m彡BW2彡W。
5. 根据权利要求1所述的嵌入式多层陶瓷电子元件，其中，当所述陶瓷本体的厚度为 所述第一主表面和第二主表面之间的距离、所述陶瓷本体的宽度为形成有所述第一外电极 的第一侧表面和形成有所述第二外电极的第二侧表面之间的距离、并且所述陶瓷本体的长 度为所述第一端表面和第二端表面之间的距离时，所述陶瓷本体的宽度小于或等于所述陶 瓷本体的长度。
6. 根据权利要求5所述的嵌入式多层陶瓷电子元件，其中，当所述陶瓷本体的长度为L 并且所述陶瓷本体的宽度为W时，满足0. 5L < W < L。
7. 根据权利要求1所述的嵌入式多层陶瓷电子元件，其中，当所述第一金属层和第二 金属层中的每一个金属层的厚度为tp时，满足tp彡5 μ m。
8. 根据权利要求1所述的嵌入式多层陶瓷电子元件，其中，当所述第一金属层和第二 金属层中的每一个金属层的表面粗糙度为Ra2并且所述第一金属层和第二金属层中的每 一个金属层的厚度为tp时，满足200nm彡Ra2彡tp。
9. 根据权利要求1所述的嵌入式多层陶瓷电子元件，其中，所述第一金属层和第二金 属层包括铜。
10. -种具有嵌入式多层陶瓷电子元件的印刷电路板，包括： 绝缘基板；以及 嵌入式多层陶瓷电子元件，该嵌入式多层陶瓷电子元件包括：陶瓷本体，该陶瓷本体 包括嵌入所述绝缘基板的电介质层，所述陶瓷本体具有彼此相对的第一主表面和第二主表 面、彼此相对的第一侧表面的第二侧表面以及彼此相对的第一端表面和第二端表面，所述 陶瓷本体具有250 μ m的厚度或更小的厚度；第一内电极和第二内电极，该第一内电极和第 二内电极设置成彼此相对，并且所述第一内电极和第二内电极之间插入有所述电介质层， 所述第一内电极和第二内电极交替地暴露于所述第一侧表面或第二侧表面；以及第一外电 极和第二外电极，该第一外电极和第二外电极分别形成在所述陶瓷本体的第一侧表面和第 二侧表面上，并且分别电连接至所述第一内电极和第二内电极，其中，所述第一外电极包括 第一电极层和形成在所述第一电极层上的第一金属层，所述第二外电极包括第二电极层和 形成在所述第二电极层上的第二金属层，所述第一外电极和第二外电极分别延伸至所述陶 瓷本体的所述第一主表面和第二主表面，形成在所述第一主表面和第二主表面上的所述第 一外电极和第二外电极的宽度彼此不同。
11. 根据权利要求10所述的具有嵌入式多层陶瓷电子元件的印刷电路板，其中，当形 成在所述第一主表面和第二主表面上的所述第一外电极的宽度为BW1，并且形成在所述第 一主表面和第二主表面上的所述第二外电极的宽度为BW2时，在所述第一主表面上满足 BW1 > BW2,并且在所述第二主表面上满足BW1 < BW2。
12. 根据权利要求11所述的具有嵌入式多层陶瓷电子元件的印刷电路板，其中，当所 述陶瓷本体的宽度为W时，形成在所述第一主表面上的所述第一外电极的宽度BW1满足 200 μ m 彡 BW1 彡 W。
13. 根据权利要求11所述的具有嵌入式多层陶瓷电子元件的印刷电路板，其中，当所 述陶瓷本体的宽度为W时，形成在所述第二主表面上的所述第二外电极的宽度BW2满足 200 μ m 彡 BW2 彡 W。
14. 根据权利要求10所述的具有嵌入式多层陶瓷电子元件的印刷电路板，其中，当所 述陶瓷本体的厚度为所述第一主表面和第二主表面之间的距离、所述陶瓷本体的宽度为形 成有所述第一外电极的第一侧表面和形成有所述第二外电极的第二侧表面之间的距离并 且所述陶瓷本体的长度为所述第一端表面和第二端表面之间的距离时，所述陶瓷本体的宽 度小于或等于所述陶瓷本体的长度。
15. 根据权利要求14所述的具有嵌入式多层陶瓷电子元件的印刷电路板，其中，当所 述陶瓷本体的长度为L并且所述陶瓷本体的宽度为W时，满足0. 5L < W < L。
16. 根据权利要求10所述的具有嵌入式多层陶瓷电子元件的印刷电路板，其中，当所 述第一金属层和所述第二金属层中的每一个金属层的厚度为tp时，满足tp > 5 μ m。
17. 根据权利要求10所述的具有嵌入式多层陶瓷电子元件的印刷电路板，其中，当所 述第一金属层和第二金属层中的每一个金属层的表面粗糙度为Ra2并且所述第一金属层 和第二金属层中的每一个金属层的厚度为tp时，满足200nm彡Ra2彡tp。
18. 根据权利要求10所述的具有嵌入式多层陶瓷电子元件的印刷电路板，其中，所述 第一金属层和第二金属层包括铜（Cu)
【文档编号】H01G4/30GK104051155SQ201310317127
【公开日】2014年9月17日 申请日期:2013年7月25日 优先权日:2013年3月14日
【发明者】李炳华, 金斗永, 李镇宇, 郑镇万 申请人:三星电机株式会社