Cmos晶体管及其制作方法、显示面板和显示装置制造方法
【专利摘要】本发明提供一种CMOS晶体管及其制作方法、显示面板和显示装置，该CMOS晶体管包括：位于衬底基板上方的第一区域和第二区域，所述第一区域包括：第一栅电极、第一有源层、第一源电极和第一漏电极；所述第二区域包括：第二栅电极、第二有源层、第二源电极和第二漏电极；其中，所述第一有源层中形成有第一掺杂离子，所述第二有源层中形成有第二掺杂离子，所述第一掺杂离子的浓度小于所述第二掺杂离子的浓度。本发明的技术方案可以降低显示面板的功耗。
【专利说明】CMOS晶体管及其制作方法、显示面板和显示装置
【技术领域】
[0001]本发明涉及触摸屏【技术领域】，特别涉及一种CMOS晶体管及其制作方法、显示面板和显示装置。
【背景技术】
[0002]互补金属氧化物半导体(ComplementaryMetal Oxide Semiconductor,简称C0MS)由 P型沟道金属氧化物(Positive Channel Metal Oxide Semiconductor,简称PM0S)和 N 型沟道金属氧化物(Negative Channel Metal Oxide Semiconductor,简称 NM0S)共同构成，CMOS具有低功耗的特点，被广泛应用于集成电路中。
[0003]现有技术中的通过六次掩模构图工艺形成的底栅型薄膜晶体管包括:通过构图工艺在衬底基板上形成包括栅电极、栅绝缘层、有源层、刻蚀阻挡层、源漏电极、钝化层、第一沟道以及像素电极的开关薄膜晶体管和同时形成的包括栅电极、钝化层、第二沟道和像素电极的驱动薄膜晶体管，从而实现开关晶体管和薄膜晶体管的跳层连接，这样的结构应用于显示面板中时会增大功耗。
【发明内容】
[0004]本发明提供一种CMOS晶体管及其制作方法、显示面板和显示装置，其可以降低显示面板的功耗。
[0005]为实现上述目的，本发明提供一种CMOS晶体管，该CMOS晶体管包括:位于衬底基板上方的第一区域和第二区域，所述第一区域包括:第一栅电极、第一有源层、第一源电极和第一漏电极；
[0006]所述第二区域包括:第二栅电极、第二有源层、第二源电极和第二漏电极；
[0007]其中，所述第一有源层中形成有第一掺杂离子，所述第二有源层中形成有第二掺杂离子，所述第一掺杂离子的浓度小于所述第二掺杂离子的浓度。
[0008]可选地，所述第一有源层与第一源电极和第一漏电极之间还形成有刻蚀阻挡层；所述第二有源层与第二源电极和第二漏电极之间还形成有刻蚀阻挡层。
[0009]可选地，所述第一有源层为氧化物材料层；所述第二有源层为氧化物材料层。
[0010]可选地，所述氧化物材料层为氧化锌。
[0011]可选地，所述第一源漏电极通过第一过孔与所述第一有源层连接，所述第二源漏电极通过第二过孔与所述第二有源层连接。
[0012]为实现上述目的，本发明提供一种显示面板，包括上述CMOS晶体管。
[0013]为实现上述目的，本发明提供一种显示装置，包括上述显示面板。
[0014]为实现上述目的，本发明提供一种CMOS晶体管的制作方法，该方法包括:
[0015]在衬底基板上形成第一栅电极、第二栅电极、第一有源层、第二有源层、第一源电极、第二源电极、第一漏电极以及第二漏电极；
[0016]通过掺杂工艺向所述第一有源层注入第一掺杂离子，并向所述第二有源层注入第二掺杂离子，所述第一掺杂离子的浓度小于所述第二掺杂离子的浓度。
[0017]可选地，在衬底基板上形成第一栅电极、第二栅电极、第一有源层、第二有源层、第一源电极、第二源电极、第一漏电极以及第二漏电极包括:
[0018]在衬底基板上通过构图工艺形成第一栅电极、第二栅电极；
[0019]在形成有第一栅电极、第二栅电极的衬底基板上通过构图工艺形成第一有源层、第二有源层；
[0020]在所述第一有源层、第二有源层上通过构图工艺形成第一源电极、第二源电极、第一漏电极以及第二漏电极。
[0021]可选地，所述第一源电极、第二源电极、第一漏电极以及第二漏电极上还形成有平坦层；
[0022]所述通过掺杂工艺向所述第一有源层注入第一掺杂离子，并向所述第二有源层注入第二掺杂离子包括:
[0023]在所述平坦层上形成光刻胶层，所述光刻胶层包括:第一光刻胶区域和第二光刻胶区域，第一光刻胶区域与第一有源层相对设置，第二光刻胶区域与第二有源层相对设置；
[0024]通过第一光刻胶区域对第一有源层进行掺杂工艺，以使所述N离子注入所述第一有源层；
[0025]通过第二光刻胶区域对第二有源层进行掺杂工艺，以使所述N离子注入所述第二有源层；
[0026]去除所述光刻胶层。
[0027]可选地，在所述平坦层上形成光刻胶层具体包括:
[0028]在所述平坦层上涂覆光刻胶层；
[0029]采用半调掩模板对涂覆有光刻胶层的所述平坦层进行掩模板掩模、曝光和显影，形成第一光刻胶区域和第二光刻胶区域。
[0030]可选地，所述光刻胶层的厚度为大于和/或等于3 μ m，所述第一光刻胶区域的厚度为1.7 μ m?2.3 μ m，所述第二光刻胶区域的厚度为0.7 μ m?1.3 μ m。
[0031]可选地，所述第一有源层和第二有源层由氧化物材料制成。
[0032]可选地，所述氧化物材料为氧化锌。
[0033]可选地，所述第一源电极和第二漏电极通过第一过孔与所述第一有源层连接，所述第二源电极和第二漏电极通过第二过孔与所述第二有源层连接。
[0034]本发明提供的CMOS晶体管及其制作方法、显示面板和显示装置中，该CMOS晶体管包括:位于衬底基板上方的第一区域和第二区域，第一区域包括:第一栅电极、第一有源层、第一源电极和第一漏电极；第二区域包括:第二栅电极、第二有源层、第二源电极和第二漏电极；其中，第一有源层中形成有第一掺杂离子，第二有源层中形成有第二掺杂离子，第一掺杂离子的浓度小于第二掺杂离子的浓度，其可以降低显示面板的功耗。
【专利附图】
【附图说明】
[0035]图1为本发明实施例一提供的CMOS晶体管的结构示意图；
[0036]图2为本发明实施例二提供的CMOS晶体管的制作方法的流程示意图；[0037]图3a为CMOS晶体管的制作方法中形成第一栅电极、第二栅电极、第一有源层、第二有源层的示意图；
[0038]图3b为CMOS晶体管的制作方法中形成第一源电极、第一漏电极、第二源电极、第二漏电极的示意图；
[0039]图3c为CMOS晶体管的制作方法中形成光刻胶层的示意图；
[0040]图3d为CMOS晶体管的制作方法中离子注入的示意图；
[0041]图3e为CMOS晶体管的制作方法中去除光刻胶层的示意图。
【具体实施方式】
[0042]为使本领域技术人员更好地理解本发明的技术方案，下面结合附图对本发明提供的一种CMOS晶体管及其制作方法、显示面板和显示装置作进一步详细描述。
[0043]图1为本发明实施例一提供的CMOS晶体管的结构示意图，如图1所示，该CMOS晶体管包括:衬底基板1、位于衬底基板I上方的第一区域和第二区域，第一区域包括:第一栅电极31、第一有源层41、第一源电极61和第一漏电极71 ;第二区域包括:位于衬底基板I上第二栅电极32、第二有源层42、第二源电极62和第二漏电极72;其中，第一有源层41中形成有第一掺杂离子，第二有源层42中形成有第二掺杂离子，第一掺杂离子的浓度小于第二掺杂离子的浓度。其中，第一掺杂离子和第二掺杂离子均为N离子，第一有源层41为NMOS有源层，第二有源层42为PMOS有源层，第一区域为NMOS区域，第二区域为PMOS区域。
[0044]优选地，第一有源层41与第一源电极61和第一漏电极71之间还形成有刻蚀阻挡层5 ;第二有源层42与第二源电极62和第二漏电极72之间还形成有刻蚀阻挡层5。第一有源层41为氧化物材料层；第二有源层42为氧化物材料层。进一步地，氧化物材料层为氧化锌。由于第一有源层41和第二有源层42为氧化物材料不耐腐蚀，在第一有源层41和第二有源层42上还形成有刻蚀阻挡层5以保护有源层。在实际应用中，由于在进行源电极和漏电极刻蚀的过程中容易造成氧化物材料层的损伤，所以需要先在氧化物材料有源层上制备刻蚀阻挡层5以保护氧化物材料层，再制备源电极和漏电极。
[0045]在第一栅电极31与第一有源层41之间还形成有栅绝缘层2，在第二栅电极32与第二有源层42之间还形成有栅绝缘层2。第一源电极61和第一漏电极71通过第一过孔与第一有源层41连接，第二源电极62和第二漏电极72通过第二过孔与第二有源层42连接。在第一有源层41和第二有源层42上制备出刻蚀阻挡层5后，通过干法刻蚀或其他方法在刻蚀阻挡层5上设置第一过孔和第二过孔，再在刻蚀阻挡层5上通过构图工艺形成第一源电极61、第二源电极62、第一漏电极71以及第二漏电极72。优选地,第一源电极61通过第一过孔与第一有源层41连接，第二源电极62通过第二过孔与第二有源层42连接。
[0046]本实施例中，CMOS晶体管的结构包括底栅型结构和顶栅型结构，其中底栅型结构为:从用于设置CMOS晶体管的衬底基板I侧起依次连续设置的包括第一栅电极31、栅绝缘层2、第一有源层41、刻蚀阻挡层5、第一源电极61和第一漏电极71的NMOS区域10和包括第二栅电极32、栅绝缘层2、第二有源层42、刻蚀阻挡层5、第二源电极62和第二漏电极72的PMOS区域11。其中，顶栅型的结构为:从用于设置CMOS晶体管的衬底基板I侧起依次连续设置的包括第一有源层41、刻蚀阻挡层5、第一源电极61和第一漏电极71、栅绝缘层2和第一栅电极31的NMOS区域10和包括第二有源层42、刻蚀阻挡层5、第二源电极62和第二漏电极72、栅绝缘层2和第二栅电极32的PMOS区域11。
[0047]需要说明的是，本发明实施例中的CMOS晶体管是以底栅型薄膜晶体管(即:栅电极位于有源层图形的下方)为例进行描述的，其仅是一种示例性描述，不应成为对本发明保护范围的限制。在实际应用中可根据需要对CMOS晶体管的结构进行变更，例如:本发明技术方案中的CMOS晶体管还可以采用顶栅型阵列基板(即:栅电极位于有源层的上方)。
[0048]本发明提供的CMOS晶体管中，该CMOS晶体管包括:位于衬底基板I上方的第一区域和第二区域，第一区域包括:第一栅电极31、第一有源层41、第一源电极61和第一漏电极71 ;第二区域包括:第二栅电极32、第二有源层42、第二源电极62和第二漏电极72 ;其中，第一有源层41中形成有第一掺杂离子，第二有源层42中形成有第二掺杂离子，第一掺杂离子的浓度小于第二掺杂离子的浓度，其可以降低显示面板的功耗。
[0049]图2为本发明实施例二提供的CMOS晶体管的制作方法的流程示意图，如图2所示，该方法包括:
[0050]步骤S11、在衬底基板上形成第一栅电极、第二栅电极、第一有源层、第二有源层、第一源电极、第二源电极、第一漏电极71以及第二漏电极。
[0051]具体地，步骤Sll可包括:
[0052]步骤S111、在衬底基板上通过构图工艺形成第一栅电极、第二栅电极32 ；
[0053]步骤S112、在形成有第一栅电极、第二栅电极的衬底基板上通过构图工艺形成第
一有源层、第二有源层；
[0054]图3a为CMOS晶体管的制作方法中形成第一栅电极31、第二栅电极32、第一有源层41、第二有源层42的示意图，如图3a所示，在衬底基板I上的两个区域分别沉积栅金属材料层，通过构图工艺形成第一栅电极31和第二栅电极32，在第一栅电极31和第二栅电极32沉积栅绝缘层2，在栅绝缘层2上对应第一栅电极31和第二栅电极32的区域分别沉积有源金属材料层，有源金属材料层优选为氧化锌，通过构图工艺形成第一有源层41和第二有源层42。
[0055]步骤S113、在所述第一有源层、第二有源层上通过构图工艺形成第一源电极、第二源电极、第一漏电极以及第二漏电极。
[0056]图3b为CMOS晶体管的制作方法中形成第一源电极61、第一漏电极71、第二源电极62、第二漏电极72的不意图，如图3b所不,在第一有源层41和第二有源层42上沉积源漏金属材料层，通过构图工艺形成第一源电极61、第一漏电极71、第二源电极62、第二漏电极72。其中，构图工艺至少可包括光刻胶涂覆、掩模板掩模、曝光、显影以及光刻胶剥离。
[0057]步骤S12、通过掺杂工艺向所述第一有源层注入第一掺杂离子，并向所述第二有源层注入第二掺杂离子，所述第一掺杂离子的浓度小于所述第二掺杂离子的浓度。
[0058]具体地，第一有源层41和第二有源层42为氧化锌材料层，第一掺杂离子和第二掺杂离子均为N离子，在通过掺杂工艺向所述第一有源层41注入第一掺杂离子，并向所述第二有源层42注入第二掺杂离子的过程中，可以根据第一有源层41和第二有源层42中氧化锌的浓度，控制对第一有源层41和第二有源层42进行离子注入的剂量和能量，得到具有不同掺杂离子浓度的第一掺杂离子和第二掺杂离子，并且，第一掺杂离子的浓度小于第二掺杂离子的浓度。
[0059]优选地，在所述第一源电极61、第二源电极62、第一漏电极71以及第二漏电极72上还形成有平坦层8 ；
[0060]具体地，步骤S12可包括:
[0061]步骤S121、在所述平坦层上形成光刻胶层，所述光刻胶层包括:第一光刻胶区域和第二光刻胶区域，第一光刻胶区域与第一有源层相对设置，第二光刻胶区域与第二有源层相对设置。
[0062]图3c为CMOS晶体管的制作方法中形成光刻胶层的示意图，如图3c所示，具体地，在所述平坦层8上形成光刻胶层具体包括:在平坦层8上涂覆光刻胶层，光刻胶层的厚度为大于或者等于3 μ m ;采用半调掩模板对涂覆有光刻胶层平坦层8进行掩模板掩模、曝光和显影，形成第一光刻胶区域91和第二光刻胶区域92。其中，第一光刻胶区域91的厚度大于第二光刻胶区域92的厚度，第一光刻胶区域的厚度为1.7 μ m~2.3 μ m，第一光刻胶区域的厚度为0.7 μ m~1.3 μ m。
[0063]步骤S122、通过第一光刻胶区域对第一有源层进行掺杂工艺，以使所述N离子注入所述第一有源层；
[0064]步骤S123、通过第二光刻胶区域对第二有源层进行掺杂工艺，以使所述N离子注入所述第二有源层。
[0065]图3d为CMOS晶体管的制作方法中离子注入的示意图，如图3d所示，第一光刻胶区域91与第一有源层41相对设置，当分别对第一光刻胶区域91和第二光刻胶区域92进行N离子注入时，第一光刻胶区域91和第二光刻胶区域92可以起到阻挡N离子注入的浓度的作用，由于第一光刻胶区域91的厚度大于第二光刻胶区域92的厚度，使得N离子被注入到第一光刻胶区域91的浓度小于第二光刻胶区域92的浓度。
[0066]步骤S124、去除所述光刻胶层。
[0067]图3e为CMOS晶体管的制作方法中去除光刻胶层的示意图，如图3e所示，剥离剩余光刻胶层，制得CMOS晶体管。
[0068]优选地，第一有源层41和第二有源层42由氧化物材料制成。氧化物材料为氧化锌。第一源电极61和第二漏电极72通过第一过孔与第一有源层41连接，第二源电极62和第二漏电极72通过第二过孔与第二有源层42连接。
[0069]本发明实施例三提供一种显示面板，该显示面板包括:CM0S晶体管。
[0070]本实施例中的CMOS晶体管采用上述实施例一中的CMOS晶体管，其【具体实施方式】请参见上述实施例一，此处不再具体描述。
[0071]本实施例提供的显示面板中，该显示面板包括CMOS晶体管，CMOS晶体管包括位于衬底基板I上方的第一区域和第二区域，第一区域包括:第一栅电极31、第一有源层41、第一源电极61和第一漏电极71 ;第二区域包括:第二栅电极32、第二有源层42、第二源电极62和第二漏电极72 ;其中，第一有源层41中形成有第一掺杂离子，第二有源层42中形成有第二掺杂离子，第一掺杂离子的浓度小于第二掺杂离子的浓度，其可以降低显示面板的功耗。
[0072]本发明实施例四提供一种显示装置，该显示装置包括:包括显示面板，该显示面板包括CMOS晶体管。
[0073]本实施例中的显示 装置采用上述实施例一中的CMOS晶体管，其【具体实施方式】请参见上述实施例一，此处不再具体描述。[0074]本实施例提供的显示装置中，该显示装置包括显示面板，该显示面板包括CMOS晶体管，该CMOS晶体管包括:位于衬底基板I上方的第一区域和第二区域，第一区域包括:第一栅电极31、第一有源层41、第一源电极61和第一漏电极71 ;第二区域包括:第二栅电极32、第二有源层42、第二源电极62和第二漏电极72 ;其中，第一有源层41中形成有第一掺杂离子，第二有源层42中形成有第二掺杂离子，第一掺杂离子的浓度小于第二掺杂离子的浓度，其可以降低显示面板的功耗。
[0075]可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
【权利要求】
1.一种CMOS晶体管，其特征在于，包括:位于衬底基板上方的第一区域和第二区域，所述第一区域包括:第一栅电极、第一有源层、第一源电极和第一漏电极； 所述第二区域包括:第二栅电极、第二有源层、第二源电极和第二漏电极； 其中，所述第一有源层中形成有第一掺杂离子，所述第二有源层中形成有第二掺杂离子，所述第一掺杂离子的浓度小于所述第二掺杂离子的浓度。
2.根据权利要I所述的CMOS晶体管，其特征在于，所述第一有源层与第一源电极和第一漏电极之间还形成有刻蚀阻挡层；所述第二有源层与第二源电极和第二漏电极之间还形成有刻蚀阻挡层。
3.根据权利要I所述的CMOS晶体管，其特征在于，所述第一有源层为氧化物材料层；所述第二有源层为氧化物材料层。
4.根据权利要3所述的CMOS晶体管，其特征在于，所述氧化物材料层为氧化锌。
5.根据权利要求2所述的CMOS晶体管，其特征在于，所述第一源漏电极通过第一过孔与所述第一有源层连接，所述第二源漏电极通过第二过孔与所述第二有源层连接。
6.—种显不面板,其特征在于,包括权利要求1-5中任一所述的CMOS晶体管。
7.—种显示装置，其特征在于，包括权利要求6中所述显示面板。
8.—种CMOS晶体管的制作方法，其特征在于，包括: 在衬底基板上形成第一栅电极、第二栅电极、第一有源层、第二有源层、第一源电极、第二源电极、第一漏电极以及第二漏电极； 通过掺杂工艺向所述第一有源层注入第一掺杂离子，并向所述第二有源层注入第二掺杂离子，所述第一掺杂离子的浓度小于所述第二掺杂离子的浓度。
9.根据权利要求8所述的CMOS晶体管的制作方法，其特征在于，在衬底基板上形成第一栅电极、第二栅电极、第一有源层、第二有源层、第一源电极、第二源电极、第一漏电极以及第二漏电极包括: 在衬底基板上通过构图工艺形成第一栅电极、第二栅电极； 在形成有第一栅电极、第二栅电极的衬底基板上通过构图工艺形成第一有源层、第二有源层； 在所述第一有源层、第二有源层上通过构图工艺形成第一源电极、第二源电极、第一漏电极以及第二漏电极。
10.根据权利要求8所述的CMOS晶体管的制作方法，其特征在于，所述第一源电极、第二源电极、第一漏电极以及第二漏电极上还形成有平坦层； 所述通过掺杂工艺向所述第一有源层注入第一掺杂离子，并向所述第二有源层注入第二掺杂离子包括: 在所述平坦层上形成光刻胶层，所述光刻胶层包括:第一光刻胶区域和第二光刻胶区域，第一光刻胶区域与第一有源层相对设置，第二光刻胶区域与第二有源层相对设置； 通过第一光刻胶区域对第一有源层进行掺杂工艺，以使所述N离子注入所述第一有源层； 通过第二光刻胶区域对第二有源层进行掺杂工艺，以使所述N离子注入所述第二有源层； 去除所述光刻胶层。
11.根据权利要求8所述的CMOS晶体管的制作方法，其特征在于，在所述平坦层上形成光刻胶层具体包括: 在所述平坦层上涂覆光刻胶层； 采用半调掩模板对涂覆有光刻胶层的所述平坦层进行掩模板掩模、曝光和显影，形成第一光刻胶区域和第二光刻胶区域。
12.根据权利要求11所述的CMOS晶体管的制作方法，其特征在于，所述光刻胶层的厚度为大于和/或等于3 μ m,所述第一光刻胶区域的厚度为1.7 μ m~2.3 μ m,所述第二光刻胶区域的厚度为0.7 μ m~1.3 μ m。
13.根据权利要求8所述的CMOS晶体管的制作方法，其特征在于，所述第一有源层和第二有源层由氧化物材料制成。
14.根据权利要求13所述的CMOS晶体管的制作方法，其特征在于，所述氧化物材料为氧化锌。
15.根据权利要求8所述的CMOS晶体管的制作方法，其特征在于，所述第一源电极和第二漏电极通过第一过孔与所述第一有源层连接，所述第二源电极和第二漏电极通过第二过孔与所述第二有源层 连接。
【文档编号】H01L21/8238GK103700632SQ201310732715
【公开日】2014年4月2日 申请日期:2013年12月26日 优先权日:2013年12月26日
【发明者】姜春生 申请人:京东方科技集团股份有限公司