浅沟槽隔离结构的制作方法
【专利摘要】本发明提供一种浅沟槽隔离结构的制作方法，包括：提供半导体衬底，所述半导体衬底上依次形成第一氧化硅层、第一氮化硅层；在所述半导体衬底内形成沟槽，在所述第一氧化硅层、第一氮化硅层内形成开口；在所述开口和沟槽内形成第二氧化硅层；在所述开口和沟槽内形成第二氮化硅层；在所述沟槽内填充第三氧化硅层；进行刻蚀工艺，去除位于开口侧壁的、位于第三氧化层上方的第二氮化硅层；在所述开口内填充第四氧化硅层，所述第四氧化层覆盖所述第一氮化硅层的表面以及所述第三氧化硅层的表面；进行平坦化工艺，去除位于所述第一氮化硅层表面的第四氧化层；进行刻蚀工艺，去除所述第一氮化硅层。本发明解决了沟槽内的氮化硅层被过量刻蚀的问题。
【专利说明】衬底10进行刻蚀，在所述半导体衬底10内晴内形成第二氧化硅层40和第二氮化硅层害60，所述第三氧化硅层60覆盖所述第一
4几械研磨工艺，去除位于第一氮化硅层30湿法刻蚀工艺，去除第一氮化硅层30，所述匕层和氧化硅层具有较高的刻蚀选择比，第勺刻蚀的停止层。然而，在利用热磷酸进行槽内的第二氮化硅层50被过量刻蚀。
3的制作方法进行改进，解决沟槽内的第二
8离结构的制作方法，解决了沟槽内的氮化
离结构的制作方法，包括:
次形成第一氧化娃层、第一氮化娃层；[0015]利用热磷酸进行刻蚀工艺，去除所述第一氮化硅层。
[0016]可选地，所述第一氧化硅层利用氧化工艺制作，所述第一氮化硅层利用化学气相沉积工艺制作。
[0017]可选地，所述第一氮化硅层的厚度范围为80-150纳米，所述第一氧化硅层的厚度范围为5-12纳米。
[0018]可选地，所述第二氧化层的厚度范围为1-20纳米，所述第二氮化硅层的厚度范围为1-20纳米。
[0019]可选地，所述第二氧化层利用热氧化工艺制作，所述第二氮化层利用化学气相沉积工艺制作。
[0020]可选地，所述平坦化工艺为化学机械研磨工艺。
[0021]可选地，去除所述第二氮化层的刻蚀工艺为湿法刻蚀工艺。
[0022]可选地，所述湿法刻蚀工艺利用热磷酸进行。
[0023]与现有技术相比，本发明具有以下优点:
[0024]本发明提供的浅沟槽隔离结构的制作方法，首先在半导体衬底的沟槽中填充第三氧化层，之后进行刻蚀工艺，将位于沟槽以外的第二氮化硅层去除，之后进行沉积工艺，在开口内沟槽上方填充第四氧化层，由于位于沟槽以外的第二氮化硅层已经被提前去除，并且沟槽上方填充有第四氧化层，随后在进行热磷酸刻蚀工艺去除第一氮化硅层时，第四氧化层会保护沟槽内的氮化硅层，不会造成沟槽内的氮化硅层的损伤，因而解决了氮化硅层的损伤问题。
【专利附图】
【附图说明】
[0025]图1-图3为现有技术一个实施例的浅沟槽隔离结构的制作方法剖面结构示意图；
[0026]图4为本发明一个实施例的浅沟槽隔离结构的制作方法流程示意图；
[0027]图5-图9为本发明一个实施例的浅沟槽隔离结构的制作方法剖面结构示意图。
【具体实施方式】
[0028]现有技术的方法制作浅沟槽隔离结构时会造成沟槽内和开口内的第二氮化硅层的的损伤。具体请结合图3，在进行湿法刻蚀工艺，去除第一氮化硅层30时，所述湿法刻蚀工艺利用热磷酸进行，热磷酸对氮化硅层和氧化硅层具有较高的刻蚀选择比，第一氮化硅层30下方的第一氧化硅层20可以作为刻蚀的停止层。然而，在利用热磷酸进行湿法刻蚀工艺过程中时，发现位于所述开口和沟槽内的第二氮化硅层50被过量刻蚀。
[0029]为解决上述问题，本发明一种浅沟槽隔离结构的制作方法，请参考图4所示的本发明一个实施例的浅沟槽隔离结构的制作方法流程示意图，所述方法包括:
[0030]步骤SI，提供半导体衬底，所述半导体衬底上依次形成第一氧化硅层、第一氮化硅层；
[0031]步骤S2，对所述第一氧化硅层、第一氮化硅层、半导体衬底进行刻蚀工艺，在所述半导体衬底内形成沟槽，在所述第一氧化硅层、第一氮化硅层内形成开口 ；
[0032]步骤S3，在所述开口和沟槽内形成第二氧化硅层；[0033]步骤S4，在所述开口和沟槽内形成第二氮化硅层，所述第二氮化硅层覆盖所述第一氮化娃层的表面；
[0034]步骤S5，在所述沟槽内填充第三氧化硅层，所述第三氧化硅层的表面与所述半导体衬底的表面齐平；
[0035]步骤S6，进行刻蚀工艺，去除位于开口侧壁的、位于第三氧化层上方的第二氮化硅层；
[0036]步骤S7，进行沉积工艺，在所述开口内填充第四氧化硅层，所述第四氧化层覆盖所述第一氮化硅层的表面以及所述第三氧化硅层的表面；
[0037]步骤S8，进行平坦化工艺，去除位于所述第一氮化硅层表面的第四氧化层；
[0038]步骤S9，利用热磷酸进行刻蚀工艺，去除所述第一氮化硅层。
[0039]下面结合具体实施例对本发明的技术方案进行详细的说明，为了更好地说明本发明的技术方案，请参考图5-图9为本发明一个实施例的浅沟槽隔离结构的制作方法剖面结构示意图。
[0040]首先，请参考图5所示，执行步骤SI，提供半导体衬底100，所述半导体衬底100上依次形成第一氧化娃层200、第一氮化娃层300。
[0041]所述半导体衬底100的材质可以为硅、锗硅、绝缘体上硅等等。本实施例中，所述半导体衬底100的材质为娃。
[0042]本实施中，所述第一氧化硅200层利用氧化工艺制作，所述第一氧化硅层200的厚度范围为5-12纳米。所述第一氧化硅层200作为缓冲层。
[0043]作为一个实施例，所述第一氮化硅层300利用化学气相沉积工艺制作。所述第一氮化硅层300的厚度范围为80-150纳米，
[0044]然后，继续参考图5，执行步骤S2，对所述第一氧化硅层200、第一氮化硅层300、半导体衬底100进行刻蚀工艺，在所述半导体衬底100内形成沟槽，在所述第一氧化硅层200、第一氮化硅层300内形成开口。所述开口和沟槽内在后续将填充电介质材料，形成浅沟槽隔离结构。与现有技术在一个步骤中将沟槽和开口中填充电介质形成浅沟槽隔离结构不同，本发明中，所述开口和沟槽内的电介质材料将在两个步骤中填充，具体请参考后续工艺步骤的说明。
[0045]接着，请继续参考图5，执行步骤S3，在所述开口和沟槽内形成第二氧化硅层400。本实施例中，所述第二氧化层400的厚度范围为1-20纳米。
[0046]本发明所述的第二氧化层400利用热氧化工艺制作。本实施例中，利用热氧化制程(ISSG)工艺在开口和沟槽内沉积第二氧化硅层400，所述第二氧化硅层400还覆盖第一氮化硅层300的表面。在第二氧化硅层400形成后，进行平坦化工艺，去除位于第一氮化硅层300表面的第二氧化硅层400，仅保留位于开口和沟槽内的第二氧化硅层400。
[0047]接着，请接续参考图5，执行步骤S4，在所述开口和沟槽内形成第二氮化硅层500，所述第二氮化娃层500位于第二氧化娃层400上方并且覆盖所述第一氮化娃层300的表面。作为一个实施例，所述第二氮化硅层500的厚度范围为1-20纳米。本实施例中，所述第二氮化层利用化学气相沉积工艺制作。
[0048]如图5所示，此时，在沟槽和开口中形成了第二氧化硅层400和第二氮化硅层500，其中位于第一氮化硅层300表面的第二氮化硅层400将在后续的工艺步骤中通过平坦化工艺去除，位于沟槽上方、开口侧壁的第二氮化硅层500将通过刻蚀工艺去除，具体参考后续工艺步骤的说明。
[0049]接着，请参考图6，进行平坦化工艺，去除位于第一氮化硅层300表面的第二氮化硅层400。本实施例中，所述平坦化工艺为化学机械研磨工艺。
[0050]然后，请继续参考图6，执行步骤S5，在所述沟槽内填充第三氧化硅层601，所述第三氧化硅层601的表面与所述半导体衬底100的表面齐平。所述第三氧化层601可以利用化学气相沉积工艺形成。所述第三氧化层601的厚度取决于半导体衬底100中形成的沟槽的深度。
[0051]接着，继续参考图6，执行步骤S6，进行刻蚀工艺，去除位于开口侧壁的、位于第三氧化层601上方的第二氮化硅层500。去除所述第二氮化层500的刻蚀工艺为湿法刻蚀工艺。所述湿法刻蚀工艺利用热磷酸进行。通过计算刻蚀速率与刻蚀时间，可以控制第二氮化硅层500的刻蚀量，保证将沟槽以上的第二氮化硅层500去除，防止该部分第二氮化硅层500在后续的热磷酸刻蚀(去除第一氮化硅层300)的工艺步骤中被过量刻蚀。
[0052]作为本发明的可选择实施例，在去除位于开口侧壁的、位于第三氧化层601上方的第二氮化硅层500后，还可以进行刻蚀工艺，去除位于开口侧壁的、位于第三氧化层601上方的第二氧化层400。所述刻蚀工艺可以为等离子体刻蚀工艺。
[0053]接着，请参考图7，执行步骤S7，进行沉积工艺，在所述开口内填充第四氧化硅层602，所述第四氧化层602覆盖所述第一氮化硅层400的表面以及所述第三氧化硅层601的表面。位于所述开口中的第三氧化硅层601可以保护沟槽中的第二氮化硅层500，防止第二氮化硅层500在后续的热磷酸刻蚀工艺中被过量刻蚀。
[0054]接着，请参考图8，执行步骤S8，进行平坦化工艺，去除位于所述第一氮化硅层表面的第四氧化层602。所述平坦化工艺为化学机械研磨工艺。
[0055]然后，请参考图9，执行步骤S9，利用热磷酸进行刻蚀工艺，去除所述第一氮化硅层。此时，由于所述第四氧化层602的保护，位于沟槽中的所述第二氮化硅层500不会被刻蚀，有效解决了沟槽中的氮化硅层的过量刻蚀问题。
[0056]综上，本发明提供的浅沟槽隔离结构的制作方法，首先在半导体沉底的沟槽中填充第三氧化层，之后进行刻蚀工艺，将位于沟槽以外的第二氮化硅层去除，之后进行沉积工艺，在开口内沟槽上方填充第四氧化层，由于位于沟槽以外的第二氮化硅层已经被提前去除，并且沟槽上方填充有第四氧化层，随后在进行热磷酸刻蚀工艺去除第一氮化硅层时，第四氧化层会保护沟槽内的氮化硅层，不会造成沟槽内的氮化硅层的损伤，因而解决了氮化硅层的损伤问题。
[0057]因此，上述较佳实施例仅为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。
【权利要求】
1.一种浅沟槽隔离结构的制作方法，其特征在于，包括: 提供半导体衬底，所述半导体衬底上依次形成第一氧化硅层、第一氮化硅层； 对所述第一氧化硅层、第一氮化硅层、半导体衬底进行刻蚀工艺，在所述半导体衬底内形成沟槽，在所述第一氧化硅层、第一氮化硅层内形成开口 ；在所述开口和沟槽内形成第二氧化硅层； 在所述开口和沟槽内形成第二氮化硅层，所述第二氮化硅层覆盖所述第一氮化硅层的表面； 在所述沟槽内填充第三氧化硅层，所述第三氧化硅层的表面与所述半导体衬底的表面齐平； 进行刻蚀工艺，去除位于开口侧壁的、位于第三氧化层上方的第二氮化硅层； 进行沉积工艺，在所述开口内填充第四氧化硅层，所述第四氧化层覆盖所 述第一氮化硅层的表面以及所述第三氧化硅层的表面； 进行平坦化工艺，去除位于所述第一氮化硅层表面的第四氧化层； 利用热磷酸进行刻蚀工艺，去除所述第一氮化硅层。
2.如权利要求1所述的浅沟槽隔离结构的制作方法，其特征在于，所述第一氧化硅层利用氧化工艺制作，所述第一氮化硅层利用化学气相沉积工艺制作。
3.如权利要求1所述的浅沟槽隔离结构的制作方法，其特征在于，所述第一氮化硅层的厚度范围为80-150纳米，所述第一氧化硅层的厚度范围为5-12纳米。
4.如权利要求1所述的浅沟槽隔离结构的制作方法，其特征在于，所述第二氧化层的厚度范围为1-20纳米，所述第二氮化硅层的厚度范围为1-20纳米。
5.如权利要求1所述的浅沟槽隔离结构的制作方法，其特征在于，所述第二氧化层利用热氧化工艺制作，所述第二氮化层利用化学气相沉积工艺制作。
6.如权利要求1所述的浅沟槽隔离结构的制作方法，其特征在于，所述平坦化工艺为化学机械研磨工艺。
7.如权利要求1所述的浅沟槽隔离结构的制作方法，其特征在于，去除所述第二氮化层的刻蚀工艺为湿法刻蚀工艺。
8.如权利要求1所述的浅沟槽隔离结构的制作方法，其特征在于，所述湿法刻蚀工艺利用热磷酸进行。
【文档编号】H01L21/762GK103839868SQ201410060637
【公开日】2014年6月4日 申请日期:2014年2月21日 优先权日:2014年2月21日
【发明者】宋振伟, 徐友峰, 陈晋 申请人:上海华力微电子有限公司