一种阵列基板及其制备方法、显示装置制造方法
【专利摘要】本发明实施例提供了一种阵列基板及其制备方法、显示装置，涉及显示【技术领域】，可以解决数据线发生断路后数据信号无法导通的问题，提高了阵列基板的良品率。该制备方法包括：在衬底基板上形成沿第一方向平行排布的多根修复导线；在形成有修复导线的基板上形成包括多个过孔的隔离层；过孔与修复导线垂直对应，且沿第一方向，在任意两个相邻的源极之间的区域，至少形成有一个过孔；在形成有隔离层的基板上形成包括源极、漏极、以及与源极电连接的数据线的源漏金属层；数据线沿第一方向平行排布；任一根修复导线与一根数据线垂直对应，且数据线通过隔离层上的过孔与修复导线接触。用于阵列基板及包括该阵列基板的显示装置的制造。
【专利说明】一种阵列基板及其制备方法、显示装置【技术领域】
[0001]本发明涉及显示【技术领域】，尤其涉及一种阵列基板及其制备方法、显示装置。
【背景技术】
[0002]目前，液晶显示器技术发展迅速，己经取代了传统的显像管显示器而成为当下平板显示器的主流。在液晶显示器【技术领域】中，薄膜晶体管液晶显示器(Thin FilmTransistor Liquid Crystal Display,简称TFT-1XD)以其大尺寸、高度集成、功能强大、工艺灵活、低成本等优势成为了显示器领域发展的主流趋势。
[0003]随着人们对TFT-1XD显示图像品质的不断追求，其分辨率在不断地提高，单个像素的尺寸变得越来越小，相应地，阵列基板中的数据线的线宽也在逐渐减小，其中，数据线(及源极、漏极)的制备过程通常是采用湿法刻蚀工艺形成的，由于湿法刻蚀难以达到绝对的均匀性，因此，当数据线的线宽不断减小时，数据线发生断路(Data open)的几率也相应地增大。
[0004]当数据线发生断路时，数据信号无法传输到相应的像素区域，导致屏幕上出现一条亮线或暗线，影响了 TFT-1XD的图像正常显示。基于现有生产工序所完成的阵列基板难以对发生断路的数据线进行快速有效的修复，降低了阵列基板的良品率，从而限制了高分辨率TFT-1XD的发展。
【发明内容】
[0005]本发明的实施例提供一种阵列基板及其制备方法、显示装置，可以解决数据线发生断路后数据信号无法导通的问题，提高了所述阵列基板的良品率。
[0006]为达到上述目的，本发明的实施例采用如下技术方案:
[0007]—方面，本发明实施例提供了一种阵列基板的制备方法，该方法包括:在衬底基板上形成沿第一方向平行排布的多根修复导线；在形成有所述修复导线的基板上形成包括多个过孔的隔离层；其中，所述过孔与所述修复导线垂直对应，且沿所述第一方向，在任意两个相邻的源极之间的区域，至少形成有一个所述过孔；在形成有所述隔离层的基板上形成包括源极、漏极、以及与所述源极电连接的数据线的源漏金属层；所述数据线沿所述第一方向平行排布；其中，任一根所述修复导线与一根所述数据线垂直对应，且所述数据线通过所述隔离层上的所述过孔与所述修复导线接触。
[0008]优选的，在任意两个相邻的源极之间的区域，形成有两个所述过孔，且两个所述过孔靠近所述源极。
[0009]优选的，所述形成沿第一方向平行排布的多根修复导线，包括:采用一次构图工艺形成所述修复导线、以及与所述修复导线同层的金属氧化物半导体有源层；其中，所述源极和所述漏极与所述金属氧化物半导体有源层直接接触。
[0010]进一步优选的，所述采用一次构图工艺形成所述修复导线、以及与所述修复导线同层的金属氧化物半导体有源层，具体包括:形成呈半导体特性的金属氧化物薄膜，并在所述金属氧化物薄膜之上形成光刻胶层；采用半色调掩模板或灰色调掩模板对形成有所述光刻胶层的基板进行曝光、显影后，形成光刻胶完全保留部分、光刻胶半保留部分和光刻胶完全去除部分；其中，所述光刻胶完全保留部分对应待形成的所述金属氧化物半导体有源层的区域，所述光刻胶半保留部分对应待形成的所述修复导线的区域，所述光刻胶完全去除部分对应其他区域；采用刻蚀工艺去除所述光刻胶完全去除部分露出的所述金属氧化物薄膜，形成所述金属氧化物半导体有源层和金属氧化物半导体保留图案；采用灰化工艺去除所述光刻胶半保留部分的光刻胶，露出所述金属氧化物半导体保留图案；对露出的所述金属氧化物半导体保留图案进行金属化处理，使所述金属氧化物半导体保留图案转化为呈导体特性的所述修复导线；采用剥离工艺去除所述光刻胶完全保留部分的光刻胶。
[0011]优选的，所述在形成有所述修复导线的基板上形成包括多个过孔的隔离层，包括:采用一次构图工艺形成包括多个隔离条的所述隔离层、以及与所述隔离条同层的刻蚀阻挡图案；其中，多个隔离条沿所述第一方向平行排布；任一个所述隔离条与一根所述修复导线垂直对应，且所述过孔形成于所述隔离条上；所述刻蚀阻挡图案与所述源极和所述漏极之间的间隙对应，且所述刻蚀阻挡图案与所述源极和所述漏极、以及所述金属氧化物半导体有源层均直接接触。
[0012]可选的，在衬底基板上形成所述修复导线、以及与所述修复导线同层的金属氧化物半导体有源层，包括:在所述衬底基板的表面形成包括栅极、栅线的栅金属层；在形成有包括所述栅极、所述栅线的栅金属层的基板上形成栅绝缘层；在形成有所述栅绝缘层的基板上形成修复导线、以及与所述修复导线同层的金属氧化物半导体有源层。
[0013]可选的，所述方法还包括:在形成有包括所述源极、所述漏极、以及与所述源极电连接的所述数据线的源漏金属层的基板上依次形成栅绝缘层、以及包括栅极、栅线的栅金属层。
[0014]一方面，本发明实施例还提供了一种阵列基板，该阵列基板包括:衬底基板，设置在所述衬底基板上的薄膜晶体管、与所述薄膜晶体管的源极电连接的沿第一方向平行排布数据线；所述阵列基板还包括位于所述数据线下方的包括多个过孔的隔离层、以及位于所述隔离层下方的沿所述第一方向平行排布的多根修复导线；其中，沿所述第一方向，所述隔离层对应于任意两个相邻的源极之间的区域内至少包括一个所述过孔；任一根所述修复导线与一根所述数据线垂直对应，且所述数据线通过所述隔离层上的所述过孔与所述修复导线接触。
[0015]优选的，在任意两个相邻的源极之间的区域包括两个所述过孔，且两个所述过孔靠近所述源极设置。
[0016]优选的，所述薄膜晶体管的有源层为金属氧化物半导体有源层；所述修复导线与所述薄膜晶体管的金属氧化物半导体有源层同层设置；其中，所述薄膜晶体管的源极和漏极与所述金属氧化物半导体有源层直接接触。
[0017]进一步优选的，所述修复导线为对与所述金属氧化物半导体有源层同层的金属氧化物半导体保留图案进行金属化处理后得到的呈导体特性的所述修复导线。
[0018]可选的，所述隔离层包括沿所述第一方向平行排布的多个隔离条；任一个所述隔离条与一根所述修复导线垂直对应，且所述过孔位于所述隔离条上；所述阵列基板还包括与所述隔离条同层的刻蚀阻挡图案；其中，所述刻蚀阻挡图案与所述源极和所述漏极之间的间隙对应，且所述刻蚀阻挡图案与所述源极和所述漏极、以及所述金属氧化物半导体有源层均直接接触。
[0019]可选的，沿与所述第一方向垂直的第二方向，所述数据线上对应于所述过孔区域的宽度大于所述数据线上的其他区域的宽度。
[0020]可选的，沿与所述第一方向垂直的第二方向，所述修复导线的宽度大于等于所述数据线的宽度。
[0021]另一方面，本发明实施例还提供了一种显示装置，包括上述的所述的阵列基板。
[0022]本发明实施例提供了一种阵列基板及其制备方法、显示装置，该制备方法包括；在衬底基板上形成沿第一方向平行排布的多根修复导线；在形成有所述修复导线的基板上形成包括多个过孔的隔离层；其中，所述过孔与所述修复导线垂直对应，且沿所述第一方向，在任意两个相邻的源极之间的区域，至少形成有一个所述过孔；在形成有所述隔离层的基板上形成包括源极、漏极、以及与所述源极电连接的数据线的源漏金属层；所述数据线沿所述第一方向平行排布；其中，任一根所述修复导线与一根所述数据线垂直对应，且所述数据线通过所述隔离层上的所述过孔与所述修复导线接触。
[0023]一方面，由于所述修复导线通过所述隔离层上的所述过孔与所述数据线接触，即所述修复导线与所述数据线之间的等效电路关系为并联关系，二者并联后的总电阻值小于所述修复导线和所述数据线中的任一个，有利于减少由于所述阵列基板中数据线电阻较大而产生的数据信号延迟(简称RC-Loading)现象。
[0024]另一方面，当任一根所述数据线发生断路无法导通数据信号时，由于任一根所述修复导线即对应一根所述数据线，发生断路的所述数据线仍能够通过与所述数据线并联的所述修复导线将所述数据信号导通至相应的像素区域，从而保证了所述阵列基板应用于显示装置时的图像正常显示，并提高了所述阵列基板的良品率。
【专利附图】
【附图说明】
[0025]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0026]图1 (a)为本发明实施例提供的一种阵列基板的俯视结构示意图一；
[0027]图1 (b)为本发明实施例提供的一种阵列基板的俯视结构示意图二 ；
[0028]图2 (a)为本发明实施例提供的一种形成有金属氧化物薄膜及光刻胶层的基板的剖面结构示意图一；
[0029]图2(b)为本发明实施例提供的一种形成有金属氧化物薄膜及光刻胶层的基板的剖面结构示意图二；
[0030]图3(a)为采用半色调掩模板对图2(a)所示的基板进行曝光、显影后的结构示意图；
[0031]图3(b)为采用半色调掩模板对图2(b)所示的基板进行曝光、显影后的结构示意图；
[0032]图4 (a)为对图3 (a)所示的基板进行刻蚀后形成金属氧化物半导体有源层和金属氧化物半导体保留图案的结构示意图；
[0033]图4(b)为对图3(b)所示的基板进行刻蚀后形成金属氧化物半导体有源层和金属氧化物半导体保留图案的结构示意图；
[0034]图5(a)为对图4(a)所示的基板进行灰化工艺后形成的结构示意图；
[0035]图5(b)为对图4(b)所示的基板进行灰化工艺后形成的结构示意图；
[0036]图6(a)为对图5(a)所示的基板进行金属化处理后的结构示意图；
[0037]图6(b)为对图5(b)所示的基板进行金属化处理后的结构示意图；
[0038]图7(a)为采用剥离工艺去除图6(a)所示的基板上的光刻胶后的结构示意图；
[0039]图7(b)为采用剥离工艺去除图6(b)所示的基板上的光刻胶后的结构示意图；
[0040]图8 (a)为在图7(a)所示的基板上形成与所述隔离条同层的刻蚀阻挡图案后的结构示意图；
[0041]图8(b)为在图7(b)所示的基板上形成与所述隔离条同层的刻蚀阻挡图案后的结构示意图；
[0042]图9(a)为本发明实施例提供的一种阵列基板沿A-A’方向的剖面结构示意图一；
[0043]图9(b)为本发明实施例提供的一种阵列基板沿A-A’方向的剖面结构示意图二 ；
[0044]图10为本发明实施例提供的一种具有底栅型薄膜晶体管的阵列基板的制备流程图；
[0045]图11为本发明实施例提供的一种阵列基板沿A-A’方向的剖面结构示意图三。
[0046]附图标记；
[0047]01-阵列基板；10-衬底基板；20_修复导线；20a_修复导线的宽度；30_隔离层；301-过孔；302_隔尚条；40_薄膜晶体管；401_源极；402_漏极；403_栅极；404_栅绝缘层；50_数据线；501_断路处；50a-数据线(上的其他区域)的宽度；50b_过孔区域的宽度；60_金属氧化物薄膜；601_金属氧化物半导体有源层；602_金属氧化物半导体保留图案；70_光刻胶层；701_光刻胶完全保留部分；702_光刻胶半保留部分；703_光刻胶完全去除部分；80_半色调掩模板；801_掩膜板完全不透明部分；802_掩膜板半透明部分；803_掩膜板完全透明部分；90_刻蚀阻挡图案；100_像素电极。
【具体实施方式】
[0048]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0049]本发明实施例提供了一种如图1(a)和图1(b)所示的阵列基板01的制备方法，该方法包括:
[0050]S01、在衬底基板10上形成沿第一方向平行排布的多根修复导线20。
[0051]S02、在形成有所述修复导线20的基板上形成包括多个过孔301的隔离层30。
[0052]其中，所述过孔301与所述修复导线20垂直对应，且沿所述第一方向，在任意两个相邻的源极401之间的区域，至少形成有一个所述过孔301。
[0053]S03、在形成有所述隔离层30的基板上形成包括源极401、漏极402、以及与所述源极401电连接的数据线50的源漏金属层；所述数据线50沿所述第一方向平行排布。
[0054]其中，任一根所述修复导线20与一根所述数据线50垂直对应，且所述数据线50通过所述隔离层30上的所述过孔301与所述修复导线20接触。
[0055]需要说明的是，第一，在所述步骤SOl中，所述在衬底基板10上形成沿第一方向平行排布的多根修复导线20，例如可以是在所述衬底基板10的表面上直接形成所述修复导线20，也可以是在具有图案的所述衬底基板10上形成所述修复导线20，即包括所述修复导线20的图案层与所述衬底基板10之间还可包括所述阵列基板01中的其他图案层，在此不
作限定。
[0056]第二，本发明实施例提供的所述阵列基板01中，包括所述修复导线20的图案层可以为单独的一层图案层，也可以与所述阵列基板01结构中其他图案层位于同层；相应的，所述隔离层30可以为单独的一层，以使所述修复导线20与所述数据线50除通过所述过孔301接触的其余部分相互绝缘，也可以与所述阵列基板01结构中其他图案层位于同层，在此不作限定，以能够使阵列基板01正常工作并可使发生断路的所述数据线50的信号导通为准。
[0057]第三，参考图1(a)和图1(b)所示，在所述步骤S02中，沿所述第一方向，所述隔离层30对应于任意两个相邻的源极401之间的区域内至少形成有一个所述过孔301，当在后续工艺中产生数据线断路处501时，所述数据线50上的数据信号能够通过与所述过孔接触的所述修复导线20将数据信号导通至相应的像素区域。
[0058]第四，本领域相关技术人员应当理解，上述步骤SOl?S03仅提供了所述阵列基板01中形成用于修复发生断路的数据线的所述修复导线20的步骤，制备所述阵列基板01的方法当然还包括形成栅极、栅线、栅绝缘层、以及与所述漏极402电相连的像素电极的步骤。
[0059]本发明实施例提供了一种阵列基板01的制备方法，所述制备方法包括:在衬底基板10上形成沿第一方向平行排布的多根修复导线20 ;在形成有所述修复导线20的基板上形成包括多个过孔301的隔离层30 ;其中，所述过孔301与所述修复导线20垂直对应，且沿所述第一方向，在任意两个相邻的源极401之间的区域，至少形成有一个所述过孔301 ；在形成有所述隔离层30的基板上形成包括源极401、漏极402、以及与所述源极401电连接的数据线50的源漏金属层；所述数据线50沿所述第一方向平行排布；其中，任一根所述修复导线20与一根所述数据线50垂直对应，且所述数据线50通过所述隔离层30上的所述过孔301与所述修复导线20接触。
[0060]一方面，由于所述修复导线20通过所述隔离层30上的所述过孔301与所述数据线50接触，即所述修复导线20与所述数据线50之间的等效电路关系为并联关系，二者并联后的总电阻值小于所述修复导线20和所述数据线50中的任一个，有利于减少由于所述阵列基板01中数据线电阻较大而产生的数据信号延迟(简称RC-Loading)现象。
[0061]另一方面，当任一根所述数据线50发生断路无法导通数据信号时，由于任一根所述修复导线20对应一根所述数据线50，发生断路的所述数据线50仍能够通过与所述数据线50并联的所述修复导线20将数据信号导通至相应的像素区域，从而保证了所述阵列基板01应用于显示装置时的图像正常显示，并提高了所述阵列基板01的良品率。
[0062]参考图1 (a)所示，当数据线断路处501发生在所述数据线50对应于两个相邻的所述过孔301之间时，由于数据信号将通过这两个相邻的所述过孔301从所述隔离层30下方的所述修复导线20导通，因此，数据信号将不能导通到这两个所述过孔301之间对应的源极401上，即发生断路的所述数据线50上除了与断路处501靠近的两个所述过孔301之间的源极401对应的像素单元无法显示外，发生断路的所述数据线50上的其余像素区域均能正常显示。
[0063]因此，为了进一步的提高所述修复导线20对发生断路的所述数据线50的修复能力，本发明实施例优选为，参考图1(b)所示，在任意两个相邻的源极401之间的区域，形成有两个所述过孔301，即，任一个所述源极401对应有两个所述过孔301。
[0064]这里，考虑到所述源极401与所述数据线50之间实现电连接的方式通常为直接相连，相比于所述数据线50上的其他区域，所述数据线50与所述源极401连接处的整体宽度较大，发生断路的几率较小，因此，在沿垂直于所述衬底基板10的方向上，所述过孔301应尽可能地靠近与其对应的所述源极401，使得所述数据线发生断路处均对应于图中所示的远离所述源极401的两个所述过孔301之间，这样以来，数据信号的导通不受到所述过孔301与所述源极401的相对位置的限制，发生断路的数据线的信号将通过这两个相邻的所述过孔301从所述隔离层30下方的所述修复导线20导通至发生断路的所述数据线50上的对应的全部像素区域。
[0065]在上述基础上，考虑到形成所述修复层后的所述阵列基板01整体应具有较小的厚度，且使得任一根所述数据线50发生断路无法导通数据信号时，仍能够通过与发生断路的所述数据线50并联的一根所述修复导线20将数据信号导通至相应的像素区域。
[0066]因此，本发明实施例进一步优选的，所述在衬底基板10上形成沿第一方向平行排布的多根修复导线20，包括:
[0067]采用一次构图工艺形成所述修复导线20、以及与所述修复导线20同层的金属氧化物半导体有源层601 ;其中，所述源极401和所述漏极402与所述金属氧化物半导体有源层601直接接触。
[0068]此处，所述一次构图工艺是对应于一次掩膜工艺来说的，S卩，应用一次掩膜板来制作完成某些图案称为进行了一次构图工艺。
[0069]由于相比于传统的非晶硅材料作为薄膜晶体管的有源层时，非晶硅的载流子迁移率仅为0.1?1.0cm2/V *s，难以满足大尺寸显示装置的驱动频率要求，因此，本发明实施例中采用具有更高载流子迁移率的金属氧化物半导体作为所述阵列基板01中的薄膜晶体管的有源层。
[0070]本发明实施例对所述金属氧化物半导体有源层601采用的材料不做限定，所述金属氧化物半导体有源层601例如可以是铟镓锌氧化物(Indium Gallium Zinc Oxide,简称IGZO)，其载流子迁移率可达90cm2/V.S、铟锌氧化物(Indium Zinc Oxide，简称ΙΖ0)、氧化锌(Zinc Oxide,简称ZnO),其载流子迁移率可达100cm2/V.S、氧化锌的掺杂氧化物，如:氮氧化锌(Nitrogen-Doped Zinc Oxide,简称ZnON)、氧化铟的金属掺杂氧化物,其载流子迁移率可达20?50cm2/V.s,如:锡掺杂氧化铟(Stannum-Doped Indium Oxide,简称In2O3-Sn)、钥惨杂氧化铟(Molybdenum-Doped Indium Oxide,简称 In2O3-Mo)等具有较高载流子迁移率的金属氧化物半导体材料。
[0071]这里，采用一次构图工艺形成所述修复导线20、以及与所述修复导线20同层的金属氧化物半导体有源层601，具体包括:
[0072]S101、形成呈半导体特性的金属氧化物薄膜60，并在所述金属氧化物薄膜上方形成光刻胶层70。
[0073]需要说明是，本发明实施例不对所述阵列基板01中的所述薄膜晶体管40的类型做限定，根据薄膜晶体管的不同类型，所述形成呈半导体特性的金属氧化物薄膜60，具体可以分为例如以下两种情况:
[0074]如图2(a)所示，针对所述阵列基板01中的所述薄膜晶体管40的类型为底栅型的情况，在所述衬底基板10的表面先依次形成所述薄膜晶体管40(图中未标示出)的栅极
403、以及栅绝缘层404，当然，形成所述栅极403的同时也包括形成与所述栅极403同层的栅线、栅线引线；其次，在形成有所述薄膜晶体管40的栅极403和栅绝缘层404的基板上形成上述的呈半导体特性的所述金属氧化物薄膜60。
[0075]如图2(b)所示，针对所述阵列基板01中的所述薄膜晶体管40的类型为顶栅型的情况，在所述衬底基板10的表面可直接形成所述金属氧化物薄膜60。
[0076]上述的形成呈半导体特性的所述金属氧化物薄膜60可以采用多种方法，在此不作限定，例如可以采用具有成膜均匀、膜层表面平整以及膜厚可控等优点的磁控溅射法。
[0077]S102、如图3(a)或图3(b)所示，采用半色调掩模板80或灰色调掩模板对形成有所述光刻胶层70的基板进行曝光、显影后，形成光刻胶完全保留部分701、光刻胶半保留部分702和光刻胶完全去除部分703。
[0078]其中，所述光刻胶完全保留部分701对应待形成的所述金属氧化物半导体有源层601的区域，所述光刻胶半保留部分702对应待形成的所述修复导线20的区域，所述光刻胶完全去除703部分对应其他区域。
[0079]此处，首先对上述构图工艺中所使用的上述半色调掩膜板80或灰色调掩模板的工作原理加以说明:
[0080]以半色调掩膜板80为例，参考图3 (a)或图3 (b)所示，所述半色调掩膜板80是指在透明衬底材料上的某些区域形成不透光的遮光金属层，在另外一些区域形成半透光的遮光金属层，其他区域不形成任何遮光金属层。
[0081]其中，半透光的遮光金属层的厚度小于完全不透光的遮光金属层的厚度，这样可以通过调节半透光的遮光金属层的厚度来改变半透光的遮光金属层对紫外光的透过率，即:所述半色调掩膜板80包括掩膜板完全不透明部分801、掩膜板半透明部分802以及掩膜板完全透明部分803这三种不同透光率的部分。
[0082]基于此，当采用所述半色调掩模板80对形成有所述光刻胶层70的基板进行曝光、显影后，将形成与所述半色调掩膜板80的所述掩膜板完全不透明部分801、所述掩膜板半透明部分802以及所述掩膜板完全透明部分803分别对应的光刻胶完全保留部分701、光刻胶半保留部分702、光刻胶完全去除部分703。
[0083]因此，在对上述经曝光、显影后的基板进行刻蚀后，所述光刻胶完全保留部分701和所述光刻胶半保留部分702下覆盖的薄膜均会被保留，而没有被光刻胶覆盖的薄膜则通过刻蚀工艺形成特定的图案；此后，由于光刻胶完全保留部分701的厚度大于所述光刻胶半保留部分702的厚度，当把所述光刻胶半保留部分702的光刻胶通过灰化等工艺去除后，光刻胶完全保留部分701的光刻胶还存在，而没有被光刻胶覆盖的薄膜则可以进行后续的工艺处理，从而通过一次构图工艺可以使所述光刻胶层70覆盖的薄膜上不同的区域进行不同的工艺处理，从而得到具有不同结构的图案层。
[0084]所述灰色调掩膜板的原理与所述半色调掩膜板80的原理类似，此处不再赘述，仅对所述灰色调掩膜板与所述半色调掩膜板80不同之处加以说明:
[0085]上述的所述半色调掩膜板80的所述掩膜板半透明部分802，是通过在所述透明衬底材料上形成厚度相对较薄的半透光的遮光金属层，即，通过控制金属层的厚度来调节紫外光的透过率，从而使与该部分对应的光刻胶的曝光量与其他区域的曝光量不同；而所述灰色调掩模板的半透明部分，是通过在所述透明衬底材料上制作一些窄条形的狭缝结构，当紫外光通过狭缝结构时，光线将发生散射、衍射等变化，从而使所述灰色调掩膜板上的半透明部分对应的光刻胶的曝光量与所述灰色调掩膜板上的完全透明部分对应的光刻胶的曝光量不同，即完成上述的选择性曝光的目的。
[0086]这里，本发明实施例中涉及的所述光刻胶层70均采用正性光刻胶材料，即所述光刻胶层70在曝光前不溶解于显影液，经过紫外线曝光后，所述光刻胶层70转变为能够溶解于显影液中的物质。
[0087]S103、如图4(a)或图4(b)所示，采用刻蚀工艺去除所述光刻胶完全去除部分703露出的所述金属氧化物薄膜60 (图中均未标示出)，形成所述金属氧化物半导体有源层601和金属氧化物半导体保留图案602。
[0088]S104、如图5(a)或图5 (b)所示，采用灰化工艺去除所述光刻胶半保留部分702(图中均未标示出)的光刻胶，露出所述金属氧化物半导体保留图案602。
[0089]S105、如图6(a)或图6(b)所示，对露出的所述金属氧化物半导体保留图案602(图中均未标示出)进行金属化处理，转化为呈导体特性的所述修复导线20。
[0090]这里，所述金属化处理，是指对露出的所述金属氧化物半导体保留图案602通过一定的工艺处理，从而使其内部的载流子浓度提高，呈现导体特性，形成可以导通数据信号的所述修复导线20，而位于所述光刻胶完全保留部分701下的金属氧化物薄膜由于未进行金属化处理，其载流子浓度较低，即所述金属氧化物半导体有源层601仍保留半导体特性。
[0091]S106、如图7(a)或图7(b)所示，采用剥离工艺去除所述光刻胶完全保留部分701的光刻胶。
[0092]通过上述步骤SlOl?S106，便可以通过一次构图工艺形成所述修复导线20以及与所述修复导线20同层设置的所述金属氧化物半导体有源层601。
[0093]其中，所述修复导线20由经过金属化处理而具有导体特性的材料形成，所述金属氧化物半导体有源层601由未经过金属化处理具有半导体特性的金属氧化物薄膜60形成。这样，能够在不增加所述阵列基板01的整体构图工艺次数的基础上形成用于修复发生断路的数据线的所述修复导线20，提高了所述阵列基板01的制备效率。
[0094]进一步地，上述的步骤S105中，对露出的所述金属氧化物半导体保留图案602进行金属化处理，具体可以包括以下两种方式:
[0095]第一种方式:将形成有露出所述金属氧化物半导体保留图案602的基板置于真空腔室中，采用氢气等离子体或含氢还原性气氛等离子体处理。
[0096]其中，所述等离子体处理中涉及的真空腔室内的压力以及等离子的气体流量等参数应根据所述金属氧化物薄膜的具体类型灵活调整。[0097]第二种方式:对形成有露出所述金属氧化物半导体保留图案602的基板进行离子注入，使得经离子注入掺杂所形成的所述修复导线20具有较高的载流子浓度提高，即呈现导体特性。
[0098]其中，所述离子注入中涉及的离子种类及掺杂的注入浓度等参数应根据所述金属氧化物薄膜的具体类型灵活调整。
[0099]需要说明的是，本发明实施例对露出的所述金属氧化物半导体保留图案602进行金属化处理的方法不限于上述两种方式中的任一种方式处理，还可以是上述两种方式的综合使用，如先采用离子注入再进行等离子体处理等，或者采用其它方式，只要是有利于将具有半导体特性的金属氧化物薄膜60转化为具有导体特性的材料即可。
[0100]在上述基础上，由于所述修复导线20与所述金属氧化物半导体有源层601同层设置，而薄膜晶体管40的源极401和漏极402需要与所述金属氧化物半导体有源层601直接接触，因此，本发明实施例进一步优选为，如图8(a)或图8(b)所示，将位于修复导线20和源漏金属层之间的所述隔离层30 (图中未标示出)设置为包括沿所述第一方向平行排布的多个隔离条302，其中，任一个所述隔离条302与一根所述修复导线20垂直对应，且所述过孔301形成于所述隔离条302上。
[0101]此处，由于在所述金属氧化物半导体有源层601之上形成源漏金属层后需要通过湿法刻蚀工艺形成具有特定图案的所述薄膜晶体管40的源极401、漏极402、以及与所述源极401电连接的数据线50 ;而湿法刻蚀工艺中应用的刻蚀液体一般为硝酸(HNO3)、磷酸(H3PO4)、醋酸(CH3COOH)等酸性刻蚀液，在上述的酸性环境中，采用金属氧化物(如IGZO等)材料制成的有源层很容易被刻蚀，甚至造成过刻蚀，导致薄膜晶体管的成品率下降。
[0102]因此，所述方法还包括:采用一次构图工艺形成所述隔离条302、以及与所述隔离条302同层的刻蚀阻挡图案90 ;所述一次构图工艺可包括以下具体步骤:
[0103]S201、在形成有所述修复导线20、以及与所述修复导线20同层的金属氧化物半导体有源层601的基板上沉积绝缘层，所述绝缘层例如可以采用结构致密的氮化硅、氧化硅、氮氧化硅、氧化铝等材料。
[0104]S202、在形成有所述绝缘层的基板上形成光刻胶层。
[0105]S203、采用普通掩模板对形成有所述光刻胶层的基板进行曝光、显影后，形成光刻胶完全保留部分和光刻胶完全去除部分。
[0106]其中，所述光刻胶完全保留部分对应待形成的所述隔离条302、以及与所述隔离条302同层的刻蚀阻挡图案90的区域，所述光刻胶完全去除部分对应其他区域、以及待形成的所述过孔301的区域。
[0107]S204、采用刻蚀工艺去除所述光刻胶完全去除部分露出的所述绝缘层，形成露出所述修复导线20的所述过孔301。
[0108]S205、采用剥离工艺去除所述光刻胶完全保留部分的光刻胶，形成所述隔离条302、以及与所述隔离条302同层的刻蚀阻挡图案90。
[0109]其中，参考图8(a)或图8(b)、9(a)或图9(b)所示，所述刻蚀阻挡图案90与所述源极401和所述漏极402之间的间隙对应，且所述刻蚀阻挡图案90与所述源极401和所述漏极402、以及所述金属氧化物半导体有源层601均直接接触。
[0110]从而使所述刻蚀阻挡图案90能够起到阻挡形成所述源极401、所述漏极402、以及与所述源极401电连接的所述数据线50的刻蚀液对所述金属氧化物半导体有源层601的腐蚀作用，确保形成的所述薄膜晶体管40具有良好的性能。
[0111]在上述基础上，针对所述阵列基板01中的所述薄膜晶体管40为底栅型的情况，在衬底基板10上形成所述修复导线20、以及与所述修复导线20同层的金属氧化物半导体有源层601，包括:
[0112]S301、在衬底基板10的表面形成包括栅极403、栅线的栅金属层。
[0113]S302、在形成有包括所述栅极403、所述栅线的栅金属层的基板上形成栅绝缘层
404。
[0114]S303、在形成有所述栅绝缘层404的基板上形成所述修复导线20、以及与所述修复导线20同层的金属氧化物半导体有源层601 ;具体过程可参见所述步骤SlOl?S106，在此不再赘述。
[0115]这里，在所述步骤S303之后，所述方法当然还包括在形成有所述修复导线20、以及与所述修复导线20同层的基板上依次形成包括所述过孔301的所述隔离条302、以及与所述隔离条302同层的刻蚀阻挡图案90、包括源极401、漏极402、以及与所述源极401电连接的数据线50的源漏金属层，从而形成如图9(a)所示的具有底栅型薄膜晶体管的所述阵列基板01。
[0116]针对所述阵列基板01中的所述薄膜晶体管40为顶栅型的情况，所述方法还包括:
[0117]如图9(b)所示,在形成有包括所述源极401、所述漏极402、以及与所述源极401电连接的所述数据线50的源漏金属层的基板上依次形成栅绝缘层404、以及包括栅极403、栅线的栅金属层，从而形成如图所示的具有顶栅型薄膜晶体管的所述阵列基板01。
[0118]下面提供一具体的实施例，对具有底栅型薄膜晶体管的所述阵列基板01的制备方法进行说明。如图10所示，该方法具体包括如下步骤:
[0119]S401、在衬底基板10的表面依次形成包括栅极403、栅线的栅金属层、以及栅绝缘层 404。
[0120]S402、参考图2(a)所示，采用磁控溅射法，在完成上述步骤S401的基板上沉积一层IGZO金属氧化物薄膜60，并在所述IGZO金属氧化物薄膜60之上涂覆厚度均匀的一层光刻胶层70。
[0121]S403、参考图3(a)所示，采用半色调掩模板80对形成有所述光刻胶层70的上述基板进行曝光、显影后，形成光刻胶完全保留部分701、光刻胶半保留部分702和光刻胶完全去除部分703。
[0122]其中，所述光刻胶完全保留部分701对应待形成的所述金属氧化物半导体有源层601的区域，所述光刻胶半保留部分702对应待形成的所述修复导线20的区域，所述光刻胶完全去除703部分对应其他区域。
[0123]S404、参考图4(a)所示，采用刻蚀工艺去除上述基板上的所述光刻胶完全去除部分703露出的所述金属氧化物薄膜60 (图中均未标示出)，形成所述金属氧化物半导体有源层601和金属氧化物半导体保留图案602。
[0124]S405、参考图5(a)所示，采用灰化工艺去除上述基板上的所述光刻胶半保留部分702 (图中未标示出)的光刻胶，露出所述金属氧化物半导体保留图案602。[0125]S406、参考图6(a)所示，将完成上述步骤S405的基板置于真空腔室中，对露出的所述金属氧化物半导体保留图案602(图中均未标示出)进行氢气等离子体处理，将所述半导体保留图案602转化为呈导体特性的所述修复导线20。
[0126]S407、参考图7(a)所示，采用剥离工艺去除完成上述步骤S406的基板上的所述光刻胶完全保留部分701的光刻胶。
[0127]通过上述步骤S401?S407,便可以通过一次构图工艺形成所述IGZO金属氧化物半导体有源层601以及与所述IGZO金属氧化物半导体有源层601同层设置的所述修复导线20。
[0128]其中，所述修复导线20由经过金属化处理而具有导体特性的材料形成，所述金属氧化物半导体有源层601由未经过金属化处理具有半导体特性的IGZO金属氧化物薄膜60形成。
[0129]S408、参考图8 (a)所示，通过一次构图工艺在完成上述步骤S407的基板上形成包括多个隔离条302的隔离层、以及与所述隔离条302同层的刻蚀阻挡图案90。
[0130]所述一次构图工艺的具体步骤可参见上述步骤S201?S205，在此不再赘述。
[0131]其中，所述隔离条302沿所述第一方向平行排布，任一个所述隔离条302与一根所述修复导线20垂直对应，且每一个所述隔离条302在任意两个相邻的源极401之间的区域上形成有两个所述过孔301 ;这里，考虑到工艺的简化性，两个所述过孔301相对于一个所述源极401对称设置。
[0132]所述刻蚀阻挡图案90与源极401和漏极402之间的间隙对应，且所述刻蚀阻挡图案90与所述源极401和所述漏极402、以及形成的所述金属氧化物半导体有源层601均直
接接触。
[0133]S409、参考图9 (a)所示，在完成上述步骤S408的基板上通过一次构图工艺形成所述源极401、所述漏极402以及所述数据线50。
[0134]其中，所述数据线50通过其下方的所述隔离条302上的所述过孔301与所述修复导线20接触。
[0135]通过上述步骤S401?S409，便可得到参考图1 (b)所示的具有底栅型薄膜晶体管40的阵列基板01。
[0136]一方面，由于所述修复导线20通过所述隔离层30上的所述过孔301与所述数据线50接触，即所述修复导线20与所述数据线50之间的等效电路关系为并联关系，二者并联后的总电阻值小于所述修复导线20和所述数据线50中的任一个，有利于减少由于所述阵列基板01中数据线电阻较大而产生的数据信号延迟(简称RC-Loading)现象。
[0137]另一方面，当任一根所述数据线50发生断路无法导通数据信号时，由于任一根所述修复导线20对应一根所述数据线50，发生断路的所述数据线50仍能够通过与所述数据线50并联的所述修复导线20将数据信号导通至相应的像素区域，从而保证了所述阵列基板01应用于显示装置时的图像正常显示，并提高了所述阵列基板01的良品率。
[0138]本发明实施例还提供了一种阵列基板01，参考图1(a)和图1(b)所示，所述阵列基板01包括:衬底基板10，设置在所述衬底基板10上的薄膜晶体管40、与所述薄膜晶体管40的源极401电连接的沿第一方向平行排布数据线50 ;所述阵列基板01还包括:位于所述数据线50下方的包括多个过孔301的隔离层30、以及位于所述隔离层30下方的沿所述第一方向平行排布的多根修复导线20 ;其中，沿所述第一方向，所述隔离层30对应于任意两个相邻的源极401之间的区域内至少包括一个所述过孔301 ;任一根所述修复导线20与一根所述数据线50垂直对应，且所述数据线50通过所述隔离层30上的所述过孔301与所述修复导线20接触。
[0139]一方面，由于所述修复导线20通过所述隔离层30上的所述过孔301与所述数据线50接触，即所述修复导线20与所述数据线50之间的等效电路关系为并联关系，二者并联后的总电阻值小于所述修复导线20和所述数据线50中的任一个，有利于减少由于所述阵列基板01中数据线电阻较大而产生的数据信号延迟(简称RC-Loading)现象。
[0140]另一方面，当任一根所述数据线50发生断路无法导通数据信号时，由于任一根所述修复导线20即对应一根所述数据线50，发生断路的所述数据线50仍能够通过与所述数据线50并联的所述修复导线20将数据信号导通至相应的像素区域，从而保证了所述阵列基板01应用于显示装置时的图像正常显示，并提高了所述阵列基板01的良品率。
[0141]在此基础上，为了进一步的提高所述修复导线20对发生断路的所述数据线50的修复能力，本发明实施例优选为，参考图1(b)所示，在任意两个相邻的源极401之间的区域包括两个所述过孔301。
[0142]这里，考虑到所述源极401与所述数据线50之间实现电连接的方式通常为直接相连，相比于所述数据线50上的其他区域，所述数据线50与所述源极401连接处的整体宽度较大，发生断路的几率较小，因此，在沿垂直于所述衬底基板10的方向上，所述过孔301应尽可能地靠近与其对应的所述源极401，使得所述数据线发生断路处均对应于图中所示的远离所述源极401的两个所述过孔301之间，这样以来，数据信号的导通不受到所述过孔301与所述源极401的相对位置的限制，发生断路的数据线的信号将通过这两个相邻的所述过孔301从所述隔离层30下方的所述修复导线20导通至发生断路的所述数据线50上的对应的全部像素区域。
[0143]进一步的，考虑到形成所述阵列基板01的整体应具有较小的厚度，所述修复导线20与所述薄膜晶体管40的有源层同层设置。
[0144]由于金属氧化物半导体材料相比于传统的非晶硅材料具有更高的载流子迁移率，能够更好地满足大尺寸显示装置的驱动频率要求，因此，本发明实施例进一步优选为，参考图9(a)或图9(b)所示，薄膜晶体管的有源层为金属氧化物半导体有源层601，其中，所述薄膜晶体管40的源极401和漏极402与所述金属氧化物半导体有源层601直接接触。
[0145]所述修复导线20为对与所述金属氧化物半导体有源层601同层的金属氧化物半导体保留图案602(图中均为标示出)进行金属化处理得到的呈导体特性的所述修复导线20。
[0146]从而能够在不增加所述阵列基板01的整体构图工艺次数的基础上形成用于修复发生断路的所述数据线50的所述修复导线20，提高了所述阵列基板01的制备效率。
[0147]在上述基础上，由于所述修复导线20与所述金属氧化物半导体有源层601同层设置，而薄膜晶体管40的源极401和漏极402需要与所述金属氧化物半导体有源层601直接接触，因此，本发明实施例进一步优选为，如图1 (a)和图8 (a)、以及图1 (b)和图8 (b)所示，所述隔离层30包括沿所述第一方向平行排布的多个隔离条302，其中，任一个所述隔离条302与一根所述修复导线20垂直对应，且所述过孔301形成于所述隔离条302上。[0148]这里，为了防止湿法刻蚀工艺中形成所述源极401、所述漏极402、以及与所述源极401电连接的所述数据线50的图案层时，采用金属氧化物(如IGZO等)材质制成的有源层被刻蚀，甚至造成过刻蚀，导致薄膜晶体管的成品率下降，所述阵列基板01还包括与所述隔离条302同层的刻蚀阻挡图案90。
[0149]其中，所述刻蚀阻挡图案90与所述源极401和所述漏极402之间的间隙对应，且所述刻蚀阻挡图案90与所述源极401和所述漏极402、以及所述金属氧化物半导体有源层601均直接接触。
[0150]在上述基础上，根据阵列基板01中的不同类型的薄膜晶体管，所述阵列基板01的具体结构可以包括以下两种情况:
[0151]针对所述阵列基板01中的所述薄膜晶体管40的类型为底栅型的情况，参考图9(a)所示，所述阵列基板01的具体结构在此不再赘述。
[0152]针对所述阵列基板01中待形成的所述薄膜晶体管40的类型为顶栅型的情况，参考图9(b)所示，所述薄膜晶体管40的源极401和漏极402设置在所述金属氧化物半导体有源层601之上，所述薄膜晶体管40的栅极403设置在包括所述源极401、所述漏极402、以及与所述源极401电连接的所述数据线50的图案层之上。
[0153]当然，参考图1(a)或图1(b)所示，所述阵列基板01还包括与所述薄膜晶体管40的所述漏极402电连接的像素电极100。
[0154]进一步的，考虑到所述数据线50需通过所述隔离层30上的过孔301与下方的所述修复导线20接触，当所述数据线50的线宽不断减小时，所述过孔301的尺寸也应相应地减小，受限于过孔的制备工艺，若所述过孔301的尺寸过小则不利于所述数据线50与下方的所述修复导线20的充分接触。
[0155]因此，本发明实施例优选为，如图11所示，沿与所述第一方向垂直的第二方向，所述数据线50上对应于所述过孔区域的宽度50b大于所述数据线上的其他区域的宽度50a。
[0156]例如，所述数据线上的其他区域的宽度50a可为2.0 μ m,而所述过孔区域的宽度50b可为4.0?6.0 μ m，从而既能满足显示装置高分辨率要求下的数据线窄线宽的设计需要，也能够实现所述数据线50与所述修复导线20的充分接触，提高对发生断路的数据线的修复效率。
[0157]基于此，考虑到所述修复导线20的宽度过窄时同样不利于与所述数据线的充分接触，因此，本发明实施例进一步优选为，参考图11所示，沿与所述第一方向垂直的第二方向，所述修复导线20的宽度20a大于等于所述数据线的宽度50a。
[0158]例如，所述数据线的宽度50a可为2.0 μ m，而所述修复导线的宽度20a可为
3.0 μ m，从而既能满足显示装置高分辨率要求下的数据线窄线宽的设计需要，也能够实现所述数据线50与所述修复导线20的充分接触，提高对发生断路的数据线的修复效率。
[0159]本发明实施例又提供了一种显示装置，包括上述的所述阵列基板01。
[0160]所述显示装置可以为:液晶面板、0LED、电子纸、液晶电视、液晶显示器、数码相框、手机、平板电脑等具有任何显示功能的产品或部件。
[0161]需要说明的是，本发明所有附图是所述阵列基板及其制备过程的简略的示意图，只为清楚描述本方案体现了与发明点相关的结构，对于其他的与发明点无关的结构是现有结构，在附图中并未体现或只体现部分。[0162]以上所述，仅为本发明的【具体实施方式】，但本发明的保护范围并不局限于此，任何熟悉本【技术领域】的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
【权利要求】
1.一种阵列基板的制备方法，其特征在于，包括: 在衬底基板上形成沿第一方向平行排布的多根修复导线； 在形成有所述修复导线的基板上形成包括多个过孔的隔离层；其中，所述过孔与所述修复导线垂直对应，且沿所述第一方向，在任意两个相邻的源极之间的区域，至少形成有一个所述过孔； 在形成有所述隔离层的基板上形成包括源极、漏极、以及与所述源极电连接的数据线的源漏金属层；所述数据线沿所述第一方向平行排布； 其中，任一根所述修复导线与一根所述数据线垂直对应，且所述数据线通过所述隔离层上的所述过孔与所述修复导线接触。
2.根据权利要求1所述的制备方法，其特征在于，在任意两个相邻的源极之间的区域，形成有两个所述过孔，且两个所述过孔靠近所述源极。
3.根据权利要求1或2所述的制备方法，其特征在于，所述形成沿第一方向平行排布的多根修复导线，包括: 采用一次构图工艺形成所述修复导线、以及与所述修复导线同层的金属氧化物半导体有源层； 其中，所述源极和所述漏极与所述金属氧化物半导体有源层直接接触。
4.根据权利要求3所述的制备方法，其特征在于，所述采用一次构图工艺形成所述修复导线、以及与所述修复导线同层的金属氧化物半导体有源层，具体包括:形成呈半导体特性的金属氧化物薄膜，并在所述金属氧化物薄膜之上形成光刻胶层；采用半色调掩模板或灰色调掩模板对形成有所述光刻胶层的基板进行曝光、显影后，形成光刻胶完全保留部分、光刻胶半保留部分和光刻胶完全去除部分；其中，所述光刻胶完全保留部分对应待形成的所述金属氧化物半导体有源层的区域，所述光刻胶半保留部分对应待形成的所述修复导线的区域，所述光刻胶完全去除部分对应其他区域； 采用刻蚀工艺去除所述光刻胶完全去除部分露出的所述金属氧化物薄膜，形成所述金属氧化物半导体有源层和金属氧化物半导体保留图案； 采用灰化工艺去除所述光刻胶半保留部分的光刻胶，露出所述金属氧化物半导体保留图案； 对露出的所述金属氧化物半导体保留图案进行金属化处理，使所述金属氧化物半导体保留图案转化为呈导体特性的所述修复导线； 采用剥离工艺去除所述光刻胶完全保留部分的光刻胶。
5.根据权利要求3所述的制备方法，其特征在于，所述在形成有所述修复导线的基板上形成包括多个过孔的隔离层，包括: 采用一次构图工艺形成包括多个隔离条的所述隔离层、以及与所述隔离条同层的刻蚀阻挡图案； 其中，多个隔离条沿所述第一方向平行排布；任一个所述隔离条与一根所述修复导线垂直对应，且所述过孔形成于所述隔离条上； 所述刻蚀阻挡图案与所述源极和所述漏极之间的间隙对应，且所述刻蚀阻挡图案与所述源极和所述漏极、以及所述金属氧化物半导体有源层均直接接触。
6.根据权利要求3所述的制备方法，其特征在于，在衬底基板上形成所述修复导线、以及与所述修复导线同层的金属氧化物半导体有源层，包括: 在所述衬底基板的表面形成包括栅极、栅线的栅金属层； 在形成有包括所述栅极、所述栅线的栅金属层的基板上形成栅绝缘层； 在形成有所述栅绝缘层的基板上形成修复导线、以及与所述修复导线同层的金属氧化物半导体有源层。
7.根据权利要求3所述的制备方法，其特征在于，所述方法还包括: 在形成有包括所述源极、所述漏极、以及与所述源极电连接的所述数据线的源漏金属层的基板上依次形成栅绝缘层、以及包括栅极、栅线的栅金属层。
8.一种阵列基板，其特征在于，包括:衬底基板，设置在所述衬底基板上的薄膜晶体管、与所述薄膜晶体管的源极电连接的沿第一方向平行排布数据线； 所述阵列基板还包括位于所述数据线下方的包括多个过孔的隔离层、以及位于所述隔离层下方的沿所述第一方向平行排布的多根修复导线； 其中，沿所述第一方向，所述隔离层对应于任意两个相邻的源极之间的区域内至少包括一个所述过孔； 任一根所述修复导线与一根所述数据线垂直对应，且所述数据线通过所述隔离层上的所述过孔与所述修复导线接触。
9.根据权利要求8所述的阵列基板，其特征在于，在任意两个相邻的源极之间的区域包括两个所述过孔，且两个所述过孔靠近所述源极设置。
10.根据权利要求8或9所述的阵列基板，其特征在于，所述薄膜晶体管的有源层为金属氧化物半导体有源层； 所述修复导线与所述薄膜晶体管的金属氧化物半导体有源层同层设置； 其中，所述薄膜晶体管的源极和漏极与所述金属氧化物半导体有源层直接接触。
11.根据权利要求10所述的阵列基板，其特征在于，所述修复导线为对与所述金属氧化物半导体有源层同层的金属氧化物半导体保留图案进行金属化处理后得到的呈导体特性的所述修复导线。
12.根据权利要求10所述的阵列基板，其特征在于，所述隔离层包括沿所述第一方向平行排布的多个隔离条；任一个所述隔离条与一根所述修复导线垂直对应，且所述过孔位于所述隔离条上； 所述阵列基板还包括与所述隔离条同层的刻蚀阻挡图案； 其中，所述刻蚀阻挡图案与所述源极和所述漏极之间的间隙对应，且所述刻蚀阻挡图案与所述源极和所述漏极、以及所述金属氧化物半导体有源层均直接接触。
13.根据权利要求8所述的阵列基板，其特征在于，沿与所述第一方向垂直的第二方向，所述数据线上对应于所述过孔区域的宽度大于所述数据线上的其他区域的宽度。
14.根据权利要求8所述的阵列基板，其特征在于，沿与所述第一方向垂直的第二方向，所述修复导线的宽度大于等于所述数据线的宽度。
15.一种显示装置，其特征在于，包括权利要求8至14任一项所述的阵列基板。
【文档编号】H01L21/77GK103839888SQ201410069523
【公开日】2014年6月4日 申请日期:2014年2月27日 优先权日:2014年2月27日
【发明者】曹占锋, 张峰, 张文林, 张斌, 刘震, 姚琪, 章志兴 申请人:京东方科技集团股份有限公司