芯片堆叠封装及其方法
【专利摘要】一种电子封装包括插入层、粘附到所述插入层的第一面的裸片、粘附到所述插入层的第二面的嵌入式电子封装、密封化合物、穿过所述密封化合物提供从所述电子封装的第一面到所述插入层的电气路径的一组通孔，以及电气地再分布所述一组通孔以便形成一组互连焊盘的再分布层。所述裸片或者所述嵌入式电子封装或者上述二者电连接到所述插入层。
【专利说明】芯片堆叠封装及其方法
【技术领域】
[0001]本公开涉及制造电子器件的设备和方法，并且更具体地涉及封装及其制造方法。
【背景技术】
[0002]在制造集成电路(IC)时，被称为芯片或裸片的IC通常在分布和与其它电子装配件的集成之前被封装。这一封装通常包括将芯片密封在材料中并且在封装的外部上提供电触点以便提供到该芯片的接口。芯片封装可以提供从芯片到电气或电子产品的母板的电连接、防污染物的保护、提供机械支撑、散热、并且减少热机械应变。
[0003]由于IC制造和IC封装之间的关系，IC封装还必须通常随着半导体工业的快速进步而发展。特别是，存在希望封装IC和其它电子器件以便使它们更小、更快和更可靠的行动。
【发明内容】
[0004]在本公开的第一方面中，一种芯片封装包括第一衬底、布置在所述第一衬底上方的第一芯片、布置在所述芯片上方与第一衬底相对的面上的第二衬底，所述第二衬底包括至少一个触点以及耦合到所述触点的至少一个电传导线；以及至少局部地密封所述第二衬底和所述第一芯片的密封材料；穿过所述密封材料延伸以便电耦合所述第二衬底的所述至少一个触点的至少一个接触孔。
[0005]在本公开的另一方面中，一种用于制造芯片封装的方法包括:提供载体；将第一芯片放置在所述载体上；将所述第一芯片和插入层粘附到一起，所述插入层具有耦合到其的第二芯片；围绕所述第一芯片和所述第二芯片形成密封化合物；穿过所述密封化合物从所述密封化合物的第一面到所述插入层钻至少一个通孔；使用电传导材料填充所述至少一个通孔；并且应用电气地重分布所述至少一个通孔以便形成一组互连焊盘的再分布层。
[0006]在本公开的又一方面中，一种用于制造复合封装的方法包括:提供载体；将芯片封装放置在所述载体上，所述芯片封装包括连接到插入层或者引线框的第二芯片；将所述第一芯片粘附到所述插入层或者所述引线框；在所述第一芯片和所述芯片封装周围形成密封化合物；穿过所述密封化合物从所述密封化合物的第一面到所述插入层钻至少一个通孔；使用导电材料填充所述至少一个通孔；应用电气地再分布所述至少一个通孔以便形成至少一个互连焊盘的再分布层。
【专利附图】
【附图说明】
[0007]为了进一步使本公开的上述和其它优点以及特征清楚，将通过参照在附图中说明的其具体方面来呈现本公开方面的更加具体的描述。应该意识到，这些附图仅阐释了本公开的典型方面，并且因此不应该被认为限制其范围。将通过使用附图来额外具体且详细地描述和解释本公开，在附图中:
[0008]图1是丝焊堆叠封装。
[0009]图2是示例性堆叠封装。
[0010]图3是具有顶部安装式封装的示例性堆叠封装。
[0011]图4是具有横向堆叠配置的示例性堆叠封装。
[0012]图5说明了用于制造堆叠封装的示例性方法。
[0013]图6A-6J说明了用于堆叠封装的示例性构造序列。
[0014]图7A-7K说明了在封装的制造或装配中的可选处理流。
【具体实施方式】
[0015]现在将参照附图，其中类似的结构将提供有类似的附图标记。应该理解，附图是本公开的示例性方面的概略和示意性表示，而不是限制本公开，并且也不一定按比例进行绘制。
[0016]下面的详细描述参照通过说明的方式示出可以在其中实践本公开的方面的具体细节的附图。
[0017]本文使用词语“示例性”用于意指“用作示例、实例或说明”。在本文被描述为“示例性”的任何方面或设计不必被构筑为比其它方面优选或有利。
[0018]关于在面或表面“上方”形成的沉积材料使用的词语“在……上方”在本文可以用于意指可以“直接”在暗指的面或表面上，例如与暗指的面或表面直接接触，形成沉积材料。关于在面或表面“上方”形成的沉积材料使用的词语“在……上方”在本文可以用于意指可以“间接”在暗指的面或表面上形成沉积材料，一个或多个额外的层布置在暗指的面或表面和沉积材料之间。
[0019]词语“芯片”或“电子芯片”意在包括使用半导体设备制造技术制造的任何设备，包括典型地形成在晶片，例如硅，上并且被分割为单独的裸片的集成电路、MEMS, NEMS,该单独的裸片在本文中也被称为“芯片”。芯片典型地提供有一个或多个电触点或互连，这提供到芯片上的相关电路的电连接。
[0020]芯片(可选地在本文被称为裸片)通常在分布和与其它电子装配件的集成之前被封装。这一封装通常包括将芯片密封在材料中并且在封装的外部上提供电触点以便提供到电气或电子产品的母板的接口。芯片封装可以提供从芯片到电气或电子产品的母板的电连接、防污染物的保护、提供机械支撑、散热、并且减少热机械应力。
[0021]将多个芯片堆叠在单个封装内是越来越普遍的封装要求，以便例如减小整体装配尺寸、功能电路速度和总成本。将多个芯片堆叠在单个封装内的一种手段包括将现有芯片封装连同一个或多个额外的现有封装或芯片嵌入在单个封装中。
[0022]图1是丝焊堆叠封装10。丝焊堆叠封装10在单个封装中将嵌入式丝焊封装I与裸片3组合。更具体地，嵌入式丝焊封装I使用丝焊技术封装裸片5，其中裸片5提供有将裸片5电连接到衬底9的丝焊7。裸片5和丝焊7由密封化合物11密封以便形成嵌入式丝焊封装I。
[0023]嵌入式丝焊封装I提供有接触焊盘，例如衬底9上的接触焊盘16。接触焊盘16可以例如通过接合线18电耦合到衬底17。裸片或无源设备(例如，集成无源设备)13也可以提供在衬底9上,例如通过粘合剂粘附到该衬底9。丝焊15被表为提供裸片13和衬底17之间的电连接。这些结构位于嵌入式丝焊封装I的“外部”，就它们的结构位于密封11的外部而言，并且用于将嵌入式丝焊封装I连接到它被集成在其中的丝焊堆叠封装10的周围结构。
[0024]更具体地，嵌入式丝焊封装I被表示为将其密封11粘附到裸片3。裸片3布置为“倒装芯片”互连配置。更具体地，在裸片3的一个面上的触点可以提供有建立裸片3和衬底17之间的电连接的焊料隆起焊盘。未充满层19提供在裸片3和衬底17之间。按照这种方式，裸片5、13和3中的每一个可以电耦合到衬底17。设置在衬底17的顶部面上的部件全部被埋入密封化合物21中，形成封装10，在封装10的底部面上由衬底17限定(bound)。焊球23提供在衬底17的底部面上。
[0025]在操作中，衬底17提供从其一个面上的连接到另一个面，更具体地，从由密封覆盖的顶部面到暴露的底部面，的电传导路径。从而使用前述部件形成一体封装。衬底17上的焊球23提供到密封的芯片的可焊接电气接口。
[0026]尽管丝焊堆叠封装10提供了在封装内部的封装的嵌入式结构，但是期望能够由丝焊封装实现的由于封装尺寸和电性能的改善的电子封装。
[0027]图2是根据本公开方面的电子堆叠封装20。可以是电子封装的封装20包括嵌入式电子球形栅格阵列(BGA)封装I’，其本身被表示为包括被表示为倒装芯片配置的裸片5’。可选地，也可以使用丝焊BGA或QFN (方形扁平无引脚)封装。倒装芯片BGA被表示为包括插入层衬底25。更具体地，提供在第一面上具有到裸片5’的电连接的再分布层或互连层28，并且该再分布层或互连层28典型地贯穿第二面上的较大表面区域提供多个触点。层28的第二面上的触点被表示为提供有建立插入层25和裸片5’之间的电连接的焊料隆起焊盘29。如图所示，BGA1’是包括插入层25、焊料隆起焊盘29和嵌入在模具或密封化合物11’中的裸片5’的完整封装。而且，插入层/衬底25被表示为具有突出或延伸超出芯片3的横向尺寸的横向尺寸。
[0028]BGA封装I’被表示为通过粘合剂27粘附到裸片3’，粘合剂可以是胶带或胶水的形式，例如裸片粘附膜(DAF)或环氧树脂粘合剂。在组合中，BGA封装I’和也可以是倒装芯片的裸片3’形成可以使用模具化合物21’被包胶模具化或者可以被层叠的堆叠。包胶模具的样式可以是任何形状，例如圆形、矩形或正方形。
[0029]如图所示，嵌入式封装或BGA封装I’在插入层25的第二面25b上提供电连接，而裸片3’上的电连接朝向远离插入层25，并且沿与插入层25的第二面25b相同方向的朝向可以直接连接到再分布层33。可选地，裸片3’可以电连接到插入层25，并且经过其连接到BGA封装1’，插入层25例如在其第二面上提供对于裸片5’和裸片3’的触点。作为另一可选方案，可以包括多个裸片和/或嵌入式封装，并且可以按照各种方式连接到插入层25或者直接连接到再分布层33。
[0030]如图所示，嵌入式封装I’具有嵌入在其中的裸片5’。然而，设想嵌入式封装I’和封装20 二者可以具有嵌入在其中的多个裸片和/或嵌入式封装。在一些应用中，使嵌入式封装I’简单地为衬底或其它各种无源和有源部件会是有用的。在装配封装20之前，可能期望测试并烧录嵌入式封装I’。
[0031]密封化合物11’被表不为包围裸片5’，形成一体封装,在本文与插入层25组合地被称为嵌入式封装I’。封装I’的尺寸至少部分地由密封化合物11’的范围(extent)限定，密封化合物11’被表示为延伸到互连层28的边缘。如下面提到的，提供用于层28上的接触焊盘的区域可以由提供对于层28的结构支撑的密封11’的尺寸限定。可选地，嵌入式封装I’可以是标准倒装芯片配置，其中裸片5’由未充满层粘附。
[0032]密封化合物21’包围裸片3’、插入层25和嵌入式封装I’(嵌入式封装或本身是已经被嵌入的标准倒装芯片的嵌入式封装)，并且按照这种方式形成被说明为封装20的一体封装。多个通孔31 (可选地在本文被称为接触孔)被表示为穿过密封化合物21’从插入层25的第二面25b上的触点延伸到再分布层33。因而建立插入层25的第二面25b到再分布层33之间的电接触，其中导体为在再分布层的一个面上的通孔31和互连焊盘24之间的各自电连接进行布线，焊球23被表示为粘附到互连焊盘24。可以将通孔方便地定位在插入层25的横向尺寸和再分布层33之间，该插入层25的横向尺寸突出或延伸超出芯片3的横向尺寸。
[0033]可以根据标准半导体制造工艺来制造裸片3’和5’。也就是说，通常在晶锭生长之后，将其切为晶片。晶片的区域可以经历沉积、移除、构图和掺杂工艺。一旦晶片被处理，该晶片就通常被安装并且被切为单独的裸片。特别地，裸片5’进一步被封装并且被提供为嵌入式封装I’的一部分。
[0034]密封化合物11’和21’通常由塑料材料形成，并且可以填充有二氧化硅、金属或陶瓷填充物或者任何其它填料物材料。插入层衬底25可以是印刷电路板，或者可选地是陶瓷或金属，例如引线框。特别地，热固性密封化合物具有基于环氧树脂的塑料材料的类型。这些类型的化合物在历史上用在电子封装应用中。热塑性塑料或叠层以及预浸料坯是可以用作密封化合物的另一类型的塑料材料。预浸料坯是用于“预浸溃”合成纤维的术语，其中诸如环氧树脂的材料已经存在。这些通常采取编织的形式或者是单向的。它们已经包含用于在制造期间将它们粘结在一起并且粘结到其它部件的一定量的基质材料。树脂仅被局部固化以便允许容易的处理，这被称为B阶材料并且要求冷藏以便防止完全固化。B阶预浸料坯总是被存储在冷区域中，因为最常见地通过热量完成完全聚合。因而，由预浸料坯构成的合成结构大多数要求烤炉或高压锅来完成完全聚合。
[0035]可以通过穿过密封化合物21’钻孔并且然后使用电传导材料填充所钻的孔来形成通孔31。可以例如使用机械钻、激光器或经过化学蚀刻来执行通孔的钻出。如果使用激光器，则插入层衬底25的铜焊盘可以用作激光钻孔的阻挡件。
[0036]封装I’可以被与封装20中的其它部件分开地制造和供应。如上所述，封装I’可以是倒装芯片电子封装、丝焊电子封装或嵌入式晶片级球形栅格阵列(eWLB)电子封装。优选地，例如当与例如在封装20中示出的那些部件组合地进行嵌入时，倒装芯片封装或嵌入式倒装芯片封装用于封装I’，以便例如最小化封装尺寸。嵌入式倒装芯片封装例如将被理解为包含裸片和包围裸片的模具化化合物。在有源芯片面上的裸片焊盘将利用该裸片上的至少一个再分布层或互连层以及实质上与有源芯片表面共面的周围模具化合物区域而被重新布线。在再分布层的端部处应用倒装芯片隆起焊盘，并且通过焊接和后来的未充满来生成倒装芯片互连。位于芯片周围的围绕模具化合物允许处于给定的间距或更大的隆起焊盘间距中的更多倒装芯片隆起焊盘，这对于仅裸片是可能的。
[0037]图3是集成堆叠封装36的示例性复合封装30，堆叠封装36具有安装在其上的顶部封装34。封装36被表示为具有与参照图2描述的封装20的结构类似的基本结构。除了参照图2示出和描述的特征，还提供从插入层25的顶部表面25t到位于封装36的表面(例如，顶部表面)上的再分布层33’的通孔35，该封装36的表面与再分布层33的表面相对(例如，提供在其底部层上，如图2所示)。如参照通孔31描述的，通孔35经过密封化合物21’在插入层25和各自的再分布层33’之间提供电接触。
[0038]第二封装34被表示为具有与参照图2描述的封装I’的配置类似的配置。特别地，裸片37被表示为经由焊料隆起焊盘和未充满层39电连接到与插入层25类似的插入层/衬底41。然而，衬底41适合于提供有传导互连元件45，其在封装34和36之间建立物理和电连接。因此，封装34被呈现为物理地固定到封装36，从而，单独的互连元件在封装34和36之间建立分立的电连接。传导元件45可以是焊球、诸如连接盘栅格阵列的焊接互连、传导胶或类似物。封装34可以被密封在密封化合物43内。
[0039]与参照图2描述的通孔31类似，通孔35可以通过穿过密封化合物21’钻孔来形成，钻孔可以例如使用机械钻、激光器或通过化学蚀刻来执行。
[0040]封装34可以与封装36分开地制造和供应，或者可以使用各种封装技术实现，包括倒装芯片和丝焊。此外，封装34可以包含多个裸片，或者可以具有嵌入在其中的一个或多个封装。而且，封装34可以包括各种功能，例如存储器模块和/或传感器。
[0041 ] 图4是具有横向堆叠配置的示例性堆叠封装40。可以看到，嵌入式封装I ’被横向地接近于裸片47放置，在这一方面中被表示为位于单个再分布层53上。封装40包括具有在底部面上的一组互连焊盘的至少一个再分布或再布线层53。插入层51可以连同裸片47耦合到再分布层53的内部面，或者经由再分布层53的一部分与焊球23至少部分地直接连接。嵌入式封装I’耦合到插入层51的顶部面，并且密封化合物21’密封裸片47、插入层51和嵌入式封装I’。
[0042]可以使用封装40的配置，其中在单个封装中期望高密度布线和低密度布线。按照这种方式，在其中插入层51添加到再布线层的图的左侧上再分布层的数量将高于在其中仅出现布线层53的图4的右侧上的数量。在图4中，例如，高密度布线可以在附图的左侧上发生，其中除了位于插入层51下面的再分布层53，插入层51还添加某个水平的较高密度布线。在没有插入层的附图的右侧上，再分布层53可以用于较低密度布线。
[0043]图5说明了用于制造堆叠封装的示例性方法50。方法50包括提供50A模具载体，将裸片放置50B在所述模具载体上，将裸片粘附50C到具有耦合到其的封装的插入层，在裸片和封装周围形成50D密封化合物，穿过密封化合物从封装的第一面到插入层钻50E —组通孔，使用电传导材料填充50F该组通孔，并且应用50G电气地再分布该组通孔以便形成一组互连焊盘的再分布层。
[0044]裸片粘附膜(DAF)或粘合剂泡沫可以例如用作粘合剂，并且可以经过将粘合剂放置、层叠、印刷或分散到裸片、插入层或裸片和插入层二者上而被应用。
[0045]插入层是在一个表面和另一个表面之间提供布线的电气接口，并且将所接口的电气设备，例如嵌入式封装，再布线或扩展到更宽的间距。
[0046]嵌入式封装可以具有嵌入在其中的各种部件，例如一个或多个裸片和/或一个或多个嵌入式封装。在一些应用中，使嵌入式封装简单地为衬底或其它各种无源和有源部件会是有用的。
[0047]可以例如使用机械钻、激光器或通过化学蚀刻来执行钻孔50E，并且可以例如使用电化学沉积、电镀或通过应用设置在其中的电传导粒子，例如通过印刷，来执行填充50F。此夕卜，可以例如经过薄膜技术(例如，溅射和电解电镀、无电解电镀、减法蚀刻或印刷)来执行应用50G再分布层。
[0048]方法50可以进一步包括使密封化合物在其中提供有模具载体的封装反面的面上后退。按照这种方式，封装的厚度可以减小到其最小尺寸。也就是说，可以减小封装的后面面，以使得最少量的密封化合物覆盖裸片和/或嵌入式封装。这可以例如通过研磨封装的后面面和/或通过化学蚀刻来完成。
[0049]方法50可以进一步包括将焊球应用到互连焊盘。焊球通常用于使封装与外部电路接口，并且因此在方法50中可以期望包括封装上的这样的接口。此外，方法50可以进一步包括在模具载体上与裸片进行装配之前测试并烧录嵌入式封装。这可以提供增加的可靠性和产量。而且，在与封装一起装配之前测试和烧录嵌入式封装时，可以增加产量。也就是说，有缺陷或不可靠的嵌入式封装不太可能被充分处理到封装中。结果，更完善的封装可靠地工作，并且较不完善的封装结果被丢弃。
[0050]方法50可以进一步包括穿过密封化合物从封装的第二面到插入层钻第二组通孔，使用电传导材料填充该第二组通孔，并且在所述封装的第二面上将第二封装安装到该第二组通孔。按照这种方式，可以产生与参照图3描述的配置类似的堆叠封装配置。
[0051]分别在图6A-6K中更详细地示出了并且下面更详细地描述了在根据本公开方面的封装的制造中可能的处理流。所公开的处理也说明了所公开的设备的方面，特别是上面在结构上更详细的图2所示的示例性方面。
[0052]在如图6A中所示的步骤I中，模具载体62提供有例如双面粘合箔64。这些部件提供在装配期间在其上固定封装的元件的表面。
[0053]在如图6B所示的步骤2中，将诸如3’的裸片面向下(有源侧)放置在胶带64上。多个部件可以按照这种方式进行放置，尽管仅示出了一个部件(裸片3 ’)。
[0054]在如图6C所示的步骤3中，将诸如DAF或环氧树脂粘合剂27的胶带或胶水应用到裸片3’的后侧。可选地，粘合剂27可以在图6的处理的步骤2之前被预先应用到裸片3，。
[0055]在如图6D所示的步骤4中，将装配的BGA或倒装芯片部件或丝焊BGA (或QFN)I’粘附到DAF27。所产生的堆叠，裸片/倒装芯片堆叠66，因而被装配在模具载体62上。BGA1’被表不为具有衬底的完整封装，并且对于倒装芯片不例，具有焊料隆起焊盘29和未充满层。BGA1’可以被包胶模具化，并且裸片5’可以是硅或基于eWLB的嵌入式裸片(在下面的图7中更详细示出)。
[0056]在如图6E所示的步骤5中，裸片/倒装芯片堆叠66使用具有密封材料21’的模具化合物被包胶模具化或可选地被层叠。因而装配的封装的样式可以是圆形、矩形或正方形。而且，密封21’可以被应用低轮廓(即，在裸片5’上方具有密封的最少延伸)或者可以被磨掉以便最小化封装尺寸。
[0057]在如图6F所示的步骤6中，模具载体62和64 (在图6A-6E中示出)被从装配件释放。例如通过加热粘合箔64 (即，通过升高整个装配件的温度)来完成释放，直到粘合剂释放该装配件为止。
[0058]在如图6G所示的步骤7中，应用电介质材料68。电介质可以经过旋涂被应用并且通过光刻法被构造，或者可以被层叠和激光钻孔或者被蚀刻以便在电介质层中提供结构化开口 69。电介质层68是第一衬底或基本衬底61 (见图6J,也被标识为图2和图3中的再分布层或再布线层或“载体”)的基础，可以认为在该衬底61上构建封装。下面顺序描述衬底61的剩余部件的示例性配置。
[0059]在如图6H所示的步骤8中，穿过模具化合物钻出可以是激光器通孔或蚀刻通孔的通孔31。插入层25上可以是铜的焊盘65可以用作蚀刻/钻孔阻挡件，在钻孔期间设置和/或限制通孔深度。
[0060]在如图61所示的步骤9中，可以例如通过溅射和电镀或者通过无电解电镀和电解电镀或者具有或不具有无电解电镀和电解电镀的印刷来电气地填充通孔31。通孔31可能被塞住。在相同的步骤或随后的步骤中，将再分布层33添加到衬底61以便再分布到通孔31的电连接。
[0061]在如图6J所示的步骤10中，焊料阻挡层67被表示为应用到衬底61上，已经在其上被构造。焊球23’或半球可以被应用到焊料阻挡层中的焊盘开口。
[0062]在不偏离本公开的精神或者基本特性的情况下，本公开可以体现在其它具体形式中。所描述的方面应该在所有方面中被认为仅是说明性而非限制性的。本公开的范围因此由所附权利要求而不是前述描述来指示。出现在权利要求的等同形式的意义和范围内的所有改变应该被包括在其范围内。
[0063]图6所示的处理流的顺序说明了诸如在图2中说明的设备20的堆叠封装的示例性构造序列。逐步构造的说明公开了封装部件之间相互关系的方面，并且并不意在是限制性的或者指定部件或序列的特定组合。例如，图7A-7K说明了在诸如图2的封装20的封装的制造或者装配中的可选处理流。
[0064]在如图7A所示的步骤I中，模具载体62提供有粘合剂64，例如双面胶带或箔。在如图7B所示的步骤2中，BGA封装I’面向下(衬底25侧向上，裸片5’侧向下)放置在胶带64上。应该再次注意到，多个部件可以按照这一方式进行放置，例如以便装配图4的封装40，或者包括将被结合到单个封装中的多个横向对齐部件的任何其它组合。
[0065]在如图7C所示的步骤3中，诸如DAF或环氧树脂粘合剂的胶带或胶水27’被应用到衬底25。可选地，粘合剂27’可以被预先应用到BGA1’。在如图7D所示的步骤4中，具有传导加强铝焊盘72 (例如铜柱或立柱隆起焊盘)的裸片3’被应用到粘合剂27’上，形成堆叠99。
[0066]使用密封材料21’的堆叠99的包胶模具化或层叠以及随后的模具载体64的释放(例如，热释放)在分别在图7E和7F中示出的步骤5和6中发生。
[0067]例如通过研磨，密封21’的接触面74的移除可以如图7G所示发生，直到接触柱或隆起焊盘72被暴露为止，隆起焊盘使电传导触点能够暴露，而不损坏裸片3’上的结构。
[0068]基本或第一衬底61’的形成以如7H所示的电介质材料68’在接触面74上的应用开始，包括潜地在暴露的接触隆起焊盘72上方。电介质可以被旋涂和/或用光刻法构造，或者可以被涂敷而不构造并且可以与如图71所示的激光钻孔一起被构造，其中通孔31提供在密封21’中。在步骤9中，通孔31可以通过激光器被钻出或者可以被蚀刻。通孔31在BGA衬底25的焊盘处停止，其中焊盘65可以例如由铜制成并且用作钻孔或蚀刻阻挡件。激光钻孔也可以用于例如根据需要从接触隆起焊盘72移除电介质68’的部分。
[0069]在如图7J和7K所示的步骤10和11中，通孔31可以被电气地填充并且可能被塞住。再分布层33可以被同时或者在分开的步骤中应用。焊料阻挡层67可以通过应用在衬底61上而被添加到其上，随后是应用到焊料阻挡层67中的焊盘开口的焊球23’或半球。
[0070]另外的或可选的处理步骤会是有利的，例如另外的激光钻孔，以便例如从密封21’的面接入插入层/衬底25上的接触点。可以提供面76上的适当结构化以便允许另外的封装的连接，例如图3的示例性说明，其中通孔31、35分别从插入层/衬底25的各自面沿相反的方向延伸。
[0071]在不偏离本公开的精神或基本特性的情况下，本公开可以体现在其它具体的形式中。所描述的本公开的方面应该在所有方面中被认为仅是说明性而非限制性的。本公开的范围因此由所附权利要求而不是前述描述来指示。出现在权利要求的等同形式的意义和范围内的所有改变应该被包括在其范围内。
【权利要求】
1.一种芯片封装，包括: 第一衬底； 第一芯片，布置在所述第一衬底上方； 第二衬底，布置在所述芯片上方与所述第一衬底相对的一面上，其中，所述第二衬底包括至少一个触点以及耦合到所述触点的至少一个电传导线；以及密封材料，至少局部地密封所述第二衬底和所述第一芯片； 至少一个接触孔，穿过所述密封材料延伸以便电耦合所述第二衬底的所述至少一个触点。
2.如权利要求1所述的芯片封装，进一步包括在与所述第一芯片相对的一面上连接到所述第二衬底的第二芯片。
3.如权利要求2所述的芯片封装，其中，所述第二芯片是由球形栅格阵列、连接盘栅格阵列、半球形栅格阵列、引线框封装QFN或QFP封装类型构成的组中的至少一个。
4.如权利要求2所述的芯片封装，其中，所述第二衬底具有至少部分地延伸超出所述第一芯片的横向尺寸的突出的横向尺寸。
5.如权利要求2所述的芯片封装，其中，所述第二衬底具有至少部分地延伸超出所述第二芯片的横向尺寸 的突出的横向尺寸。
6.如权利要求4所述的芯片封装，其中，所述接触孔从所述第二衬底的所述至少一个突出的横向尺寸延伸。
7.如权利要求5所述的芯片封装，其中，所述至少一个接触孔在与所述第一芯片相对的一面上从所述第二衬底延伸。
8.如权利要求7所述的芯片封装，其中，所述至少一个接触孔从所述第二衬底的所述至少一个突出的横向尺寸延伸。
9.如权利要求2所述的芯片封装，其中，所述第二芯片是嵌入式封装，并且是预先测试的封装和烧录的封装中的至少一个。
10.一种用于制造芯片封装的方法，所述方法包括: 提供载体； 将第一芯片放置在所述载体上； 将所述第一芯片和插入层粘附到一起，所述插入层具有耦合到其的第二芯片； 在所述第一芯片和所述第二芯片周围形成密封化合物； 穿过所述密封化合物从所述密封化合物的第一面到所述插入层钻至少一个通孔； 使用电传导材料填充所述至少一个通孔；并且 应用电气地再分布所述至少一个通孔以便形成一组互连焊盘的再分布层。
11.如权利要求10所述的方法，进一步包括将焊球应用到所述互连焊盘。
12.如权利要求10所述的方法，其中，使用激光器执行钻孔。
13.如权利要求10所述的方法，进一步包括在与所述芯片封装进行装配之前测试所述第二芯片和烧录所述第二芯片中的至少一项。
14.如权利要求10所述的方法，进一步包括: 穿过所述密封化合物从所述封装的第二面到所述插入层钻第二组通孔； 使用电传导材料填充所述第二组通孔；并且在所述封装的所述第二面上将第二电子封装安装到所述第二组通孔上。
15.一种用于制造复合封装的方法，所述方法包括: 提供载体； 将芯片封装放置在所述载体上，所述芯片封装包括连接到插入层的第二芯片； 将第一芯片粘附到所述插入层； 在所述第一芯片和所述芯片封装周围形成密封化合物； 穿过所述密封化合物从所述密封化合物的第一面到所述插入层钻至少一个通孔； 使用电传导材料填充所述至少一个通孔； 应用电气地再分布所述至少一个通孔以便形成至少一个互连焊盘的再分布层。
16.如权利要求15所述的方法，进一步包括将焊球应用到所述互连焊盘。
17.如权利要求15所述的方法，其中，使用激光器来执行钻孔。
18.如权利要求15所述的方法，进一步包括在与所述复合封装进行装配之前测试所述芯片封装和烧录所述芯片封装中的至少一项。
19.如权利要求15所述的方法，进一步包括: 穿过所述密封化合物从所述封装的第二面到所述插入层钻第二组通孔； 使用电传导材料填充所述第二组通孔；并且 在所述封装的所述第二面上将第二电子封装安装到所述第二组通孔上。
20.如权利要求15所述的方法，进一步包括移除所述密封化合物的至少一部分以便暴露所述第一芯片。
【文档编号】H01L23/488GK104051395SQ201410095098
【公开日】2014年9月17日 申请日期:2014年3月14日 优先权日:2013年3月15日
【发明者】T·迈尔, S·阿尔贝斯, A·沃尔特 申请人:英特尔移动通信有限责任公司