横向扩散的金属氧化物半导体(ldmos)的制作方法
【专利摘要】横向扩散的金属氧化物半导体(LDMOS)包括：半导体衬底，在衬底的顶表面中具有STI结构；在STI结构下方的漂移区域以及在STI结构的相对侧上的源极区域和漏极区域。栅极导体在STI结构与源极区域之间的间隙之上的衬底上并且部分地叠置漂移区域。保形电介质层在顶表面上并且在栅极导体上方形成台面。保形电介质层具有嵌入在其中的保形刻蚀停止层。接触突起延伸通过电介质层和刻蚀停止层，并且连接到源极区域、漏极区域和栅极导体。源极电极连接源极接触突起，栅极电极连接栅极接触突起，漏极电极连接漏极接触突起。漂移电极在漂移区域之上。
【专利说明】横向扩散的金属氧化物半导体（LDMOS)
【技术领域】
[0001]本公开涉及半导体结构，并且更具体地涉及横向扩散的金属氧化物半导体 (LDM0S)和形成LDM0S结构的方法。
【背景技术】
[0002] 通常在高电压应用中使用横向扩散的金属氧化物半导体（LDM0S)器件。LDM0S场 效应晶体管（LDM0SFET)是如下的场效应晶体管，其具有在栅极区域和漏极区域之间的漂 移区域，以便避免在漏极结处（即在体与漏极区域之间的pn结处）的高电场。LDM0SFET典 型地运用于涉及范围从约5V到约50V的电压的高电压功率应用中，该电压跨漏极区域和源 极区域施加。基本上高电压的一部分会在LDM0SFET中的漂移区域内消耗，从而跨栅极电介 质产生的电场不会引起栅极电介质的击穿。
【发明内容】
[0003] 根据本文的器件和方法，在接触电介质层的诸如化学机械抛光（CMP)之类的平坦 化之前，在接触电介质层中嵌入诸如SiN之类的刻蚀停止电介质层，使得平坦化在刻蚀停 止层的表面上方发生。在金属布线层的形成期间，刻蚀停止在嵌入的刻蚀停止层上，导致骤 然减少的高度变化。
[0004] 根据本文的一个示例性器件（其它变型从下面的描述中显而易见），半导体衬底 具有顶表面和特征的配置。特征的部分在半导体衬底的顶表面上方具有高度。第一保形电 介质层提供在半导体衬底的顶表面上以及顶表面上方的特征的部分上。保形刻蚀停止层沉 积在第一保形电介质层上。第二保形电介质层沉积在保形刻蚀停止层上。第二保形电介质 层相对于所述顶表面具有在保形刻蚀停止层上方的平坦化表面。在第二保形电介质层中并 且在保形刻蚀停止层上形成电极。电极的厚度由电极下方的特征的高度决定。
[0005] 根据本文的另一示例性器件（其它变型从下面的描述中显而易见），横向扩散的 金属氧化物半导体（LDM0S)包括半导体衬底。半导体衬底包括在衬底的顶表面中的浅沟槽 隔离（STI)结构、相对于顶表面在STI结构下方的漂移区域以及在STI结构的相对侧上的 源极区域和漏极区域。源极区域与STI结构隔开间隙。栅极导体相对于顶表面在STI结构 与源极区域之间的间隙之上的衬底上。栅极导体部分地叠置漂移区域。保形电介质层在衬 底的顶表面上并且在栅极导体上。电介质层对栅极导体保形并且相对于顶表面在栅极导体 上方形成台面（mesa)。保形电介质层具有嵌入在其中的保形刻蚀停止层。保形电介质层相 对于所述顶表面在保形刻蚀停止层上方具有平坦化表面。金属化接触突起延伸通过电介质 层和刻蚀停止层。金属化接触突起包括连接到源极区域的源极接触突起、连接到栅极导体 的栅极接触突起以及连接到漏极区域的漏极接触突起。电极导体包括接触源极接触突起的 源极电极、接触栅极接触突起的栅极电极、接触漏极接触突起的漏极电极和相对于顶表面 在漂移区域之上的漂移电极。
[0006] 根据本文的一个示例性方法（其它变型从下面的描述中显而易见），提供半导体 材料的衬底。衬底具有顶表面。在衬底上形成特征。特征在衬底的顶表面上方具有高度。 第一保形电介质层沉积在衬底的顶表面上以及特征上。第一电介质层对顶表面和特征的形 状保形。保形刻蚀停止层沉积在第一保形电介质层上。第二保形电介质层沉积在保形刻蚀 停止层上。在第二保形电介质层上执行材料去除工艺。材料去除工艺相对于顶表面在刻蚀 停止层上方停止。在第二保形电介质层中以及刻蚀停止层上形成电极。电极的厚度由电极 下方的衬底上的特征的高度决定。
【专利附图】
【附图说明】
[0007] 从下面参照附图的详细描述中将更好地理解本文的器件和方法，附图并不一定按 照比例绘制并且其中：
[0008]图1是根据本文的器件和方法的用于制造横向扩散的金属氧化物半导体（LDMOS) 器件的半导体结构的截面图；
[0009]图2是根据本文的器件和方法的用于制造另一 LDM0S器件的半导体结构的截面 图；
[0010]图3是根据本文的器件和方法的用于制造另一 LDM0S器件的半导体结构的截面 图；
[0011]图3a是根据本文的器件和方法的在中间处理步骤期间图3的半导体结构的截面 图；
[0012]图4是根据本文的器件和方法的流程图；
[0013] 图5是根据本文的器件和方法的用于制造另一 LDM0S器件的半导体结构的截面 图；
[0014]图6是根据本文的器件和方法的流程图；以及 [0015]图7是根据本文的器件和方法的硬件系统的示意图。
【具体实施方式】
[0016]现在参照附图，示出有形成在半导体衬底上的横向扩散的金属氧化物半导体 (LDM0S)器件的结构和方法的示例性图示。
[0017] 为了本文的目的，"半导体"是可以包括注入杂质的材料或结构，基于电子和空穴 载流子浓度，该注入杂质允许材料有时是导体并且有时是绝缘体。如本文使用的那样，"注 入工艺"可以采用任意合适的形式（不管现在已知或未来开发的）并且可以包括例如离子 注入等。
[0018]图1图示了用于制造 LDM0S晶体管的多层器件111的截面图的示意图。
[0019]多层器件111包括硅衬底114,硅衬底114具有在硅衬底114的顶表面120中形成 的浅沟槽隔离（STI)结构117。STI结构117由绝缘体制成，其防止相邻半导体器件部件之 间的电流泄漏，并且可以通过现有技术中己知的构图和刻蚀来形成。
[0020] 在本文中，当对任意材料构图时，可以以任意已知的方式生长或沉积待构图的材 料，并且可以在该材料之上形成构图层（诸如有机光致抗蚀剂或硬掩膜）。构图层（抗蚀 剂）可以暴露于曝光图案中提供的一些光福射图案，并且然后使用化学剂对抗蚀剂进行显 影。该工艺改变暴露于光的抗蚀剂部分的物理特性。然后可以冲洗掉抗蚀剂的一部分，而留 下抗蚀剂的其它部分保护待构图的材料。然后执行材料去除工艺（例如等离子体刻蚀等） 以去除待构图材料的未保护部分。随后去除抗蚀剂以留下根据曝光图案构图的下置材料。
[0021] 硬掩膜可以由任意适合材料形成，不管现在已知或未来开发的，诸如金属或有机 或无机（Si 3N4、SiC、Si02C(金刚石））硬掩膜，其具有比结构剩余部分中使用的衬底和绝缘 体材料更大的硬度。
[0022] 半导体漂移区域122形成在STI结构117下方的硅衬底114中。硅衬底114也包 括在STI结构117的相对侧上的导电源极区域125和导电漏极区域128。导电漏极区域128 的侧130可以毗邻STI结构117。导电源极区域125与STI结构117隔开间隙133。
[0023] 在硅衬底114的顶表面120上形成栅极导体137。在STI结构117与导电源极区 域125之间的间隙133之上形成栅极导体137。如图1所示，在STI结构117上方形成栅极 导体137,并且栅极导体137部分地叠置半导体漂移区域122。附加地，导电源极区域125 可以横向地接触栅极导体137。
[0024] 下部保形电介质层141沉积在硅衬底114的顶表面120上以及栅极导体137之 上。根据本文的器件和方法，下部保形电介质层141可以包括电介质或绝缘体，诸如低k电 介质，诸如SiCOH或SiOF、未掺杂Si0 2玻璃或包含磷的Si02基玻璃（PSG)或者包含硼和磷 的Si02基玻璃（硼硅玻璃，BPSG)。下部保形电介质层141对栅极导体137的形状保形，并 且在栅极导体137上方且与栅极导体137垂直对准地形成台面139。为了本文的目的，台 面是从平面突出并且具有在平面上方的高度处大致平行于平面的至少一个表面的结构。例 如，台面可以认为是定位于平坦表面上的矩形结构（具有至少一个上平坦表面）。
[0025] 为了本文的目的，"绝缘体"是指代允许比"导体"基本更少（<95% )的电流流动 的材料或结构的相对术语。本文提及的电介质（绝缘体）例如可以通过正硅酸乙酯（TE0S) 或硅烷与02或激活的02 (即03或0-)反应，由Si02或Si02基材料的等离子体沉积形成。 备选地，本文的电介质可以由多种候选的低或高介电常数（低k或高k)材料中的任意材料 形成，包括但不限于氮化硅、氮氧化硅、SiCOH、碳氧氮化硅、5丨0 2和Si3N4的栅极电介质叠层 和类似氧化钽的金属氧化物。电介质可以掺杂有硼或磷，以形成例如本领域已知的BPSG或 PSG。本文的电介质的厚度可以根据所需的器件性能变化。在一个非限制性示例中，下部保 形电介质层141与STI结构117的间隔可以具有600+/-30nm的厚度可变性。
[0026] 沉积下部保形电介质层141可以通过本领域已知的任意合适工艺完成，诸如化学 气相沉积，其可以用于按照各种形式沉积材料，包括单晶、多晶、非晶和外延。这些材料包括 娃、碳纤维、碳纳米纤维、细丝（filament)、碳纳米管、Si02、锗娃、鹤、碳化桂、氮化娃、氮氧化 硅、氮化钛和各种高k电介质。
[0027] 在下部保形电介质层141上方的是保形刻蚀停止层144,随后是上部保形电介质 层142。根据本文的器件和方法，保形刻蚀停止层144可以包括氮化物层，诸如氮化硅（SiN) 或氮碳化硅（SiCN)。可以使用其它合适材料。
[0028] 可以使用本领域已知的任意合适工艺，诸如化学气相沉积（CVD)，来沉积上部保形 电介质层142。上部保形电介质层142可以包括与下部保形电介质层141相同或类似的材 料，诸如Si02基或低k电介质。
[0029] 使用诸如化学机械抛光（CMP)或构图的反应离子刻蚀（RIE)回刻蚀之类的任意已 知方法，使上部保形电介质层142平坦化，留下平坦化线174示出的基本平坦的顶表面。应 注意的是，保形刻蚀停止层144并不暴露于平坦化工艺并且在平坦化线174下方。
[0030] 如图1所示，源极接触突起151连接到导电源极区域125 ;栅极接触突起154连接 至IJ栅极导体137 ;以及漏极接触突起157连接到导电漏极区域128。源极接触突起151、栅极 接触突起154和漏极接触突起157中的每一个包括延伸通过下部保形电介质层141、保形刻 蚀停止层144和上部保形电介质层142的导体，从而为对应的源极、栅极和漏极区域提供连 接性。可以使用诸如大马士革之类的任意已知方法以及诸如纯或掺杂的Ti、Ta、TiN、TaN、 Cu、W或A1之类的任意已知金属来分别对源极接触突起151、栅极接触突起154和漏极接触 突起157进行构图、刻蚀和金属化。根据本文的器件和方法，使用本领域已知的大马士革钨 工艺形成接触突起。在接触突起金属化之后，形成第一级布线。使用大马士革工艺形成该 布线，其中沉积、构图和刻蚀电介质材料；沉积金属；并且使用本领域已知的诸如CMP之类 的材料去除工艺去除多余的金属。
[0031] 本文提及的导体可以由任意导电材料形成，诸如多晶体硅（多晶硅）、非晶硅、非 晶硅和多晶硅的组合以及由于存在合适掺杂剂而呈现导电性的多晶锗硅。备选地，本文的 导体可以是诸如钨、铪、钽、钥、钛、镍、铝或铜之类的一种或多种金属，或者金属硅化物，这 种金属的任意合金，并且可以使用物理气相沉积、化学气相沉积或本领域已知的任意其它 技术来沉积。
[0032] 源极电极161接触源极接触突起151。栅极电极164接触栅极接触突起154。漏 极电极167接触漏极接触突起157。漂移电极169设置在半导体漂移区域122之上。源极 电极161、栅极电极164和漏极电极167可以分别接触源极接触突起151、栅极接触突起154 和漏极接触突起157的顶部和至少一个侧面。根据本文的器件和方法，漂移电极169的横 向边界保持在STI结构117的横向边界内。
[0033] 如图1所示并且如上所述，为了形成源极电极161、栅极电极164、漏极电极167和 漂移电极169,如平坦化线174所示已经使上部保形电介质层142平坦化。可以使用任意合 适的材料去除工艺。在随后光刻和金属化之前需要上部保形电介质层142的平坦化确保平 坦表面。不这样做的话，晶片表面形貌将在可用光刻的聚焦深度之外延伸，从而干扰构图能 力；并且在大马士革或减法金属化工艺期间由于留在凹陷形貌中的残余金属将损害金属 过孔或导线的形成。典型地，电介质化学机械抛光（CMP)是实现在级之间的这种平坦化的 基本处理方法。可以采用其它去除工艺，诸如千法电介质"回刻蚀"。
[0034] 如图1所示，平坦化线174在保形刻蚀停止层144的顶表面上方。根据本文的器 件和方法，保形刻蚀停止层144嵌入在下部保形电介质层141与上部保形电介质层142之 间，使得平坦化工艺不接触保形刻蚀停止层144的表面。在平坦化之后，如果需要，如本领 域已知的那样，在金属化之前可以包括附加的电介质层177。
[0035] 将沟槽181、184、187、189分别构图进入保形电介质层142以用于源极电极161、栅 极电极164、漏极电极167和漂移电极169。当刻蚀将形成源极电极161、栅极电极164、漏 极电极I67和漂移电极169的沟槽时，RIE必需是选择性的，使得它在保形刻蚀停止层144 上停止。可以米用诸如湿法刻蚀或反应离子刻蚀（RIE)之类的任意RIE工艺。根据本文的 器件和方法，可以使用高刻蚀速率刻蚀BPSG但对于SiN具有选择性的全氟化碳-一氧化 碳-氢氟烃RIE工艺。
[0036] LDM0S器件需要电极与漂移区域之间的精确间隔，以具有可接受的容限。典型地， 当金属导线放置在LDMOS漂移区域之上时，由于接触高度变化存在显著的间隔可变性，这 可以由电介质在衬底上的沉积、平坦化处理、电极区域中的电介质厚度以及刻蚀深度变化 决定。附加地，漂移电极到漂移区域的间隔由于平坦化处理和跨晶片可变性和晶片到晶片 可变性导致高度可变性。根据本文的器件和方法，利用位于电介质层中部的刻蚀停止层，控 制平坦化工艺，使得平坦化工艺不接触刻蚀停止表面。随后用以形成电极的刻蚀在嵌入的 刻蚀停止层上停止。漂移电极与硅器件的间隔由沉积的电介质厚度而不是CMP后的厚度决 定，从而导致骤然减少的高度可变性，如表1所示。该骤然减少的漂移电极与有源器件之间 的间隔可变性明显减少在恒定施加的电压下器件漂移区域耗尽宽度的可变性。
[0037]
【权利要求】
1. 一种器件，包括： 半导体衬底，具有顶表面和特征的配置，所述特征的部分在所述半导体衬底的所述顶 表面上方具有高度； 第一保形电介质层，在所述半导体衬底的所述顶表面上并且在所述顶表面上方的所述 特征的所述部分上； 保形刻蚀停止层，在所述第一保形电介质层上； 第二保形电介质层，在所述保形刻蚀停止层上，所述第二保形电介质层相对于所述顶 表面在所述保形刻蚀停止层上方具有平坦化表面；以及 电极，在所述第二保形电介质层中并且在所述保形刻蚀停止层上，所述电极的厚度由 所述电极下方的所述特征的所述高度决定。
2. 根据权利要求1所述的器件，所述第一保形电介质层对所述特征的所述部分保形， 所述特征的所述部分在所述顶表面上方具有高度并且包括相对于所述顶表面在所述特征 的所述部分上方的台面；以及 所述保形刻蚀停止层和所述第二保形电介质层具有所述台面。
3. 根据权利要求1所述的器件，所述半导体衬底还包括： 源极区域； 漏极区域；以及 栅极导体，在所述半导体衬底的所述顶表面上方具有高度；以及 所述器件还包括： 金属化接触突起，延伸通过所述第一保形电介质层、所述保形刻蚀停止层和所述第二 保形电介质层，所述金属化接触突起包括： 源极接触突起，连接到所述源极区域， 漏极接触突起，连接到所述漏极区域，以及 栅极接触突起，连接到所述栅极导体。
4. 根据权利要求3所述的器件，所述电极包括： 源极电极，在所述保形刻蚀停止层上并且接触所述源极接触突起； 栅极电极，在所述保形刻蚀停止层上并且接触所述栅极接触突起；以及 漏极电极，在所述保形刻蚀停止层上并且接触所述漏极接触突起。
5. 根据权利要求1所述的器件，还包括在所述第二保形电介质层中的沟槽，所述电极 在所述沟槽中。
6. 根据权利要求1所述的器件，还包括多个保形电介质层；以及 多个保形刻蚀停止层，嵌入在所述保形电介质层中的相继的保形电介质层之间。
7. -种横向扩散金属氧化物半导体（LDMOS)，包括： 半导体衬底，包括： 浅沟槽隔离（STI)结构，在所述衬底的顶表面中； 漂移区域，相对于所述顶表面在所述STI结构下方的所述衬底中；以及 源极区域和漏极区域，在所述衬底中并且在所述STI结构的相对侧上，所述源极区域 与所述STI结构由间隙隔开； 栅极导体，相对于所述顶表面在所述STI结构和所述源极区域之间的所述间隙之上的 所述衬底之上，所述栅极导体与所述漂移区域部分地重叠， 保形电介质层，在所述衬底的所述顶表面上并且在所述栅极导体上； 保形刻蚀停止层，嵌入在所述保形电介质层内，所述保形电介质层相对于所述顶表面 在所述保形刻蚀停止层上方具有平坦化表面；以及 漂移电极，相对于所述顶表面在所述漂移区域之上的所述保形刻蚀停止层上，所述漂 移电极的横向边界在所述STI结构的横向边界内。
8. 根据权利要求7所述的LDMOS，所述保形电介质层对所述栅极导体保形并且包括相 对于所述顶表面在所述栅极导体上方的台面；以及 所述保形刻蚀停止层具有所述台面。
9. 根据权利要求7所述的LDMOS，还包括： 金属化接触突起，延伸通过所述保形电介质层和所述保形刻蚀停止层，所述金属化接 触突起包括： 源极接触突起，连接到所述源极区域， 栅极接触突起，连接到所述栅极导体，以及 漏极接触突起，连接到所述漏极区域；以及 电极导体，包括： 源极电极，在所述保形刻蚀停止层上并且接触所述源极接触突起， 栅极电极，在所述保形刻蚀停止层上并且接触所述栅极接触突起，以及 漏极电极，在所述保形刻蚀停止层上并且接触所述漏极接触突起。
10. 根据权利要求9所述的LDMOS，还包括在所述保形电介质层中的沟槽，所述电极导 体在所述沟槽中。
11. 根据权利要求7所述的LDMOS，还包括： 栅极工件，相对于所述顶表面在所述STI结构之上的所述衬底之上， 所述保形电介质层对所述栅极导体和所述栅极工件保形，并且包括相对于所述顶表面 在所述栅极导体和所述栅极工件上方的台面。
12. 根据权利要求7所述的LDMOS，还包括多个保形刻蚀停止层，嵌入在所述保形电介 质层中。
13. -种方法，包括： 提供半导体材料的衬底，所述衬底具有顶表面； 在所述衬底上形成特征，所述特征在所述衬底的所述顶表面上方具有高度； 在所述衬底的所述顶表面上并且在所述顶表面上方的所述特征上沉积第一保形电介 质层； 在所述第一保形电介质层上沉积保形刻蚀停止层； 在所述保形刻蚀停止层上沉积第二保形电介质层； 在所述第二保形电介质层上执行材料去除工艺，所述材料去除工艺相对于所述顶表面 在所述刻蚀停止层上方停止；以及 在所述第二保形电介质层中并且在所述保形刻蚀停止层上形成电极，所述电极的厚度 由所述电极下方的所述衬底上的所述特征的所述高度决定。
14. 根据权利要求13所述的方法，所述在所述衬底的所述顶表面上以及所述特征上沉 积第一保形电介质层还包括相对于所述顶表面在所述特征上方的所述第一保形电介质层 中形成台面；以及 所述保形刻蚀停止层和所述第二保形电介质层具有所述台面。
15. 根据权利要求13所述的方法，还包括： 在所述衬底中形成半传导漂移区域； 在所述衬底的所述顶表面中形成浅沟槽隔离（STI)结构，所述STI结构相对于所述顶 表面形成在所述漂移区域之上； 在所述STI结构的相对侧上的所述衬底中形成源极区域和漏极区域，所述源极区域与 所述STI结构由间隙隔开；以及 相对于所述顶表面在所述STI结构和所述源极区域之间的所述间隙之上的所述衬底 上形成栅极导体，所述栅极导体与所述漂移区域部分地重叠。
16. 根据权利要求15所述的方法，还包括： 使金属化接触突起延伸通过所述第一保形电介质层、所述保形刻蚀停止层和所述第二 保形电介质层，所述金属化接触突起包括： 源极接触突起，连接到所述源极区域， 栅极接触突起，连接到所述栅极导体，以及 漏极接触突起，连接到所述漏极区域；以及 对所述刻蚀停止层上的电极导体进行构图以形成： 源极电极，接触所述源极接触突起， 栅极电极，接触所述栅极接触突起， 漏极电极，接触所述漏极接触突起，以及 漂移电极，相对于所述顶表面在所述漂移区域之上，所述源极电极、所述栅极电极、所 述漏极电极和所述漂移电极中的每一个的厚度分别由所述源极电极、所述栅极电极、所述 漏极电极和所述漂移电极下方的结构的高度决定。
17. 根据权利要求16所述的方法，所述对电极导体进行构图包括以下之一： 使用选择性反应离子刻蚀（RIE)在所述第二保形电介质层中构图沟槽，所述选择性 RIE在所述刻蚀停止层上停止，以及 使用非选择性反应离子刻蚀在所述第二保形电介质层中构图沟槽；以及 在所述沟槽中形成电极导体。
18. 根据权利要求17所述的方法，所述在所述沟槽中形成电极导体包括使用大马士革 金属化工艺。
19. 根据权利要求15所述的方法，还包括： 相对于所述顶表面在所述STI结构之上的所述衬底上形成栅极工件， 所述第一保形电介质层对所述栅极导体和所述栅极工件保形，并且相对于所述顶表面 在所述栅极导体和所述栅极工件上方形成台面。
20. 根据权利要求13所述的方法，还包括： 在执行所述材料去除工艺之前，在所述第二保形电介质层上沉积附加的保形刻蚀停止 层；以及 在所述附加的保形刻蚀停止层上沉积附加的保形电介质层。
【文档编号】H01L29/06GK104241368SQ201410273083
【公开日】2014年12月24日 申请日期:2014年6月18日 优先权日:2013年6月18日
【发明者】S·夏尔马, 石云, A·K·斯坦珀 申请人:国际商业机器公司