制造半导体装置的方法
【专利摘要】本发明涉及制造半导体装置的方法，其中提供一种利用使用被电特性控制的氧化物半导体层而制造的电阻元件及薄膜晶体管的驱动电路、以及利用该驱动电路的半导体装置。在用作电阻元件(354)的氧化物半导体层(905)上直接接触地设置利用使用含有硅烷(SiH4)以及氨(NH3)等的氢化合物的气体的等离子体CVD法而形成的氮化硅层(910)，并且在用作薄膜晶体管(355)的氧化物半导体层(906)上隔着用作阻挡层的氧化硅层(909)地设置氮化硅层(910)。因此，对氧化物半导体层(905)引入比氧化物半导体层(906)更高浓度的氢。其结果，用作电阻元件(354)的氧化物半导体层(905)的电阻值低于用作薄膜晶体管(355)的氧化物半导体层(906)的电阻值。
【专利说明】制造半导体装置的方法
[0001] 本申请是申请日为"2009年12月23日"、申请号为"200910262579. 8"、题为"逻 辑电路及半导体装置"的分案申请。
【技术领域】
[0002] 本发明涉及一种由使用呈现半导体特性的金属氧化物形成的元件构成的驱动电 路、以及利用该驱动电路的半导体装置。其中，半导体装置指的是能够通过利用半导体特性 而动作的所有装置，因此显示装置、半导体电路以及电子设备都是半导体装置。
【背景技术】
[0003] 金属氧化物的种类繁多且用途广。氧化铟作为较普遍的材料被用于液晶显示器等 中所需要的透明电极材料。
[0004] 在金属氧化物中存在呈现半导体特性的金属氧化物。呈现半导体特性的金属氧化 物是化合物半导体的一种。化合物半导体是指2种以上的原子可以结合而形成的半导体。 通常，金属氧化物为绝缘体。但是，也存在根据金属氧化物的构成元素的组合而为半导体的 情况。
[0005] 例如，已知在金属氧化物中，氧化钨、氧化锡、氧化铟、氧化锌等呈现半导体特性。 并且，将由这种金属氧化物构成的透明半导体层用作沟道形成区的薄膜晶体管已被公开 (专利文献1至4、非专利文献1)。
[0006] 但是，已知金属氧化物不仅有一元氧化物而且还有多元氧化物。例如，属于同系物 (homologous series)的InGa03(Zn0)m(m:自然数）为公知的材料（非专利文献2至4)。
[0007] 并且，已经确认可以将上述那样的In-Ga-Zn类氧化物用于薄膜晶体管的沟道形 成区（专利文献5、非专利文献5以及6)。
[0008] 专利文献1 :日本专利公开昭60-198861号公报
[0009] 专利文献2 :日本专利公开平8-264794号公报
[0010] 专利文献3 :日本PCT国际申请翻译平11-505377号公报
[0011] 专利文献4 :日本专利公开2000-150900号公报
[0012] 专利文献5 :日本专利申请公开2004-103957号公报
[0013] 非专利文献 1 :M. W. Prins，K. 0· Grosse-Holz，G. Muller, J. F. M. Cillessen, J. B. Giesbers，R.P. Weening, and R.M. Wolf、「A ferroelectric transparent thin-film transistorJ > Appl. Phys. Lett. >17Junel996> Vol. 68p. 3650-3652
[0014] 非专利文献 2 :M. Nakamura, N. Kimizuka, and T. Mohri、「The Phase Relations in the In203-Ga2Zn04_Zn0 System at 1350°C」、J. Solid State Chem.、1991、Vol. 93, p. 298-315
[0015] 非专利文献 3 :N. Kimizuka, M. Isobe，and M. Nakamura、「Syntheses and Single-Crystal Data of Homologous Compounds, In203 (ZnO)m(m = 3, 4, and5), InGa03 (ZnO) 3, and Ga203 (Zn0)m(m = 7, 8, 9, andl6) in the In203-ZnGa204-Zn0 System」、J. Solid State Chem.、1995、Vol. 116, p. 170-178
[0016] 非专利文献4:中村真佐樹、君塚昇、毛利尚彦、磯部光正、「* ? σ力' 7相、 InFe03(Zn0)m(m:自然数）七子乃同型化合物〇合成feU結晶構造」、固体物理、1993年、 Vol. 28、No. 5、ρ· 317-327
[0017] 非专利文献 5 :Κ· Nomura, H. Ohta, K. Ueda, T. Kamiya, M. Hirano, and H. Hosono、 「Thin-film transistor fabricated in single-crystalline transparent oxide semiconductor], SCIENCE,2003, Vol. 300,p.1269-1272
[0018] 非专利文献 6 :K. Nomura, H. Ohta, A. Takagi, T. Kamiya, M. Hirano, and H. Hosono、 「Room-temperature fabrication of transparent flexible thin-film transistors using amorphous oxide semiconductors J > NATURE>2004> Vol. 432p. 488-492
【发明内容】
[0019] 正在研讨将利用呈现半导体特性的金属氧化物（以下，也称为氧化物半导体）的 薄膜晶体管应用于有源矩阵型显示装置（液晶显示器、电致发光显示器或电子纸等）。有源 矩阵型显示装置包括被配置为矩阵状的数十万至数百万的像素以及向像素输入脉冲信号 的驱动电路。
[0020] 在有源矩阵型显示装置中，薄膜晶体管被设置在各个像素中，并用作根据从驱动 电路输入的脉冲信号进行导通、截止的切换的开关元件，从而实现图像的显示。另外，薄膜 晶体管还用作构成驱动电路的元件。
[0021] 用来驱动像素部的驱动电路包括如薄膜晶体管、电容元件、电阻元件等元件。
[0022] 本发明的一个方式的目的之一在于提供一种由使用氧化物半导体制造的有源元 件及无源元件构成的驱动电路以及具有该驱动电路的半导体装置。
[0023] 本发明的一个方式包括增强型薄膜晶体管以及电阻元件。薄膜晶体管以及电阻元 件使用氧化物半导体层形成。并且，将用于薄膜晶体管的氧化物半导体层的氢浓度设定为 低于用于电阻元件的氧化物半导体层的氢浓度。由此，用于电阻元件的氧化物半导体层的 电阻值低于用于薄膜晶体管的氧化物半导体层的电阻值。
[0024] 本发明的一个方式包括使用氧化物半导体层形成的薄膜晶体管以及电阻元件，并 且在用于电阻元件的氧化物半导体层上直接接触地设置通过使用含有硅烷（SiH 4)以及氨 (NH3)等的氢化合物的气体的等离子体CVD法而形成的氮化硅层，并且在用于薄膜晶体管的 氧化物半导体层上隔着用作阻挡层的氧化硅层地设置所述氮化硅层。因此，对用于电阻元 件的氧化物半导体层中引入比用于薄膜晶体管的氧化物半导体层更高浓度的氢。其结果， 用于电阻元件的氧化物半导体层的电阻值低于用于薄膜晶体管的氧化物半导体层的电阻 值。
[0025] 即，本发明的一个方式为驱动电路，该驱动电路包括：将第一氧化物半导体层用作 电阻成分的电阻元件；将氢浓度比第一氧化物半导体层的氢浓度低的第二氧化物半导体层 用作沟道形成区的薄膜晶体管；设置在第二氧化物半导体层上的氧化硅层；以及设置在第 一氧化物半导体层以及所述氧化硅层上的氮化硅层。
[0026] 再者，本发明的一个方式采用如下结构：在用作电阻元件的电阻成分以及薄膜晶 体管的沟道形成区的氧化物半导体层与作为导电体的布线之间设置被低电阻化了的氧化 物半导体层。
[0027] S卩，本发明的一个方式为驱动电路，该驱动电路在上述结构中包括：接触于电阻元 件的一方的端子或另一方的端子以及所述第一氧化物半导体层的第三氧化物半导体层；接 触于薄膜晶体管的第一端子以及第二氧化物半导体层的第四氧化物半导体层；以及接触于 薄膜晶体管的第二端子以及第二氧化物半导体层的第五氧化物半导体层，其中第三氧化物 半导体层至第五氧化物半导体层的电阻值比第二氧化物半导体层的电阻值低。
[0028] 另外，本发明的一个方式包括使用含有高浓度的氮的氧化物半导体层形成的电阻 元件以及薄膜晶体管。另外，在薄膜晶体管上设置用作阻挡层的氧化硅层。在该阶段中，在 包含成为氢原子的供给源的物质的气氛下进行200°C至600°C的热处理，典型的是250°C至 500°C的热处理。由于氧化物半导体层中的氮可以在防止构成氧化物半导体层的原子在膜 中被填充得过密，并且可以促进氢向膜中的扩散、固溶（solid dissolution)，所以通过该 热处理，对用于电阻元件的含有高浓度的氮的氧化物半导体层中引入比用于薄膜晶体管的 氧化物半导体层更高浓度的氢。其结果，用于电阻元件的含有高浓度的氮的氧化物半导体 层的电阻值低于用于薄膜晶体管的含有高浓度的氮的氧化物半导体层的电阻值。
[0029] S卩，本发明的一个方式为驱动电路，该驱动电路包括：将含有高浓度的氮的第一氧 化物半导体层用于电阻成分的电阻元件；以及将比第一氧化物半导体层氢浓度低并含有高 浓度的氮的第二氧化物半导体层用于沟道形成区的薄膜晶体管。
[0030] 另外，含有高浓度的氮的氧化物半导体层是指氮（N)与氧（0)的比率（N/0)为 0. 05以上且0. 8以下的范围，优选为0. 1以上0. 5以下的氧化物半导体层。
[0031] 再者，本发明的一个方式采用如下结构：在用于电阻元件的含有高浓度的氮的氧 化物半导体层上直接接触地设置通过使用含有硅烷（SiH 4)以及氨（NH3)等的氢化合物的气 体的等离子体CVD法而形成的氮化硅层。
[0032] 即，本发明的一个方式为驱动电路，该驱动电路在上述结构中包括：设置在第二氧 化物半导体层上的氧化硅层；以及设置在第一氧化物半导体层以及氧化硅层上的氮化硅 层。
[0033] 另外，在本文件（说明书、权利要求书或附图等）中，"膜"是指形成在整个基板表 面上的物体，虽然其根据之后进行的光刻工序等被加工为所希望的形状，但这里指的是加 工前的状态。并且，"层"是指从"膜"通过光刻工序等加工形成为所希望的形状的物体，或 者以形成在整个基板表面为目的的物体。
[0034] 另外，在本文件（说明书、权利要求书或附图等）中，A与B连接，除了指A与B直 接连接的情况外，也指电连接的情况。这里，A与B电连接是指当A与B之间存在具有某种 电作用的对象物时，通过该对象物，A与B大致成为同一节点的情况。
[0035] 具体是指，当考虑到电路动作时A与B可以被认为是同一节点的情况，例如，通过 晶体管之类的开关元件A与B连接，而通过该开关元件的导通A与B大致成为同电位的情 况；通过电阻元件A与B连接，该电阻元件的两端所产生的电位差为不影响包括A和B的电 路的动作的程度的情况；等等。
[0036] 另外，由于薄膜晶体管的源极端子及漏极端子根据薄膜晶体管的结构或动作条件 等而改变，所以很难特定哪个端子为源极端子或漏极端子。藉此，在本文件（说明书、权利 要求书或附图等）中，将源极端子及漏极端子的一方记为第一端子，而将源极端子及漏极 端子的另一方记为第二端子来进行区分。
[0037] 根据本发明的一个方式，可以使用作电阻元件的电阻成分的氧化物半导体层的氢 浓度高于用作薄膜晶体管的沟道形成区的氧化物半导体层的氢浓度。因此，可以选择性地 降低氧化物半导体层的电阻值。由此，不需要另行进行薄膜晶体管的制造工序以及电阻元 件的制造工序，从而可以提供制造步骤得到缩减的驱动电路以及具有该驱动电路的半导体 装直。
【专利附图】
【附图说明】
[0038] 图1是示出半导体装置的一个结构例的图；
[0039] 图2是示出驱动电路的一个结构例的框图；
[0040] 图3Α和3Β是示出驱动电路的一个结构例的电路图；
[0041] 图4是示出驱动电路的时序图的一个例子的图；
[0042] 图5Α至5C是示出驱动电路的一个结构例的电路图；
[0043] 图6Α至6C是示出驱动电路的一个结构例的电路图；
[0044] 图7是示出驱动电路的一个结构例的框图；
[0045] 图8是示出驱动电路的一个结构例的布局图；
[0046] 图9是示出驱动电路的一个结构例的布局图；
[0047] 图10是示出驱动电路的一个结构例的布局图；
[0048] 图11Α至11C是示出驱动电路的一个结构例的图；
[0049] 图12Α和12Β是示出驱动电路的一个结构例的图；
[0050] 图13Α和13Β是示出驱动电路的一个结构例的图；
[0051] 图14Α和14Β是示出驱动电路的一个结构例的图；
[0052] 图15Α至15C是示出驱动电路的制造工序的一个例子的图；
[0053] 图16Α至16C是示出驱动电路的制造工序的一个例子的图；
[0054] 图17是示出驱动电路的一个结构例的图；
[0055] 图18Α至18C是示出驱动电路的制造工序的一个例子的图；
[0056] 图19Α和19Β是示出驱动电路的制造工序的一个例子的图；
[0057] 图20Α和20Β是示出驱动电路的一个结构例的电路图并且图20C是示出驱动电路 的时序图的一个例子的图；
[0058] 图21是示出半导体装置的一个结构例的图；
[0059] 图22Α和22Β是示出保护电路的一个结构例的电路图；
[0060] 图23是示出半导体装置的像素的一个结构例的电路图；
[0061] 图24Α至24C是示出半导体装置的一个结构例的图；
[0062] 图25Α和25Β是示出半导体装置的一个结构例的图；
[0063] 图26是示出半导体装置的一个结构例的图；
[0064] 图27Α至27C是示出半导体装置的一个例子的图；
[0065] 图28Α和28Β是示出半导体装置的一个例子的图。
[0066] 附图标记说明
[0067] 100 基板
[0068] 101 源极线驱动电路
[0069] 102A 栅极线驱动电路
[0070] 102B 栅极线驱动电路
[0071] 103 像素部
[0072] 104A FPC
[0073] 104B FPC
[0074] 201时钟信号用电平转移器
[0075] 202 起始脉冲用电平转移器
[0076] 203 脉冲输出电路
[0077] 204 NAND 回路
[0078] 205 缓冲器
[0079] 206 取样开关
[0080] 251 移位寄存器
[0081] 300 脉冲输出电路
[0082] 301 开关
[0083] 302 倒相电路
[0084] 303 倒相电路
[0085] 304 开关
[0086] 305 倒相电路
[0087] 331 脉冲输出电路
[0088] 332 脉冲输出电路
[0089] 350 脉冲输出电路
[0090] 351 薄膜晶体管
[0091] 352 电阻元件
[0092] 353 薄膜晶体管
[0093] 354 电阻元件
[0094] 355 薄膜晶体管
[0095] 356 薄膜晶体管
[0096] 357 电阻元件
[0097] 358 薄膜晶体管
[0098] 359 布线
[0099] 360 布线
[0100] 500 基板
[0101] 501 源极线驱动电路
[0102] 502A 栅极线驱动电路
[0103] 502B 栅极线驱动电路
[0104] 503 像素部
[0105] 504A FPC
[0106] 504B FPC
[0107] 550 保护电路
[0108] 551 保护电路
[0109] 560 薄膜晶体管
[0110] 561 薄膜晶体管
[0111] 562 薄膜晶体管
[0112] 563 薄膜晶体管
[0113] 564 薄膜晶体管
[0114] 565 薄膜晶体管
[0115] 566 薄膜晶体管
[0116] 567 薄膜晶体管
[0117] 568 电阻元件
[0118] 569 布线
[0119] 570 电阻元件
[0120] 571 电阻元件
[0121] 572 薄膜晶体管
[0122] 573 布线
[0123] 580 基板
[0124] 581 薄膜晶体管
[0125] 585 绝缘层
[0126] 587 电极层
[0127] 588 电极层
[0128] 589 球形粒子
[0129] 590a 黑色区
[0130] 590b 白色区
[0131] 594 空洞
[0132] 595 填料
[0133] 596 基板
[0134] 601 电阻元件
[0135] 602 薄膜晶体管
[0136] 603 电阻元件
[0137] 604 薄膜晶体管
[0138] 605 电阻元件
[0139] 606 薄膜晶体管
[0140] 607 电阻元件
[0141] 608 薄膜晶体管
[0142] 701 电阻元件
[0143] 702 薄膜晶体管
[0144] 703 薄膜晶体管
[0145] 730 电容元件
[0146] 731 薄膜晶体管
[0147] 721 薄膜晶体管
[0148] 751时钟信号用电平转移器
[0149] 752 起始脉冲用电平转移器
[0150] 753 脉冲输出电路
[0151] 754 NAND 回路
[0152] 755 缓冲器
[0153] 781 移位寄存器
[0154] 801 电源线
[0155] 802 电源线
[0156] 803 控制信号线
[0157] 804 控制信号线
[0158] 805 控制信号线
[0159] 806 氧化物半导体层
[0160] 807 布线层
[0161] 808 布线层
[0162] 809 接触孔
[0163] 900 基板
[0164] 901 第一布线
[0165] 902 栅极端子
[0166] 903 绝缘层
[0167] 904 接触孔
[0168] 905 氧化物半导体层
[0169] 906 氧化物半导体层
[0170] 907 布线
[0171] 908 布线
[0172] 909 氧化硅层
[0173] 910 氮化硅层
[0174] 911a 缓冲层
[0175] 911b 缓冲层
[0176] 911c 缓冲层
[0177] 91 Id 缓冲层
[0178] 91 le 缓冲层
[0179] 912 布线
[0180] 950 氧化物半導体膜
[0181] 951 氧化物半導体膜
[0182] 960 氧化物半导体层
[0183] 961 氧化物半导体层
[0184] 962 氧化物半导体层
[0185] 963 氧化物半导体层
[0186] 964 氧化物半导体层
[0187] 965 氧化物半导体层
[0188] 966 氧化物半导体层
[0189] 967 氧化物半导体层
[0190] 968 氧化物半导体层
[0191] 1001 沟道保护层
[0192] 1010a 缓冲层
[0193] 1010b 缓冲层
[0194] 1400 脉冲输出电路
[0195] 1401 倒相电路
[0196] 1402 开关
[0197] 1403 电容元件
[0198] 1411 薄膜晶体管
[0199] 1412 电阻元件
[0200] 1413 薄膜晶体管
[0201] 1414 电容元件
[0202] 1415 布线
[0203] 1416 布线
[0204] 2001 氧化物半导体层
[0205] 2002 氧化物半导体层
[0206] 4501 基板
[0207] 4502 像素部
[0208] 4503a源极线驱动电路
[0209] 4503b源极线驱动电路
[0210] 4504a栅极线驱动电路
[0211] 4504b栅极线驱动电路
[0212] 4505 密封材料
[0213] 4506 基板
[0214] 4507 填料
[0215] 4509 薄膜晶体管
[0216] 4510 薄膜晶体管
[0217] 4511 发光元件
[0218] 4512 电场发光层
[0219] 4513 电极层
[0220] 4515 连接端子电极
[0221] 4516 端子电极
[0222] 4517 电极层
[0223] 4518a FPC
[0224] 4518b FPC
[0225] 4519 各向异性导电膜
[0226] 4520 分隔壁
[0227] 6400 像素
[0228] 6401 薄膜晶体管
[0229] 6402 薄膜晶体管
[0230] 6403 发光元件
[0231] 6405 源极线
[0232] 6406 栅极线
[0233] 6407 电源线
[0234] 6408 共同电极
[0235] 7001 薄膜晶体管
[0236] 7002 发光元件
[0237] 7003 阴极
[0238] 7004 发光层
[0239] 7005 阳极
[0240] 7011 薄膜晶体管
[0241] 7012 发光元件
[0242] 7013 阴极
[0243] 7014 发光层
[0244] 7015 阳极
[0245] 7016 屏蔽层
[0246] 7017 导电层
[0247] 7021 薄膜晶体管
[0248] 7022 发光元件
[0249] 7023 阴极
[0250] 7024 发光层
[0251] 7025 阳极
[0252] 7027 导电层
[0253] 9630 框体
[0254] 9631 显示部
[0255] 9632 扬声器
[0256] 9633 操作键
[0257] 9634 连接端子
[0258] 9635 记录媒体读取部
[0259] 9640 框体
[0260] 9641 显示部
[0261] 9642 扬声器
[0262] 9643 操作键
[0263] 9644 连接端子
[0264] 9645 快门按钮
[0265] 9646 图像接收部
[0266] 9650 框体
[0267] 9651 显示部
[0268] 9652 扬声器
[0269] 9653 操作键
[0270] 9654 连接端子
[0271] 9660 框体
[0272] 9661 显示部
[0273] 9662 扬声器
[0274] 9663 操作键
[0275] 9664 连接端子
[0276] 9665 点击设备
[0277] 9666 外部连接端口
[0278] 9670 框体
[0279] 9671 显示部
[0280] 9672 扬声器
[0281] 9673 操作键
[0282] 麦克风
【具体实施方式】
[0283] 以下使用附图对所公开的发明的实施方式进行例示。但是，所公开的发明不限于 以下的实施方式，所属【技术领域】的普通技术人员可以很容易地理解一个事实，就是其方式 及详细内容可以被变换为各种各样的形式而不脱离本发明的宗旨及其范围。因此，所公开 的发明不应该被解释为仅限于本实施方式所记载的内容。在下面所例示的实施方式中，有 时在不同附图中使用相同的附图标记来表示相同的部分。
[0284] 实施方式1
[0285] 在本实施方式中，使用图1至图16对具有使用氧化物半导体制造的驱动电路的显 示装置的一个例子进行说明。具体地，作为用于驱动显示装置的像素部的驱动电路的源极 线驱动电路以及栅极线驱动电路的一个例子，对具有组合增强型薄膜晶体管和电阻元件而 形成的反相器（以下，称为ERM0S电路）的驱动电路进行说明。另外，在本实施方式中，对 将η沟道型薄膜晶体管用作构成单极性驱动电路的薄膜晶体管的例子进行说明。
[0286] 另外，显示装置是指具有发光元件或液晶元件等的显示元件的装置。显示装置 也可以包括驱动多个像素的周边驱动电路。另外，驱动多个像素的周边驱动电路与多个 像素形成在同一基板上。另外，显示装置也可以包括柔性印刷基板（Flexible Printed CirCuit:FPC)。再者，显示装置还可以包括通过柔性印刷基板（FPC)等连接并安装有1C芯 片、电阻元件、电容元件、电感器、晶体管等的印刷线路板（PWB)。再者，显示装置还可以包括 偏振片或相位差板等的光学片、照明装置、框体、声音输入输出装置、光传感器等。
[0287] 在图1中示出显示装置的整体图。在基板100上，一体形成有源极线驱动电路101、 第一栅极线驱动电路102A、第二栅极线驱动电路102B以及像素部103。在像素部103中， 由虚线框110包围的部分为一个像素。在图1所示的例子中，虽然示出第一栅极线驱动电 路102A、第二栅极线驱动电路102B作为栅极线驱动电路，也可以仅使用其中一个。另外，在 显示装置的像素中，利用薄膜晶体管进行显示元件的控制。对源极线驱动电路101、第一栅 极线驱动电路102A、第二栅极线驱动电路102B进行驱动的信号（时钟信号、起始脉冲信号 等）通过柔性印刷基板（Flexible Printed Circuit:FPC) 104A、104B从外部输入。
[0288] 用来驱动像素部的源极线驱动电路、栅极线驱动电路具有由薄膜晶体管、电容元 件、电阻元件等构成的倒相电路。当使用单极性薄膜晶体管形成倒相电路时，有组合增强 型薄膜晶体管及耗尽型薄膜晶体管而形成的电路（以下，称为EDM0S电路）、由增强型薄膜 晶体管和增强型薄膜晶体管而形成的电路（以下，称为EEM0S电路）以及ERM0S电路。另 夕卜，当η沟道型薄膜晶体管的阈值电压为正时将其定义为增强型薄膜晶体管，而当η沟道型 薄膜晶体管的阈值电压为负时将其定义为耗尽型晶体管，并且在本说明书中始终使用该定 义。
[0289] 当将阈值电压为正的增强型薄膜晶体管用于设置在像素部的薄膜晶体管时，可以 使根据对栅极端子与源极端子之间施加的电压而流过的电流小于耗尽型晶体管，从而谋求 实现低耗电量化。另外，优选使用与像素部相同的增强型薄膜晶体管作为用来驱动像素部 的驱动电路所使用的薄膜晶体管。通过使用增强型薄膜晶体管作为倒相电路的薄膜晶体 管，制造像素部以及驱动电路时的晶体管的种类为一种，所以可以减少制造工序。另外，由 于增强型晶体管使用氧化物半导体并且具有当栅极电压为-20V至20V时导通截止比为10 9 以上的电特性，所以源极端子及漏极端子间的漏电流少，从而实现低耗电量驱动。
[0290] 另外，在本文件（说明书、权利要求书或附图等）中使用的氧化物半导体形成表 示为InM0 3(Zn0)m(m>0)的薄膜，并利用该薄膜制造半导体元件。另外，Μ表示选自镓（Ga)、 铁（Fe)、镍（Ni)、锰（Μη)及钴（Co)中的一种金属元素或多种金属元素。例如，除了有包 含镓（Ga)作为Μ的情况以外，还有包含镓（Ga)和镍（Ni)、或镓（Ga)和铁（Fe)等包含镓 (Ga)以外的上述金属元素的情况。另外，在上述氧化物半导体中，除了包含作为Μ的金属 元素之外，有时还包含作为杂质元素的铁（Fe)、镍（Ni)、以及其他过渡金属元素或该过渡 金属的氧化物。此外，上述氧化物半导体所含有的钠（Na)为5X10 18atomS/cm3以下，优选 为lX1018at 〇mS/cm3以下。在本文件（说明书、权利要求书或附图等）中，也将该薄膜称为 In-Ga-Zn-Ο类非单晶膜。
[0291] 表1示出利用感应f禹合等离子体质量分析法（Inductively Coupled Plasma Mass Spectrometry :ICP-MS分析法）的典型测量例子。在使用摩尔数之比为ln203 :Ga203 :ZnO = 1:1:1的靶材（111:6&:211=1:1 :0.5)，并且压力为0.4?&，直流（0〇电源为5001，氩气体 流量为lOsccm，氧为5sccm的条件1下得到的氧化物半导体膜是Ιη6Β α94Ζηα4(ι03.31。另外， 在上述条件的基础上仅将成膜气氛条件改变为氩气体流量为4〇 SCCm，氧为Osccm的条件2 下得到的氧化物半导体膜是InGaa 95Ζηα 4103.33。
[0292] [表 1]
[0293]
【权利要求】
1. 一种用于制造半导体装置的方法，包括以下步骤： 形成氧化物半导体膜； 蚀刻所述氧化物半导体膜以形成第一氧化物半导体膜和第二氧化物半导体膜； 在所述第一氧化物半导体膜和所述第二氧化物半导体膜之上形成包括氧化硅的第一 绝缘膜； 蚀刻所述第一绝缘膜； 在所述第一绝缘膜上形成包括氮化硅的第二绝缘膜； 在形成所述第二绝缘膜的步骤之后执行热处理， 其中，所述第一绝缘膜包括重叠于所述第二氧化物半导体膜的区域， 其中，所述第一氧化物半导体膜包括不重叠于所述第一绝缘膜的区域，且 其中，所述第二绝缘膜与所述第一氧化物半导体膜相接触。
2. -种用于制造半导体装置的方法，包括以下步骤： 形成氧化物半导体膜； 蚀刻所述氧化物半导体膜以形成第一氧化物半导体膜和第二氧化物半导体膜； 在所述第一氧化物半导体膜和所述第二氧化物半导体膜之上形成包括氮化硅的绝缘 膜； 在形成所述绝缘膜的步骤之后执行热处理， 其中，所述绝缘膜包括与所述第一氧化物半导体膜相接触的区域，且 其中，所述绝缘膜不与所述第二氧化物半导体膜接触。
3. 如权利要求1或2所述的用于制造半导体装置的方法，其特征在于， 通过使用包括铟、镓、锌和氧的靶材的溅射方法来形成所述氧化物半导体膜。
4. 一种用于制造半导体装置的方法，包括以下步骤： 通过使用包括铟、镓、锌和氧的靶材的溅射方法来形成氧化物半导体膜； 在所述氧化物半导体膜的第一区域上形成包括氧化硅的第一绝缘膜； 在所述第一绝缘膜上形成包括氮化硅的第二绝缘膜，使得所述第二绝缘膜重叠于所述 氧化物半导体膜的第二区域； 其中，所述第二区域的电阻低于所述第一区域的电阻。
5. -种用于制造半导体装置的方法，包括以下步骤： 通过使用包括铟、镓、锌和氧的靶材的溅射方法来形成氧化物半导体膜； 在所述氧化物半导体膜的第一区域上形成包括氧化硅的第一绝缘膜； 在所述第一绝缘膜上形成包括氮化硅的第二绝缘膜，使得所述第二绝缘膜重叠于所述 氧化物半导体膜的第二区域， 其中，所述第二区域的氢浓度高于所述第一区域的氢浓度。
【文档编号】H01L21/336GK104064473SQ201410329040
【公开日】2014年9月24日 申请日期:2009年12月23日 优先权日:2008年12月24日
【发明者】小山润, 坂田淳一郎, 丸山哲纪, 井本裕己, 浅野裕治, 肥塚纯一 申请人:株式会社半导体能源研究所