1.一种功率器件结终端制作方法，其特征在于，包括：
在硅片的第一导电类型的外延层内形成具有重掺杂第二导电类型的主结区、具有轻掺杂第二导电类型的耗尽区和具有第一导电类型的截止环，所述耗尽区位于所述主结区与所述截止环之间，所述耗尽区与所述主结区相连通，所述耗尽区与所述截止环不连通；
在所述外延层上制备厚层氧化硅层；
对所述厚层氧化硅层进行刻蚀，至少露出部分所述主结区和部分所述截止环；
在所述刻蚀完后厚层氧化硅层上制备高阻多晶硅层，所述高阻多晶硅层与所述主结区和所述截止环相接触。
2.如权利要求1所述的方法，其特征在于，所述高阻多晶硅层与所述主结区接触的面积大于所述厚层氧化硅层与所述主结区接触的面积，所述高阻多晶硅层与所述截止环接触的面积大于所述厚层氧化硅层与所述截止环接触的面积。
3.如权利要求1所述的方法，其特征在于，所述高阻多晶硅层的阻值为大于100欧。
4.如权利要求1所述的方法，其特征在于，所述厚层氧化硅层的厚度大于10000埃。
5.如权利要求1所述的方法，其特征在于，所述在所述外延层上制备厚层氧化硅层，包括：
在高温炉管中通入氧气，在所述外延层上生长厚层氧化硅层。
6.如权利要求1所述的方法，其特征在于，所述对所述厚层氧化硅层进行刻蚀，至少露出部分所述主结区和部分所述截止环，包括：
使用光刻胶做掩膜，通过干法刻蚀，刻蚀掉位于主结区的部分厚层氧化硅层和位于截止环的部分厚层氧化硅层，至少露出部分主结区和部分截止环。
7.一种功率器件结终端，其特征在于，包括：
硅片以及位于所述硅片上的具有第一导电类型的外延层、厚层氧化硅层和高阻多晶硅层；
所述外延层内设有具有重掺杂第二导电类型的主结区、具有轻掺杂第二导电类型的耗尽区和具有第一导电类型的截止环；
所述耗尽区位于所述主结区与所述截止环之间，所述耗尽区与所述主结区相连通，所述耗尽区与所述截止环不连通；
所述厚层氧化硅层覆盖所述外延层的部分区域，露出至少部分所述主结区和部分所述截止环；
所述高阻多晶硅层覆盖所述所述厚层氧化硅层及露出的部分所述主结区和部分所述截止环。
8.如权利要求7所述的结终端，其特征在于，所述高阻多晶硅层与所述主结区接触的面积大于所述厚层氧化硅层与所述主结区接触的面积，所述高阻多晶硅层与所述截止环接触的面积大于所述厚层氧化硅层与所述截止环接触的面积。
9.如权利要求7所述的结终端，其特征在于，所述高阻多晶硅层的阻值为大于100欧。
10.如权利要求7所述的结终端，其特征在于，所述厚层氧化硅层的厚度大于10000埃。