半导体芯片封装件、系统以及制造方法与流程

本发明涉及一种半导体芯片封装件、一种包括该半导体芯片封装件的系统以及相应的制造方法。

背景技术：

随着大功率高压电子器件的不断发展，对半导体芯片封装件的要求也越来越高。而且，随着诸如无线电话等电子设备变得越来越小，要求制造出更小的半导体芯片封装件，以使它们能够包含在这些电子设备中。然而，更小的封装件通常要求更小的半导体芯片，这可能会影响内部性能并缩短爬电距离。另外，由于包含例如功率晶体管的半导体芯片封装件在工作过程中会产生大量热量，也要求改善传统半导体芯片封装件的散热性能。

例如，美国授权专利US6756658B1公开了一种具有双引线的表面安装半导体芯片封装件，其中源极和漏极之间的爬电距离较短，使得在应用于高电压产品时容易出现故障。而且，由于该半导体芯片封装件采用导线作为内部互连线，使得封装电阻/电感较高，不能承载高电流。此外，该半导体芯片封装件只使用PCB进行单侧冷却，导致散热效果不理想。

因此，亟需一种能够解决上述问题至少之一的半导体芯片封装件及其系统。

技术实现要素：

本发明通过提供如下一种半导体芯片封装件、相应的系统以及制造方法来实现上述目的至少之一。

一方面，本发明提供一种半导体芯片封装件，其特征在于，包括：

引线框架，所述引线框架包括一个芯片附着盘和布置在该芯片附着盘一侧的至少一个引线片；

至少一个半导体芯片，所述至少一个半导体芯片被布置在所述引线框架的所述芯片附着盘上；

模制材料，用于覆盖所述芯片附着盘和所述引线片的至少一部分，以形成半导体芯片封装件；

其中在半导体芯片封装件的底部设置有用于增加爬电距离的爬电凹槽，该爬电凹槽位于所述芯片附着盘和所述引线片之间的模制材料中。

另一方面，本发明还提供一种系统，该系统包括上述半导体芯片封装件，以及一个电路基板，所述半导体芯片封装件通过表面贴装的方式被安装至该电路基板。

再一方面，本发明还提供一种用于上述半导体芯片封装件的制造方法，所述制造方法包括以下步骤：

(a)获得一个引线框架，该引线框架包括一个芯片附着盘和至少一个引线片,将至少一个半导体芯片接合至引线框架的芯片附着盘；

(b)用模制材料覆盖所述引线框架的芯片附着盘和至少一个引线片的至少一部分周围,以形成半导体芯片封装件；以及

(c)在半导体芯片封装件的底部形成用于增加爬电距离的爬电凹槽，该爬电凹槽位于所述芯片附着盘和所述至少一个引线片之间的模制材料中。

本发明的这些和其它实施方案被参照附图详细描述在说明书中。在附图中，相同或相似的部件将用相同或相似的参考标记表示。另外，为清楚起见，附图中的一些部件可能没有按照比例绘制。

附图说明

下面将结合附图描述本发明的示例性实施方案，从所述描述中可清楚地理解本发明的上述和其他方面、特征和优点。在附图中：

图1示出根据本发明的一个实施方案的半导体芯片封装件的分解示意图。

图2示出根据本发明的一个实施方案的半导体芯片封装件的截面图。

图3示出根据本发明的一个实施方案的半导体芯片封装件的透视 图。

图4示出根据本发明的一个实施方案的半导体芯片封装件在封装之前的截面图。

图5示出根据本发明的一个实施方案的半导体芯片封装件在封装之前的立体图。

图6示出根据本发明的一个实施方案的引线框架的俯视图。

图7示出图6的引线框架的侧视图。

图8示出图6的引线框架的立体图。

图9示出在图6的引线框架上制作完成的半导体芯片封装件的示意图。

图10示出图9的半导体芯片封装件的立体图。

图11示出根据本发明的一个实施方案的包括半导体芯片封装件的一个系统的立体图。

图12示出图11的系统的截面图。

图13示出根据本发明的另一个实施方案的包括半导体芯片封装件的另一个系统的立体图。

图14示出图13的系统的截面图。

具体实施方式

在本公开文本中，术语“底(部)”、“顶(部)”不意在限制具体方位，而是结合附图相对于半导体芯片封装件的常规布置进行示例而言的。

一方面，本发明提供一种半导体芯片封装件，其特征在于，包括：

引线框架，所述引线框架包括一个芯片附着盘和布置在该芯片附着盘一侧的至少一个引线片；

至少一个半导体芯片，所述至少一个半导体芯片被布置在所述引线框架的所述芯片附着盘上；

模制材料，用于覆盖所述芯片附着盘和所述引线片的至少一部分，以形成半导体芯片封装件；

其中在半导体芯片封装件的底部设置有用于增加爬电距离的爬电凹槽，该爬电凹槽位于所述芯片附着盘和所述引线片之间的模制材料 中。

在一个优选实施方案中，所述至少一个引线片具有暴露在半导体芯片封装件外侧的引线端子和位于半导体芯片封装件内侧的内部末端，所述至少一个引线片的引线端子和内部末端呈阶梯状布置。

在一个优选实施方案中，所述半导体芯片封装件进一步包括至少一个连接夹片，所述至少一个连接夹片被分别电连接在所述至少一个半导体芯片和相对应的所述至少一个引线片的内部末端之间。

在一个优选实施方案中，所述爬电凹槽位于所述连接夹片与所述引线片的内部末端之间的连接部下方。

在一个优选实施方案中，所述爬电凹槽沿芯片附着盘的底表面方向的宽度大于等于1mm，和/或所述爬电凹槽沿垂直于芯片附着盘方向的深度大于等于0.5mm。

在一个优选实施方案中，其中所述芯片附着盘和所述引线端子之间的沿爬电凹槽的轮廓的爬电距离大于等于7.8mm。

在一个优选实施方案中，所述半导体芯片封装件进一步包括一个导热柱，该导热柱被布置在所述芯片附着盘上邻近所述半导体芯片，并且该导热柱的顶表面从半导体芯片封装件的顶部暴露出。

在一个优选实施方案中，其中该导热柱的侧面设置有凹部，以形成基本“工”形的截面形状。

在一个优选实施方案中，其中该导热柱由金属制成。

另一方面，本发明提供一种系统，其特征在于，包括：

一个半导体芯片封装件，该半导体芯片封装件包括：

引线框架，所述引线框架包括一个芯片附着盘和布置在该芯片附着盘一侧的至少一个引线片；

至少一个半导体芯片，所述至少一个半导体芯片被布置在所述引线框架的所述芯片附着盘上；

模制材料，用于覆盖所述芯片附着盘和所述引线片的至少一部分，以形成半导体芯片封装件；

其中在半导体芯片封装件的底部设置有用于增加爬电距离的爬电凹槽，该爬电凹槽位于所述芯片附着盘和所述引线片之间的模制材料中；以及

一个电路基板，半导体芯片封装件通过表面贴装的方式被安装至该电路基板。

在一个优选实施方案中，所述系统进一步包括一个顶部散热器，该顶部散热器被安装在半导体芯片封装件的顶表面，并且与布置在芯片附着盘上的一个导热柱直接或间接接触，所述电路基板被附接至半导体芯片封装件的底表面。

优选地，在所述系统包括上述顶部散热器的情况下，该系统还可以进一步包括一个绝缘片，该绝缘片被布置在顶部散热器和半导体芯片封装件的顶表面之间。优选地，在所述电路基板中设置有一个开口，该开口位于所述爬电凹槽的下方并且沿着爬电凹槽的长度方向延伸。

在一个优选实施方案中，所述系统进一步包括一个底部散热器，该底部散热器被安装在半导体芯片封装件的底表面，并且与芯片附着盘的底表面直接或间接接触，但并不覆盖所述爬电凹槽。

优选地，在所述系统包括上述底部散热器的情况下，半导体芯片封装件的顶表面可被安装至所述电路基板，所述电路基板与布置在芯片附着盘上的一个导热柱直接或间接接触。并且，优选地，所述系统还可以包括一个绝缘片，该绝缘片被布置在底部散热器和半导体芯片封装件的底表面之间。

再一方面，本发明提供一种用于制造上述半导体芯片封装件的方法，包括以下步骤：

(a)获得一个引线框架，该引线框架包括一个芯片附着盘和至少一个引线片,将至少一个半导体芯片接合至引线框架的芯片附着盘；

(b)用模制材料覆盖所述引线框架的芯片附着盘和至少一个引线片的至少一部分周围,以形成半导体芯片封装件；以及

(c)在半导体芯片封装件的底部形成用于增加爬电距离的爬电凹槽，该爬电凹槽位于所述芯片附着盘和所述至少一个引线片之间的模制材料中。

在一个优选实施方案中，进一步包括一个步骤(d)：将一个导热柱设置在所述芯片附着盘上邻近所述半导体芯片。

在一个优选实施方案中，进一步包括在步骤(c)之后执行一个步骤(e)：将一个散热器附接至半导体芯片封装件的顶表面或底表面。

在一个优选实施方案中，其中该制造方法适于制造SiC器件。

下面将参照附图详细描述本发明的半导体芯片封装件、包括该半导体芯片封装件的系统以及相应的制造方法的实施方案。应当理解，下面的实施方案和附图仅是举例性的，不应视为限制本发明的范围。

图1示出根据本发明的一个实施方案的半导体芯片封装件的分解示意图。

如图1中所示，该半导体芯片封装件的内部包括至少一个半导体芯片200，例如一个半导体芯片DIODE 201和一个半导体芯片FET 202；并且还包括一个引线框架，该引线框架包含一个芯片附着盘50和相对布置的至少一个引线片300。例如，该至少一个引线片可包括电气绝缘的源极引线片和栅极引线片。模制材料用于覆盖所述芯片附着盘50和所述引线片300的至少一部分，以将它们部分地封装从而形成半导体芯片封装件100。所述模制材料可以是环氧模制化合物(EMC)，例如环氧树脂。有利地，在半导体芯片封装件100的底部设置有一个爬电凹槽60，以增加在所述引线片和所述芯片附着盘之间的爬电距离，即，源-漏爬电距离。该爬电凹槽60可在半导体芯片封装件完成之后形成，位于所述芯片附着盘和所述引线片之间的模制材料中。通过设置该爬电凹槽，本发明的半导体芯片封装件能够增大源-漏之间的爬电距离，从而在应用于高电压高功率电子产品——例如大于1200V的SiC器件——时提供更好的绝缘性。

图2示出根据本发明的一个实施方案的半导体芯片封装件的截面图。图3示出根据本发明的一个实施方案的半导体芯片封装件的透视图。

结合图1，从图2和图3中可更清楚地看到，源极引线片具有暴露在半导体芯片封装件外侧的源极引线端子301和位于半导体芯片封装件内侧的内部末端303。类似地，栅极引线片也具有暴露在半导体芯片封装件外侧的栅极引线端子302以及位于半导体芯片封装件内侧的内部末端304。所述源极引线片的源极引线端子301和内部末端303呈阶梯状布置。类似地，所述栅极引线片的栅极引线端子302和其内部末端304也呈阶梯状布置。所述源极引线片的内部末端303和所述栅极引线片的内部末端304可以与安装在芯片附着盘50上的半导体芯 片201和202齐平、高于或者低于所述半导体芯片201和202。

优选地，所述半导体芯片封装件100进一步包括一个源极连接夹片401和一个栅极连接夹片402。所述源极连接夹片401被电连接在所述半导体芯片DIODE 201和相对应的源极引线片的内部末端303之间。所述栅极连接夹片402被电连接在所述半导体芯片FET 202和相对应的栅极引线片的内部末端304之间。通过使用连接夹片代替传统的导线，可实现较低的封装电阻/电感，并且能够承载高电流。

在所述源极引线片的内部末端303和所述栅极引线片的内部末端304与安装在芯片附着盘50上的半导体芯片201和202齐平的情况下，所述源极连接夹片401和所述栅极连接夹片402可以是一个水平形状的连接件(如图2所示)。在所述源极引线片的内部末端303和所述栅极引线片的内部末端304的水平位置高于或低于所述半导体芯片201和202时，所述源极连接夹片401和所述栅极连接夹片402可以相应地是一个阶梯形状的连接件。另外，所述源极引线片的内部末端303和所述栅极引线片的内部末端304的上表面可分别覆有用于源极连接夹片401和栅极连接夹片402的导电粘合剂或焊料。

优选地，所述爬电凹槽60位于所述连接夹片400与所述引线片300的内部末端之间的连接部下方，以形成紧凑的空间布置。所述爬电凹槽60沿芯片附着盘50的底表面方向的宽度W1可大于等于1mm，以使得可以沿着爬电凹槽的凹形轮廓计算爬电距离。所述爬电凹槽沿垂直于芯片附着盘方向的深度D1可以大于等于0.5mm。所述芯片附着盘和所述引线端子之间的沿爬电凹槽的轮廓的爬电距离L1(如图2中的黑线所表示的爬电路径的长度)可以大于等于7.8mm。由于爬电距离的计算方式与凹槽的形状和尺寸以及内部沉积情况有关，上述关于爬电凹槽的具体举例并不是限制性的，本领域技术人员可以根据实际应用选择合适的爬电凹槽的形状和尺寸，只要能够满足所要求的爬电距离。

图4示出根据本发明的一个实施方案的半导体芯片封装件在封装之前的截面图。图5示出根据本发明的一个实施方案的半导体芯片封装件在封装之前的立体图。

在一个优选实施方案中，所述半导体芯片封装件进一步包括一个 导热柱70，该导热柱70被布置在所述芯片附着盘上邻近所述半导体芯片，并且该导热柱70的顶表面可以从半导体芯片封装件的顶部暴露出(如图2中所示)。如图4中清楚可见，该导热柱的侧面设置有沿着其长度方向延伸的凹部，以形成基本“工”形的截面形状。这样在模制过程中，可以将该导热柱更好地锁定在模制材料中。优选地，该导热柱可以由本领域已知的导热材料(例如，铜等金属材料)制成，以将半导体芯片产生的热能更好地传导到半导体芯片封装件的外部。

图6示出根据本发明的一个实施方案的引线框架的俯视图。图7示出图6的引线框架的侧视图。图8示出图6的引线框架的立体图。

图6-8示出了初始获得的三个并列连接布置的引线框架。如图6中所示，一个引线框架包括一个芯片附着盘50和两个引线片，所述两个引线片包括呈阶梯形布置的外侧引线端子301和302以及内部末端303和304。本发明的引线框架可通过冲压形成，能够形成较厚的引线框架，从而达到更好的散热效果，并且能够在通过表面贴装方式安装至电路基板时，获得性能更加稳定的表面贴装器件(SMD)。另外，本发明的引线框架的引线片形状能够与爬电凹槽形成紧凑布置，使得在增加爬电距离的同时，也不会扩大半导体芯片封装件的尺寸，从而更好地满足相关要求。

图9示出在图6的引线框架上制作完成的半导体芯片封装件的示意图。图10示出图9的半导体芯片封装件的立体图。

图9和10中示出了已制作完成的三个并列布置的半导体芯片封装件，通过将它们切割分开并经过其他例如打磨等后续加工步骤之后，可获得如图2和3所示的一个独立的半导体芯片封装件100。

图11示出根据本发明的一个实施方案的包括半导体芯片封装件的一个系统的立体图。图12示出图11的系统的截面图。

已制作完成的半导体芯片封装件100可通过表面贴装的方式被安装至一个电路基板80，从而形成一个包括半导体芯片封装件100的电气系统。如图11和12所示，该系统可进一步包括一个顶部散热器90，该顶部散热器90被安装在半导体芯片封装件100的顶表面，并且与布置在芯片附着盘上的一个导热柱70直接或间接接触。这样，半导体芯片封装件内部的热不仅能通过底部的电路基板80传导出去，而且能通 过导热柱70传导给顶部散热器90，从而达到双面冷却(即，顶部和底部同时冷却)的效果。

另外，在所述电路基板中可设置一个开口801，该开口801位于所述爬电凹槽60的下方并且沿着爬电凹槽的长度方向延伸，以增大源极和漏极之间的空气间隙，确保可以沿着爬电凹槽的凹形轮廓计算爬电距离。优选地，在所述系统包括顶部散热器90的情况下，该系统还可以进一步包括一个绝缘片(未示出)，该绝缘片被布置在顶部散热器和半导体芯片封装件的顶表面之间。

图13示出根据本发明的另一个实施方案的包括半导体芯片封装件的另一个系统的立体图。图14示出图13的系统的截面图。

与图11和12中的系统包括一个顶部散热器不同，图13和14中示出的系统包括一个底部散热器90’，该底部散热器90’被安装在半导体芯片封装件的底表面，并且与芯片附着盘的底表面直接或间接接触，但并不覆盖所述爬电凹槽60。所述半导体芯片封装件的顶表面可被安装至一个电路基板80’，所述电路基板80’与布置在芯片附着盘上的一个导热柱70直接或间接接触。另外，如图14中所示的半导体芯片封装件中的引线片的阶梯形状与图12中所示的半导体芯片封装件中的引线片的阶梯形状相反，使得引线片的外侧引线端子能够向上延伸以安装至上方的电路基板80’。

类似地，图13和14中示出的系统也能达到双面冷却(即，顶部和底部同时冷却)的效果，并且由于底部散热器90’与漏极输出区直接接触，从而能够实现更好的散热效果。另外，该系统还可以包括一个绝缘片(未示出)，该绝缘片可被布置在底部散热器90’和半导体芯片封装件的底表面之间。

再另一方面，尽管未示出，但本发明还提供一种用于制造半导体芯片封装件的方法，该方法包括以下步骤：

(a)获得一个引线框架，该引线框架包括一个芯片附着盘和至少一个引线片,将至少一个半导体芯片接合至引线框架的芯片附着盘；

(b)用模制材料覆盖所述引线框架的芯片附着盘和至少一个引线片的至少一部分周围,以形成半导体芯片封装件；以及

(c)在半导体芯片封装件的底部形成用于增加爬电距离的爬电凹 槽，该爬电凹槽位于所述芯片附着盘和所述至少一个引线片之间的模制材料中。

优选地，上述方法还包括一个步骤(d)：将一个导热柱设置在所述芯片附着盘上邻近所述半导体芯片。该步骤(d)可在步骤(b)或(c)之前执行。

优选地，在步骤(c)之后可执行一个步骤(e)：将一个散热器附接至半导体芯片封装件的顶表面或底表面。该散热器可以是顶部散热器90或底部散热器90’。

上述制造方法可适于制造SiC器件。

应理解的是，本发明的内容并不限于以上描述的具体实施方案。在不偏离所附权利要求的精神和范围的情况下，可以对本公开内容进行多种修改和替换，例如可以对上述技术特征进行选择组合，所述多种修改和替换均应理解为落在本发明的保护范围内。