垂直存储单元的半导体元件及其制造方法与流程

本发明及其实施例，是有关于一种半导体元件及制造半导体元件的方法。

背景技术：

闪存元件(flash memory device)一般包括了排列成行及成列的存储单元阵列。每一个存储单元包括具有栅极、漏极、源极以及定义于漏极及源极之间的通道(channel)的晶体管结构。栅极对应于存储单元阵列的字线，而漏极及源极对应于存储单元阵列的位线。

半导体工业正日益朝向更小且更强大的电子元件，例如是计算元件、通信元件及存储元件发展，电子元件。为了要提升这些元件的容量，形成了包括沿基板的多个垂直层的栅极的三维存储单元阵列(three-dimensional memory cell array)，或称垂直存储单元阵列(vertical memory cell array)。

发明人已经发现到制造垂直存储单元的传统工艺及其存储器元件成品所具有的缺陷与问题。因此，基于所付出的努力、独创性与创新，这些被发现的问题已经由所开发的解决方案解决，而此些解决方案包括于如下所述的本发明以及其多种实施例之中。

技术实现要素：

本发明的实施例提供用于制造存储器元件中的制造半导体元件的方法，以及提供由此方法所形成的半导体存储器元件。

本发明提供一种制造垂直存储单元的方法，包括提供基板、形成栅极绝缘层及氮化物层的交替叠层、刻蚀一或多个通道正交于栅极绝缘层及氮化物层的交替叠层、利用包括硅的磷酸试剂进行第一氮化物移除步骤。于一些实施例中，此方法还包括第二氮化物移除步骤。

于一些实施例中，第一氮化物移除步骤包括于约140℃至约160℃下提供该试剂至栅极绝缘层及氮化物层的交替叠层。于一些实施例中，第二氮化物移除步骤包括于约140℃至约160℃下提供该试剂至栅极绝缘层及 氮化物层的交替叠层。

于一些实施例中，第一氮化物移除步骤中的试剂对氮化物层与该栅极绝缘层的刻蚀速率比为约100∶1至约60∶1。于一些实施例中，第一氮化物移除步骤包括提供该试剂至栅极绝缘层及氮化物层的交替叠层，其中试剂对氮化物层与栅极绝缘层的刻蚀速率比为约80∶1。

于一些实施例中，第二氮化物移除步骤中的试剂对氮化物层与该栅极绝缘层的刻蚀速率比为约100∶1至60∶1。于一些实施例中，第二氮化物移除步骤中的试剂包括磷酸。于一些实施例中，在第二氮化物移除步骤后可发现下层栅极绝缘层的减损。于一些实施例中，第一氮化物移除步骤包括使用试剂，其中试剂的硅浓度为约80ppm，而于一些实施例中，第二氮化物移除步骤包括使用试剂，其中试剂的硅浓度为约120ppm。

更进一步，于一些制造垂直存储单元的实施例中，进行第一氮化物移除步骤包括形成一或多个栅极绝缘层上的一或多个圆边(round edge)。于一些实施例中，一或多个栅极氧化层及氮化物层的至少一部分被移除，以形成沿着交替叠层的一或多个空隙，其中空隙宽约400埃(angstrom，)。

于一些实施例中，此方法包括于氮化物层移除之处形成多个金属栅极层。于一些实施例中，金属栅极层包括钨，而于一些实施例中，栅极绝缘层包括氧化物。

于一些实施例中，此方法包括于氮化物移除之后形成氧化物-氮化物-氧化物(oxide-nitride-oxide)层。举例而言，可在第一氮化物移除步骤之后沉积氧化物-氮化物-氧化物层，特别是可在第二氮化物移除步骤之后沉积氧化物-氮化物-氧化物层。

于一些实施例中，此方法还包括于通道之中沉积导电材料，例如是多晶硅。

本发明的另一方面是提供一种垂直存储单元，包括基板、位于基板上的栅极绝缘层及栅极层的交替叠层、正交于栅极绝缘层及栅极层的交替叠层的一或多个通道，其中栅极绝缘层具有一或多个圆边。于一些实施例中，此垂直存储单元包括了包括钨的金属栅极层。于一些实施例中，此垂直存储单元包括了包括氧化物的栅极绝缘层。

于一些实施例中，栅极绝缘层的圆边是因为在形成栅极层时将试剂使 用于存储单元中所形成。

于一些实施例中，垂直存储单元包括了包括导电材料的一或多个通道。于一些实施例中，此或此些通道中的导电材料为多晶硅。

于一些实施例中，至少一个通道的半径小于第二通道的半径。更进一步，于一些实施例中，至少一个通道具有梯度分布，使得此通道于底部的半径小于此通道于顶部的半径。

上述发明内容仅用来总结本发明的一些示例性实施例，以提供对于本发明的一些方面的基础理解。因此，应当可以理解的是，上述的示例性实施例仅是用来作为范例，而不应当以任何方式视为将本发明的范围或精神进行限缩。应当可以理解的是，本发明的范围包括了许多隐含的实施例，除了以上所总结者之外，还有一部分将会在以下的内容中进行描述。

附图说明

为了对上述本发明的概略说明进行更清楚的描述，此处配合所附附图进行说明如下，其中附图并非准确依照比例绘制：

图1A为根据本发明的实施例绘示刻蚀一或多个第一通道之后的垂直存储单元的俯视图。

图1B为根据本发明的实施例绘示刻蚀一或多个第一通道之后的垂直存储单元的剖面图。

图2A为根据本发明的实施例绘示填充一或多个第一通道之后的垂直存储单元的俯视图。

图2B为根据本发明的实施例绘示填充一或多个第一通道之后的垂直存储单元的剖面图。

图3A为根据本发明的实施例绘示刻蚀一或多个第二通道之后的垂直存储单元的俯视图。

图3B为根据本发明的实施例绘示刻蚀一或多个第二通道之后的垂直存储单元的剖面图。

图4为根据本发明的实施例绘示包括栅极绝缘层及氮化物层的交替叠层的垂直存储单元于刻蚀一或多个第二通道之后的另一种示意图。

图5为根据本发明的实施例绘示进行第一氮化物移除步骤及第二氮化物移除步骤之后的垂直存储单元的剖面图。

图6A为根据本发明的实施例绘示进行一或多次氮化物移除步骤之后的垂直存储单元的俯视图。

图6B为根据本发明的实施例绘示的垂直存储单元的剖面图。

图7为根据本发明的实施例绘示形成金属栅极层之后的垂直存储单元的剖面图。

图8A为根据本发明的实施例绘示沉积绝缘层之后的垂直存储单元的俯视图。

图8B为根据本发明的实施例绘示沉积绝缘层之后的垂直存储单元的剖面图。

图9A为根据本发明的实施例绘示形成栅极之后的垂直存储单元的俯视图。

图9B为根据本发明的实施例绘示形成栅极之后的垂直存储单元的剖面图。

图10A为根据本发明的实施例绘示栅极隔离(gate isolation)之后的垂直存储单元的俯视图。

图10B为根据本发明的实施例绘示栅极隔离之后的垂直存储单元的剖面图。

图11A为传统垂直存储单元的扫描式电子显微镜(scanning electron microscope，SEM)影像。

图11B为绘示传统垂直存储单元的字线电阻。

图12A为根据本发明的实施例所制备的垂直存储单元的扫描式电子显微镜影像。

图12B为绘示根据本发明的实施例所制备的垂直存储单元的字线电阻。

图13为根据本发明的实施例绘示硅浓度对等离子体增强氧化硅(plasma-enhanced silicon oxide，PE-OX)的关系，以及硅浓度对氮化硅刻蚀速率的关系图。

图14为根据本发明的实施例绘示试剂温度对试剂中硅饱和浓度的关系图。

图15为绘示试剂中硅浓度对试剂的氮化物/栅极绝缘层选择性的关 系图。

图16为根据本发明的实施例的垂直存储单元制备方法流程图。

【符号说明】

110、210：基板

120、220：栅极绝缘层

140、240：通道

150、250：栅极层

160：空穴

230：氮化物层

260：第一导电层

270：栅极密封层

280：第二通道

290：第二栅极绝缘层

300：栅极

310：隔离材料

320：第二导电材料

330：圆边

510、520、530、540、550、560、570、580、590、600、610、620、630、640、650：步骤

D1：尺寸

r1、r2：半径

具体实施方式

本发明的部分实施例将于后述内容中配合所附附图进行更详细的描述，其中所附附图绘示一部分的实施例，然并非绘示所有的实施例。事实上，本发明的多种实施例可以许多种不同的形式来实施，而不应当被视为是限缩在此处所提及的实施例当中；反之，提供此些实施例是使得本发明满足所适用的法律要求。

如在本说明书以及所附的权利要求当中，除非另外有明确说明，否则单数形式「一」、「该」包括了复数的情形。举例而言，「一栅极绝缘层」也包括了多个栅极绝缘层。

除非另有说明，在本说明书以及所附的权利要求中所述的成分含量、反应条件等所有的数量，都以例如「约」的术语修饰。因此，除非另有相反的说明，否则本说明书以及所附的权利要求中所述的数量参数都属于近似值，而可根据本发明的技术特征，依照所要得到的性质进行调整与变化。

当用于数值或者是质量、重量、时间、体积、浓度或百分比等数量时，此处所使用的术语「约」，在一些实施例中是指相对于所述的数值、数量的变异范围为±20％以内、在一些实施例中为±10％以内、在一些实施例中为±5％以内、在一些实施例中为±1％以内、在一些实施例中为±0.5％以内、在一些实施例中为±0.1％以内，且在这样的变化适合于进行本发明所揭露的方法的前提之下。

尽管本文中采用了具体的术语，但此些具体术语仅用于一般的和描述性的意义，而并非用于限制本发明的目的。本文所使用的所有术语，包括技术术语和科学术语，具有与本发明所属领域普通技术人员所理解的相同涵义，除非这些术语已经在本文中另外定义。更进一步理解的是，术语应解释为本发明所属领域普通技术人员所理解的涵义，例如是常用辞典中所记载的涵义。再进一步理解的是，术语应解释为与本发明或是相关技术的上下文中所具有的涵义相同的涵义，例如是常用辞典中所记载的涵义。此些常用术语将不会以理想化或过于正式的意义来解释，除非本发明明确做出如此定义。

在半导体产业当中，增加半导体元件的容量的需求日益增加。在之前，通过将半导体本身尺寸缩小化(miniaturization)，大体上已经达到提升晶体管的密度。然而，半导体尺寸缩小化的程度也有物理上的极限。因此，正日益蓬勃发展在单一元件上继续堆积更多晶体管的垂直元件，亦被称为三维元件的概念。也就是说，当传统的晶体管是由水平排列的源极、漏极及栅极所构成时，垂直存储单元将这些元件建立在垂直方向上，也就降低了每个元件在水平方向上所占的面积。然而，在传统垂直存储单元的工艺当中，可以发现形成了许多空穴(void)在栅极中。此些空穴可造成字线电阻的增加，并因此阻碍了存储单元的效率。

因此，需要一种替代的存储单元结构以及此结构的制作方法，可以降低栅极层中空穴的发生机率，并且降低字线的电阻。

根据本发明所揭露的形成栅极层的方法，例如是利用此处所定义的试剂来进行氮化物移除步骤，可以改善栅极填充(gate fll-in)、降低栅极层中空穴的形成，并改善字线的电阻。

非挥发存储器(non-volatile memory)，意思是即便在移除提供给存储器的电源供应之后，仍然能够储存信息的半导体元件。非挥发存储器包括屏蔽式只读存储器(mask read-only memory)、可编程只读存储器(programmable read-only memory)、可抹除可编程只读存储器(erasable programmable read-only memory)、电可抹除可编程只读存储器(electrically erasable programmable read-only memory)以及例如与非门(NAND)元件及或非门(NOR)元件的闪存，但不局限于此。

于一些实施例中，例如图1A及图1B所示的实施例，提供了一种于基板210上具有栅极绝缘层220及氮化物层230的交替叠层。图1A为根据本发明的实施例绘示刻蚀一或多个第一通道之后的垂直存储单元的俯视图。图1B为根据本发明的实施例绘示刻蚀一或多个第一通道之后的垂直存储单元的剖面图。亦绘示于上述附图中，于一些实施例中，存储单元包括与栅极绝缘层220及氮化物层230正交的一或多个通道240。于此些实施例中，存储单元包括了多个栅极绝缘层及多个氮化物层，其中栅极绝缘层与氮化物层是于基板上，一个在另一个之上地交替(alternating)叠层。

基板可包括元件、电路、外延层或半导体可在其上形成的任意基底材料。一般而言，基板是用来定义为于半导体元件之下的一或多层，或甚至形成半导体元件的基底层。基板可包括硅、掺杂硅、锗、硅锗、半导体化合物或其他半导体材料的其中一种或任意种的组合，但并非限制于此。

栅极绝缘层可包括任意适合的介电材料，例如氧化硅(SiO₂)、氮氧化硅(SiO_xN_y)或其任意组合。可以通过任意适合的沉积工艺来形成一或多层的栅极绝缘层，例如化学气相沉积(chemical vapor deposition，CVD)或旋涂介电处理(spin-on dielectric processing)。于一些实施例中，可于基板上形成一或多个栅极绝缘层。

氮化物层可包括任意适合的含氮材料，例如是氮化硅(Si₃N₄)。

于本发明的一些实施例中，栅极绝缘层及氮化层被指称为「交替」叠层。于此处所述的「交替」是指称形成栅极绝缘层之后接着形成氮化物层。 形成一或多个栅极绝缘层之后可接着形成一或多个氮化物层。形成一或多个氮化物层之后可接着形成一或多个栅极绝缘层。于一些实施例中，这样的交替图案可以重复数次，以形成垂直存储单元阵列。当存储单元包括了至少一次栅极绝缘层接着氮化物层交替的重复图案，此交替叠层可称为「多个」独立的交替叠层。

于一些实施例中，通道可垂直于栅极绝缘层及氮化物层的交替叠层形成。此或此些通道可通过进刻蚀栅极绝缘层及氮化物层，以形成正交于交替叠层的沟槽或通道。刻蚀进栅极绝缘层及氮化物层的交替叠层的第一组通道可称为「第一通道」。如图1A所示，第一通道具有半径r1。

于一些实施例中，可填充一或多个第一通道。于一些实施例中，可由第一导电层260及栅极密封层270填充一或多个第一通道。图2A为根据本发明的实施例绘示填充一或多个第一通道之后的垂直存储单元的俯视图。图2B为根据本发明的实施例绘示填充一或多个第一通道之后的垂直存储单元的剖面图。第一导电层可包括任意的导电材料，例如多晶硅。栅极密封层可包括任意的绝缘材料，例如氧化硅(SiO₂)、氮氧化硅(SiO_xN_y)或其任意组合。对于高宽高比(aspect ratio)的结构，一或多个第一通道可包括具有厚度梯度(thickness gradient)的第一导电层。举例而言，第一导电层可以在通道顶部的厚度大于在通道底部的厚度。换句话说，一或多个第一通道可以在通道顶部的半径大于在通道底部的半径。

于一些实施例中，可以于垂直存储单元中形成第二组通道。图3A为根据本发明的实施例绘示刻蚀一或多个第二通道之后的垂直存储单元的俯视图。图3B为根据本发明的实施例绘示刻蚀一或多个第二通道之后的垂直存储单元的剖面图。第二通道280可正交于栅极绝缘层220及氮化物层230的交替叠层刻蚀。图3A根据本发明的实施例绘示了第二通道的可能排列。第二通道具有半径r2，而半径r2大于半径r1。

图4为根据本发明的实施例绘示包括栅极绝缘层及氮化物层的交替叠层的垂直存储单元于刻蚀一或多个第二通道之后的另一种示意图。于图4所绘示的实施例中，存储单元包括基板210、栅极绝缘层220及氮化物层230。又如图4所绘示的实施例中，存储单元包括正交于栅极绝缘层220及氮化物层230的第二通道280。于此实施例中，存储单元包括多个栅极 绝缘层及多个氮化物层，而栅极绝缘层及氮化物层为一个接着一个设置于基板上。

于一些实施例中，可进行第一氮化物移除步骤以移除一部分或全部的氮化物层。于一些实施例中，进行第一氮化物移除步骤及第二氮化物移除步骤以移除介于栅极绝缘层之间的氮化物层。图5为根据本发明的实施例绘示进行第一氮化物移除步骤及第二氮化物移除步骤之后的垂直存储单元的剖面图。于图5所绘示的实施例当中，存储单元包括基板210及栅极绝缘层220。于图5中，第一氮化物移除步骤移除了一或多层栅极绝缘层的至少一部分及一或多层氮化物层的至少一部分。于一些实施例中，第一氮化物移除步骤可移除一部分或全部的氮化物层，而第一氮化物移除步骤仅移除一或多层栅极绝缘层的一部分。于图5中，第二氮化物移除步骤移除氮化物层中剩下的氮化物材料。举例而言，于一些实施例中，是可于相邻的栅极绝缘层之间形成小于约500埃、大于约100埃的空隙，例如是约400埃。于图5所绘示的实施例中，存储单元包括介于相邻的栅极绝缘层220之间的，尺寸D1的空隙。

在实际的工艺中，存储单元可具有圆边。图6A为根据本发明的实施例绘示进行一或多次氮化物移除步骤之后的垂直存储单元的俯视图，其中一或多次氮化物移除步骤造成栅极绝缘层的圆边。图6B为根据本发明的实施例绘示的垂直存储单元的剖面图。如图6B所示，一或多次氮化物移除步骤造成栅极绝缘层的圆边。于一些实施例中，第一氮化物移除步骤可通过移除一部分的栅极绝缘层来造成栅极绝缘层的圆边。于一些实施例中，可调整试剂的组成以增加栅极绝缘层的刻蚀速率，造成更圆的圆边及/或增加所造成介于相邻栅极绝缘层之间的空隙的宽度。举例而言，在第一氮化物移除步骤中使用对于栅极绝缘层刻蚀速率较高的试剂，会移除更多的栅极绝缘层而形成更圆的角以及对于随后的栅极沉积较大的工艺裕度。

于一些实施例中，第一氮化物移除步骤包括对存储单元使用试剂。于一些实施例中，用于第一氮化物移除步骤的试剂对氮化物与栅极绝缘材料的刻蚀速率比为约100∶1至约50∶1。举例而言，于一些实施例中，氮化物与栅极绝缘材料的刻蚀速率比为约90∶1至70∶1，例如是约85∶1至75∶1，可为约80∶1。

于一些实施例中，试剂可包括磷酸及硅。典型的传统试剂是包括85％的磷酸。于本发明的一些实施例中，硅的浓度可为小于约120ppm，例如是约100ppm或更少，例如是约90ppm或更少。于一些实施例中，硅的浓度为约80ppm。举例而言，于栅极绝缘层包括氧化硅的实施例中，下列的反应式说明了当提升试剂中的硅浓度时，会移除较少的氧化硅。

式一描述了利用磷酸刻蚀氮化硅的反应机制。反应物为氮化硅、磷酸及水，而产物为磷酸铵及二氧化硅。如式一所示，将磷酸或水的量增加，将会增加氮化硅的刻蚀速率。式二说明了提升硅的浓度会抑制二氧化硅分解成硅，可能从而得到了较式一为低的氮化硅刻蚀速率。

第一氮化物移除步骤可在任意适合的温度下进行，例如是约120℃至约170℃，可为约140℃至约160℃，更可为约150℃。当在这些温度下使用试剂时，会移除至少一部分的栅极绝缘层及氮化物层，以提供接下来的栅极沉积较宽的区域。举例而言，高温可加速二氧化硅的化学反应(二氧化硅会与氢反应得到水合硅与水)。通过控制溶解于试剂中的硅浓度，可以控制反应。可以达到刻蚀一定量的硅，例如是没有刻蚀硅。此外如果试剂中的硅浓度超过其饱和浓度的话，就会使氧化物再沉积(redeposit)。考虑这些因素，可以通过所揭露的试剂来控制垂直存储单元的刻蚀速率。

图13为根据本发明的实施例绘示硅浓度与等离子体增强氧化硅之间刻蚀速率的关系，以及硅浓度对氮化硅刻蚀速率的关系图。于图13所绘示的实施例中，栅极绝缘层包括氧化硅及包括氮化硅的氮化物层。于此实施例中，在提升磷酸试剂中的硅浓度时，氮化硅刻蚀速率实质上维持常数。于160℃的磷酸中，硅的饱和浓度为约120ppm。随着试剂中的硅浓度提升，二氧化硅的刻蚀速率随之下降。

图14为根据本发明的实施例绘示试剂温度对试剂中硅饱和浓度的关系图。于此实施例中，当试剂的温度(图中所示「磷酸温度」)提升时，磷酸试剂中硅的饱和浓度也随之提升。

图15为绘示试剂中硅浓度对试剂的氮化物/栅极绝缘层选择性的关 系图。于图15所绘示的实施例中，当硅的浓度提升时，氮化硅/氧化硅栅极绝缘层的选择性随之提升。于一些实施例中，可通过于试剂中加入硅添加物及/或刻蚀挡片(dummy wafer)来提升硅的浓度。通过在刻蚀中调整硅的浓度，可以控制刻蚀氮化物层相对于栅极绝缘层的刻蚀速率。

于一些实施例中，可进行第二氮化物移除步骤。于一些实施例中，试剂可包括磷酸及硅。硅的浓度可为大于约80ppm，例如是大于约90ppm，例如是约100ppm或更多，或例如是110ppm或更多。于一些实施例中，硅的浓度为约120ppm。第二氮化物移除步骤可在任意适合的温度下进行，例如是约120℃至约170℃，可为约140℃至约160℃，更可为约150℃。前述所讨论关于第一氮化物移除步骤中温度、硅浓度及刻蚀选择性的关系，也适用于第二氮化物移除步骤。

于一些实施例中，可于第二氮化物移除步骤中，移除剩下的氮化物层。一部分的氮化物层可于第一氮化物移除步骤中移除，而其他的氮化物层可于第二氮化物移除步骤中移除。可依照这些原则，进行额外的氮化物移除步骤，移除额外的氮化物及/或栅极绝缘材料。

于一些实施例中，第二氮化物移除步骤具有较高的氮化物与栅极绝缘层刻蚀速率比，使得在第二氮化物移除步骤中实质上没有栅极绝缘材料被移除。于一些实施例中，用于第二氮化物移除步骤的试剂对氮化物与栅极绝缘材料的刻蚀速率比为约100∶1至约50∶1。举例而言，于一些实施例中，氮化物与栅极绝缘材料的刻蚀速率比为约90∶1至70∶1，例如是约85∶1至75∶1，可为约80∶1。于一些实施例中，于160℃的磷酸试剂中硅浓度是设定为120ppm，使得在第二氮化物移除步骤中栅极绝缘层的耗损接近于零。若有需要，第二氮化物移除步骤中的试剂可以修改为降低氮化物与栅极绝缘层刻蚀速率比，以于栅极绝缘层中移除部分的栅极绝缘材料。优选的是，栅极绝缘材料及氮化物材料被移除，以在相邻的栅极绝缘层之间提供所期望的尺寸的空隙。如图5所示，氮化物移除步骤可修改为在相邻的栅极绝缘层之间得到尺寸D1的空隙。

如前所述，氮化物移除步骤可得到长方形的外型(例如图5所绘示)及/或圆形的外型(例如图6B所绘示)。于一些实施例中，可通过使用对于氮化物移除具有高选择性的试剂进行一步骤氮化物移除工艺得到长方 形的外型。于一些实施例中，可利用两步骤氮化物移除工艺得到圆形的外型。在二步骤氮化物移除工艺中，可以在第一步骤中使用高选择性的试剂，移除氮化物而实质上没有移除栅极绝缘层。接着第二步骤中可使用一般的试剂移除任意再沉积的硅或栅极绝缘层，并调整栅极绝缘层的外型。此些步骤也可互换以达到圆形的外型。试剂的选择性可通过修改试剂中的硅浓度及试剂的温度来控制。

图7为根据本发明的实施例绘示形成金属栅极层之后的垂直存储单元的剖面图。如图7所绘示的实施例中，存储单元包括基板210、栅极绝缘层220及栅极层250。于一些实施例中，通过移除栅极绝缘层及/或氮化物层所形成在相邻栅极绝缘层之间的空隙可用例如是金属的导电材料填充。填充这些在相邻栅极绝缘层之间的空隙形成了金属栅极。在一些实施例中，金属栅极包括钨。

如图7所示，所沉积的金属填充了在相邻栅极绝缘层之间的空隙。由于根据上述内容进行一或多次的氮化物移除步骤，金属栅极填充物就不会有空穴，而降低字线电阻。接着可进行湿式刻蚀以沿着金属栅极层移除多余的金属。如此所得到的存储单元，绘示于图7。接着，利用例如是包含多晶硅的第二导电材料，填充金属栅极层被刻蚀之处。

于一替代性实施例中，可于氮化物移除程序所得的外型上形成第二栅极绝缘层，举例而言，图8A为根据本发明的实施例绘示沉积第二栅极绝缘层之后的垂直存储单元的俯视图。图8B为根据本发明的实施例绘示沉积第二栅极绝缘层之后的垂直存储单元的剖面图。于此实施例中，第二栅极绝缘层可为氮化物-氧化物-氮化物层。如图8B所示，第二栅极绝缘层290是沿着垂直存储单元的沟槽所形成。

于一些实施例中，在沿着垂直存储单元的外型形成绝缘层之后，可于垂直存储单元中形成一或多个栅极。图9A为根据本发明的实施例绘示形成栅极之后的垂直存储单元的俯视图。图9B为根据本发明的实施例绘示形成栅极之后的垂直存储单元的剖面图。栅极300可通过沉积例如是多晶硅的任意导电材料形成。可刻蚀栅极至适合的宽度。此栅极可具有「环绕式栅极」(gate-all-around)的结构，即栅极材料在各方向上被通道区域所围绕。

于一些实施例中，在栅极形成之后，可进行栅极隔离。图10A为根据本发明的实施例绘示栅极隔离之后的垂直存储单元的俯视图。图10B图10B为根据本发明的实施例绘示栅极隔离之后的垂直存储单元的剖面图。栅极可通过形成任意介电材料来隔离，例如氧化硅、氮氧化硅或其任意组合。如图10A及图10B图10B所示，隔离材料310可沿着垂直存储单元的外型形成。第二导电材料320，例如是多晶硅，可沿着隔离材料310沉积。

形成存储单元最终形式的后续工艺，为本发明所属技术领域普通技术人员所熟知。举例而言，可进行后端工艺(back-end of line)以提供横跨存储单元之上的位线。

图11A为传统垂直存储单元的扫描式电子显微镜影像。在图11A中，显示了基板110、栅极绝缘层120及栅极层150，特别是金属栅极层。存储单元也包括沿着基板设置的通道140。如图11A所示，在传统的存储单元中，空穴160沿着介于栅极绝缘层之间的栅极层形成。此栅极填充并未完成，而在相邻的栅极绝缘层之间形成空隙。此些空隙影响了字线电阻。图11B为绘示传统垂直存储单元的字线电阻。其中x轴为片电阻(sheet resistance)Rss(单位为欧姆/平方(Ω/Sq))，y轴为累积百分比(单位为％)。此数据是通过在累积常态分布函数图上，对常态分布函数进行回归来分析。

图12A为根据本发明的实施例所制备的垂直存储单元的扫描式电子显微镜影像。于图12A中，显示了基板210、栅极绝缘层220及栅极层250，特别是金属栅极层。图12A中的存储单元亦包括通道280。图12B为绘示根据本发明的实施例所制备的垂直存储单元的字线电阻。

相对于图11A的传统元件，图12A中的栅极层没有空穴，形成了鲜明的对比。也就是说，在图12A所绘示的实施例中，栅极层完全填充于相邻的两栅极绝缘层之间而没有空穴。亦可看到，栅极层的宽度也大于传统存储单元，因而改善了字线电阻。图12B绘示了根据本发明的实施例所制备的存储单元的字线电阻的改善。其中x轴为片电阻Rss(单位为欧姆/平方)，y轴为累积百分比(单位为％)。

亦如图12A所示，栅极绝缘层220具有圆边330。相比之下，图5绘 示了具有直边的栅极绝缘层，而图6A及图6B绘示了具有圆边的栅极绝缘层。

如本文所述的任意过程、方法或技术，可用来完成本发明方法中的任一步骤。在方法中所大致描述的一些步骤可具有其他未特定说明的子步骤。此些附加步骤可被本发明所属技术领域普通技术人员所理解。

图16为根据本发明的实施例的垂直存储单元制备方法流程图。于图16所示的实施例中，此垂直存储单元制备方法包括提供基板的步骤510、形成多个栅极绝缘层及氮化物层的交替叠层的步骤520，以及刻蚀正交于多个栅极绝缘层及氮化物层的交替叠层的一或多个第一通道的步骤530。此方法另外包括了填充一或多个第一通道的步骤540及刻蚀一或多个第二通道的步骤550。

根据本发明的实施例的垂直存储单元制备方法还包括进行氮化物移除的步骤560。氮化物移除步骤可包括使用具有硅的磷酸试剂进行第一氮化物移除步骤600，以及于一些实施例中，可包括使用磷酸试剂进行第二氮化物移除步骤610。

于一些实施例中，根据本发明的实施例的垂直存储单元制备方法亦可包括于氮化物层移除之处形成栅极层的步骤570、刻蚀栅极层的步骤580、填充一或多个通道的刻蚀部分的步骤590。于本发明的一些实施例中，形成栅极层的步骤可包括沉积金属栅极层的步骤620，而在其他的一些实施例中，形成栅极层的步骤可包括沉积一氮化物-氧化物-氮化物层并接着形成多晶硅层的步骤630。填充刻蚀部分的步骤可包括形成多晶硅层的步骤640，或可包括形成隔离层及多晶硅层的步骤650。

本发明可用于制备任意的存储器元件。举例而言，本发明的方法可用于制备任意的非挥发性存储器元件，例如与非门闪存元件、或非门闪存元件或逻辑元件。其中一些实施例可能不适用于屏蔽式只读存储器元件。

在理解本发明中上述内容及所附附图所呈现的教示及所涉及的益处之后，本发明所属领域普通技术人员当可想到本文所阐述的本发明的许多修改与其它实施例。因此应当理解的是，本发明并非限于所揭露的特定实施例，且本发明的修改和其他实施例也应包含于所附的权利要求之内。而且，尽管上述内容及所附附图在文中的示例性实施例中描述了元件及/或 功效的某些示例性组合，但是应当理解，替代实施例可在不脱离所附的权利要求之内，提供元件及/或功效的不同组合。在这方面，例如是不同于上述内容所明确描述的元件及/或功效的不同组合，亦被认为是可包含于所附的权利要求之内。尽管在本文中采用了特定术语进行描述，但其仅用于一般性和描述性的意义，而并非用于限制本发明的目的。

综上所述，虽然本发明已以优选实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作各种的更改与修饰。因此，本发明的保护范围当视权利要求所界定者为准。