2015年1月5日提交的日本专利申请No.2015-000204的公开的全部内容，包括说明书、附图和摘要，以引用方式并入本文中。
技术领域
本发明涉及制造半导体装置的方法，该方法可适宜用作制造其中例如形成有相应电感器的两个半导体芯片被布置成彼此面对的半导体装置的方法。
背景技术：
作为发送被输入具有不同电势的电信号的两个电路之间的电信号的技术，存在使用光电耦合器的技术。光电耦合器具有诸如发光二极管的发光元件和诸如光电晶体管的光接收元件。光电耦合器使用发光元件将向其输入的电信号转换成光并且使用光接收元件将光返回到电信号以发送电信号。
另一方面，已经开发出将两个电感器磁耦合(电感耦合)以发送电信号的技术。
日本未经审查的专利公开No.2011-54800(专利文献1)公开了一种涉及半导体芯片的技术，在该半导体芯片中，第一半导体芯片和第二半导体芯片形成有相应的电感器并且使用电感器的电感耦合执行各个芯片之间的信号传输。专利文献2描述了在两个半导体芯片之间还可设置绝缘粘合剂层。
[相关技术文献]
[专利文献]
[专利文献1]
日本未经审查的专利公开No.2011-54800
技术实现要素：
在形成有相应电感器的两个半导体芯片被布置成彼此面对并且使用磁耦合发送电信号的半导体装置中，在各个芯片之间会出现介电击穿。因此，期望使芯片之间的击穿电压最大并且提高半导体装置的可靠性。
根据本说明书和附图中的声明，本发明的其它问题和新颖特征将变得清楚。
根据实施例，一种制造半导体装置的方法是制造其中第一半导体芯片和第二半导体芯片经由绝缘片材堆叠并且所述第一半导体芯片的第一线圈磁耦合到所述第二半导体芯片的第二线圈的半导体装置的方法。制造第一半导体芯片的过程包括以下步骤：在第一半导体衬底上，形成具有一个或多个布线层并且包括所述第一线圈的第一布线结构；在所述第一布线结构上，形成第一绝缘膜；将所述第一绝缘膜的上表面平坦化。制造所述第二半导体芯片的过程包括以下步骤：在第二半导体衬底上，形成具有一个或多个布线层并且包括所述第二线圈的第二布线结构；在所述第二布线结构上，形成第二绝缘膜；将所述第二绝缘膜的上表面平坦化。所述第一半导体芯片经由所述绝缘片材与所述第二半导体芯片堆叠，使所述第一半导体芯片的所述第一绝缘膜和所述第二半导体芯片的所述第二绝缘膜彼此面对，使得所述第一半导体芯片的第一线圈磁耦合到所述第二半导体芯片的第二线圈。
根据实施例，可提高半导体装置的可靠性。
附图说明
图1是示出实施例中的使用半导体器件的电子装置的示例的电路图；
图2是示出信号传输的示例的例示图；
图3是实施例中的半导体封装的顶视图；
图4是图3中的半导体封装的透视平面图；
图5是图3中的半导体封装的透视平面图；
图6是图3中的半导体封装的透视平面图；
图7是图3中的半导体封装的透视平面图；
图8是图3中的半导体封装的透视平面图；
图9是图3中的半导体封装的透视平面图；
图10是图3中的半导体封装的透视平面图；
图11是图3中的半导体封装在其制造过程期间的剖视图；
图12是图11之后的、半导体封装在其制造过程期间的剖视图；
图13是图12之后的、半导体封装在其制造过程期间的剖视图；
图14是图13之后的、半导体封装在其制造过程期间的剖视图；
图15是图14之后的、半导体封装在其制造过程期间的剖视图；
图16是图15之后的、半导体封装在其制造过程期间的剖视图；
图17是示出实施例中的使用半导体器件的电子系统的示例的例示图；
图18是实施例中的半导体芯片的剖视图；
图19是实施例中的半导体芯片的平面图；
图20是实施例中的半导体芯片在其制造过程期间的剖视图；
图21是图20之后的、半导体芯片在其制造过程期间的剖视图；
图22是图21之后的、半导体芯片在其制造过程期间的剖视图；
图23是图22之后的、半导体芯片在其制造过程期间的剖视图；
图24是图23之后的、半导体芯片在其制造过程期间的剖视图；
图25是图24之后的、半导体芯片在其制造过程期间的剖视图；
图26是图25之后的、半导体芯片在其制造过程期间的剖视图；
图27是图26之后的、半导体芯片在其制造过程期间的剖视图；
图28是图27之后的、半导体芯片在其制造过程期间的剖视图；
图29是图28之后的、半导体芯片在其制造过程期间的剖视图；
图30是图29之后的、半导体芯片在其制造过程期间的剖视图；
图31是图30之后的、半导体芯片在其制造过程期间的剖视图；
图32是图31之后的、半导体芯片在其制造过程期间的剖视图；
图33是图32之后的、半导体芯片在其制造过程期间的剖视图；
图34是图33之后的、半导体芯片在其制造过程期间的剖视图；
图35是图34之后的、半导体芯片在其制造过程期间的剖视图；
图36是图35之后的、半导体芯片在其制造过程期间的剖视图；
图37是以放大关系示出图9中的半导体封装的部分的部分放大剖视图；
图38是研究例中的半导体芯片的剖视图；
图39是以放大关系示出通过将研究例中的半导体芯片应用于图9中的半导体封装的半导体芯片而得到的半导体封装的部分的部分放大剖视图；
图40是图39的部分放大剖视图；
图41是另一个实施例中的半导体芯片在其制造过程期间的剖视图。
具体实施方式
在下面的实施例中，出于方便的缘故，如有必要，实施例将均是通过划分成多个部分或实施例来描述的。然而，除非另外特别清楚指出，否则这些部分或实施例决不是彼此不相关，而是其满足一定关系，使得部分或实施例中的一个是其它部分或实施例的部分或全部的修改形式、细节、补充说明等。另外，在下面的实施例中，当引用元件的数字(包括数量、数值、量、范围等)时，数字不限于特定数字，除非另外特别清楚地描述或者除非它们显然原则上限于特定数字。元件的数字等可不小于或不大于特定数字。另外，在下面的实施例中，无须说，其构成部分(包括元件、步骤等)不一定是不可缺少的，除非另外特别清楚指出或者除非认为这些组件在原则上显然是不可缺少的。同样地，如果在下面的实施例中引用构成部分的形状、位置关系等，则假设形状等包括与其基本上逼近或类似的形状等，除非另外特别清楚指出或者除非认为它们显然原则上并非这样。针对以上的数值和范围，应当同样适用。
下面，将基于附图详细描述本发明的实施例。注意的是，在用于例示实施例的所有附图中，将用相同的参考标号指示具有相同功能的构件，省略对其的重叠描述。在下面的实施例中，原则上将不重复对相同部分等的描述，除非特别必要。
在实施例中使用的附图中，为了提高图示的清晰度甚至在剖视图中也会省略阴影，而为了提高例示的清晰度甚至平面图也会带阴影。
(实施例1)
<关于电路构造>
图1是示出实施例中的使用半导体器件的电子装置(半导体器件)的示例的电路图。注意的是，在图1中，用虚线包围的部分形成在半导体芯片CP1中，用点划线包围的部分形成在半导体芯片CP2中，用双点划线包围的部分形成在半导体封装PKG中。
图1中示出的半导体装置包括其中嵌入半导体芯片(半导体器件)CP1和CP2的半导体封装(半导体装置)PKG。在半导体芯片CP1中，形成发送电流TX1和接收电路RX2。在半导体芯片CP2中，形成接收电路RX1、发送电路TX2和驱动电路DR。图1中示出的电子装置还具有控制电路CC。控制电路CC形成在设置在半导体封装PKG外部的另一个半导体芯片中。
发送电路TX1和接收电路RX1是用于将控制信号从控制电路CC发送到驱动电路DR的电路。发送电路TX2和接收电路RX2是用于将信号从驱动电路DR发送到控制电路CC的电路。控制电路CC控制或驱动驱动电路DR，而驱动电路DR驱动负荷LOD。半导体芯片CP1和CP2被嵌入半导体封装PKG中。负荷LOD设置在半导体封装PKG外部。
包括发送电路TX1和接收电路RX2的半导体芯片CP1中的电路被供应有电源电压VCC1并且通过地电压GND1接地。包括发送电路TX2和接收电路RX1的半导体芯片CP2中的电路被供应有电源电压VCC2并且通过地电压GND2接地。电源电压VCC1和VCC2可以彼此相同或者彼此不同。同样地，地电压GND1和GND2也可以彼此相同或者彼此不同。
包括磁耦合(电感耦合)线圈(电感器)CL1a和CL1b的变压器(转换器、磁耦合元件、或电磁耦合元件)TR1介于发送电路TX1和接收电路RX1之间。信号可经由变压器TR1(即，经由磁耦合线圈CL1a和CL1b)从发送电路TX1发送到接收电路RX1。这允许半导体芯片CP2中的接收电路RX1接收由半导体芯片CP1中的发送电路TX1发送的信号。因此，控制电路CC可经由发送电路TX1、变压器TR1和接收电路RX1将信号(控制信号)发送到驱动电路DR。
在变压器TR1中包括的线圈CL1a和CL1b中，线圈CL1a形成在半导体芯片CP1中并且线圈CL1b形成在半导体芯片CP2中。也就是说，变压器TR1由形成在半导体芯片CP1中的线圈CL1a和形成在半导体芯片CP2中的线圈CL1b形成。线圈CL1a和CL1b中的每个还可被视为电感器。变压器TR1还可被视为磁耦合元件。
包括磁耦合(电感耦合)线圈(电感器)CL2b和CL2a的变压器(转换器、磁耦合元件、或电磁耦合元件)TR2介于发送电路TX2和接收电路RX2之间。信号可经由变压器TR2(即，经由磁耦合线圈CL2b和CL2a)从发送电路TX2发送到接收电路RX2。这允许半导体芯片CP1中的接收电路RX2接收半导体芯片CP2中的发送电路TX2发送的信号。因此，驱动电路DR可经由发送电路TX2、变压器TR2和接收电路RX2将信号发送到控制电路CC。
在变压器TR2中包括的线圈CL2b和CL2a中，线圈CL2a形成在半导体芯片CP1中并且线圈CL2b形成在半导体芯片CP2中。也就是说，变压器TR2由形成在半导体芯片CP1中的线圈CL2a和形成在半导体芯片CP2中的线圈CL2b形成。线圈CL2b和CL2a中的每个还可被视为电感器。变压器TR2还可被视为磁耦合元件。
变压器TR1由形成在半导体芯片CP1中的线圈CL1a和形成在半导体芯片CP2中的线圈CL1b形成。线圈CL1a和CL1b不经由导体连接，而是彼此磁耦合。因此，当电流流入线圈CL1a中时，响应于电流变化，在线圈CL1b中产生感生电动势，使得感生电流流入其中。线圈CL1a是初级线圈，而线圈CL1b是次级线圈。使用线圈CL1a和CL1b，信号从发送电路TX1发送到变压器TR1的线圈CL1a(初级线圈)以允许电流流过，通过接收电路RX1感测(接收)按照电流在变压器TR1的线圈CL1b(次级线圈)中产生的感生电流(或感生电动势)。因此，可通过接收电路RX1接收与发送电路TX1发送的信号对应的信号。
变压器TR2由形成在半导体芯片CP2中的线圈CL2b和形成在半导体芯片CP1中的线圈CL2a形成。线圈CL2b和CL2a不经由导体连接，而是磁耦合。因此，当电流流入线圈CL2b中时，响应于电流变化，在线圈CL2a中产生感生电动势，使得感生电流流入其中。线圈CL2b是初级线圈，而线圈CL2a是次级线圈。使用线圈CL2b和CL2a，信号从发送电路TX发送到变压器TR2的线圈CL2a(初级线圈)以允许电流流过，通过接收电路RX2感测(接收)按照电流在变压器TR2的线圈CL2a(次级线圈)中产生的感生电流(或感生电动势)。因此，可通过接收电路RX2接收与发送电路TX2发送的信号对应的信号。
使用从发送电路TX1经由变压器TR1延伸到接收电路RX1的路径和从发送电路TX2经由变压器TR2延伸到接收电路RX2的路径，在半导体芯片CP1和CP2之间执行信号发送/接收。也就是说，通过接收电路RX1接收发送电路TX1发送的信号，通过接收电路RX2接收发送电路TX2发送的信号。这样允许在半导体芯片CP1和CP2之间执行信号发送/接收。如上所述，经由变压器TR1(即，磁耦合线圈CL1a和CL1b)执行从发送电路TX1到接收电路RX1的信号发送。另一方面，经由变压器TR2(即，磁耦合线圈CL2b和CL2a)执行从发送电路TX2到接收电路RX2的信号发送。驱动电路DR可按照从半导体芯片CP1发送到半导体芯片CP2的信号(即，从发送电路TX1经由变压器TR1发送到接收电路RX1的信号)来驱动负荷LOD。可根据预期目的使用各种负荷作为负荷LOD。例如，可使用马达、用于驱动马达的逆变器等。
半导体芯片CP1和CP2具有不同的电压电平(参考电势)。例如，半导体芯片CP1经由均随后描述的布线BW和引线LD等连接到具有以较低电压(例如，几伏至几十伏)操作或驱动的电路(例如，控制电路CC)的较低电压区域。另一方面，半导体芯片CP2经由均随后描述的布线BW和引线LD等连接到具有以高于该较低电压的电压(例如，不小于100V)操作或驱动的电路(例如，负荷LOD)的较高电压区域。然而，由于经由变压器TR1和TR2执行半导体芯片CP1和CP2之间的信号传输，因此不同电压电路之间可以进行信号传输。
在变压器TR1和TR2中的每个中，可在初级线圈和次级线圈之间产生低电势差。相反地，由于可产生大电势差，因此使用被磁耦合而非经由导体连接的初级线圈和次级线圈进行信号传输。因此，在形成变压器TR时，重要的是使线圈CL1a和CL1b之间的介电击穿电压最大，以提高半导体芯片CP1和CP2嵌入其中的半导体封装PKG或使用半导体封装PKG的电子装置的可靠性。在形成变压器TR2时，同样重要的是使线圈CL2b和CL2a之间的介电击穿电压最大，以提高半导体芯片CP1和CP2嵌入其中的半导体封装PKG或使用半导体封装PKG的电子装置的可靠性。
在图1中示出的情况下，控制电路CC被嵌入除了半导体芯片CP1和CP2外的半导体芯片中。然而，在另一个实施例中，还可以将控制电路CC嵌入半导体芯片CP1中。另外，在图1中示出的情况下，驱动电路DR嵌入半导体芯片CP2中。然而，在另一个实施例中，还可以将驱动电路DR嵌入除了半导体芯片CP1和CP2外的半导体芯片中
<关于信号传输的示例>
图2是示出信号传输的示例的例示图。
发送电路TX从输入到发送电路TX1的方波信号SG1中提取边缘部分以产生具有给定脉宽的信号SG2并且将信号SG2发送到变压器TR1的线圈CL1a(初级线圈)。当由信号SG2导致的电流流入变压器TR1的线圈CL1a(初级线圈)时，与之对应的信号SG3由于感生电动势而流入变压器TR1的线圈CL1b(次级线圈)。信号SG3在接收电路RX1中被放大并且被进一步调制成方波，使得从接收电路RX1输出方波信号SG4。因此，可从接收电路RX1输出与输入发送电路TX1的信号SG1对应的信号SG4。以此方式，信号从发送电路TX1发送到接收电路RX1。类似地，还可执行从发送电路TX2到接收电路RX2的信号传输。
在图2中，示出从发送电路到接收电路的信号传输的示例。然而，信号传输不限于此。但可按各种方式进行修改。通过经由磁耦合线圈(初级线圈和次级线圈)发送信号的方法执行信号发送是充分的。
<关于半导体封装的构造示例>
接下来，将描述本实施例中的半导体封装的构造示例。注意的是，半导体封装还可被视为半导体装置。
图3至图8是均示出本实施例中的半导体封装(半导体装置)PKG的平面图。图9和图10是均示出本实施例中的半导体封装PKG的剖视图。在图3至图8之中，图3是半导体封装PKG的顶视图(上表面侧平面图)。图4至图7是当从半导体封装PKG的上表面透视半导体封装PKG时的透视平面图。图8是当从半导体封装PKG的下表面透视半导体封装PKG时的透视平面图。在图4中，透过密封树脂部MR观察半导体封装PKG，通过双点划线示出密封树脂部MR的外形(外周)。图5对应于通过从图4中去除半导体芯片CP2和布线BW而得到的透视平面图。图6对应于通过从图5中去除绝缘片ZS而得到的透视平面图。图7对应于通过从图6中去除半导体芯片CP1而得到的透视平面图。在图8中，以与图4中相同的方式，透过密封树脂部MR观察半导体封装PKG，通过双点划线示出密封树脂部MR的外形(外周)。然而，在图8和图4中，在相反方向上观看半导体封装PKG。沿着图3和图4中的每个中的A-A线截取的剖视图基本上对应于图9。沿着图3和图4中的每个中的B-B线截取的剖视图基本上对应于图10。
图3至图10中示出的半导体封装PKG包括半导体芯片CP1和CP2。下面将具体地描述半导体封装PKG的构造。
图3至图10中示出的半导体封装PKG包括：半导体芯片CP1和CP2；管芯焊盘DP，上面安装有半导体芯片CP1；多条引线LD；绝缘片材ZS，其介于半导体芯片CP1和CP2之间；多条布线BW，其将半导体芯片CP1耦合到引线LD并且将半导体芯片CP2耦合到引线LD；密封树脂部MR，其中密封了半导体芯片CP1和CP2、管芯焊盘DP、引线LD、绝缘片材ZS和布线BW。
作为密封部的密封树脂部(密封部、密封树脂、或密封主体)由诸如例如热固性树脂材料等树脂材料制成并且还可包括填料等。通过密封树脂部MR，密封并且电磁保护半导体芯片CP1和CP2、管芯焊盘DP、绝缘片材ZS、多条引线LD和多条布线BW。密封树脂部MR与其厚度交叉的二维形状(外形)可以是例如方形(四边形)。
在用作其中形成元件的半导体芯片CP1的主表面的半导体芯片CP1的顶表面上，形成多个焊盘(焊盘电极或结合焊盘)PD1。多个焊盘PD1是半导体芯片CP1的外部耦合端子。半导体芯片CP1的焊盘PD1中的每个电耦合到形成在半导体芯片CP1中的半导体集成电路(诸如，例如，以上的发送电路TX1或以上的接收电路RX2)。
在用作其中形成元件的半导体芯片CP2的主表面的半导体芯片CP2的顶表面上，形成多个焊盘PD2。多个焊盘PD2是半导体芯片CP2的外部耦合端子。半导体芯片CP2的焊盘PD2中的每个电耦合到形成在半导体芯片CP2中的半导体集成电路(诸如，例如，以上的发送电路TX2、以上的接收电路RX1或以上的驱动电路DR)。
注意的是，在半导体芯片CP1中，其中形成焊盘PD1的主表面被称为半导体芯片CP1的顶表面并且与之相反的主表面被称为半导体芯片CP1的背表面。另外，在半导体芯片CP2中，其中形成焊盘PD2的主表面被称为半导体芯片CP2的顶表面并且与之相反的主表面被称为半导体芯片CP2的背表面。半导体芯片CP1和CP2的相应顶表面主要由随后描述的绝缘膜PA的上表面形成。
半导体芯片CP1安装(布置)在作为芯片安装部的管芯焊盘DP的上表面上，使得半导体芯片CP1的顶表面面向上并且半导体芯片CP1的背表面面对管芯焊盘DP的上表面。经由管芯结合材料(粘合剂材料)DB将半导体芯片CP1的背表面结合且固定到管芯焊盘DP的上表面。
半导体芯片CP2经由绝缘片材(绝缘粘合剂片材)ZS安装(布置)并且固定在半导体芯片CP1的顶表面，使得半导体芯片CP2的顶表面面对半导体芯片CP1的顶表面。也就是说，半导体芯片CP2安装(布置)在半导体芯片CP1的顶表面上，使得半导体芯片CP2的顶表面面对半导体芯片CP1的顶表面并且半导体芯片CP2的背表面面向上。绝缘片材ZS介于半导体芯片CP2(其顶表面)和半导体芯片CP1(其顶表面)之间。半导体芯片CP1和CP2分隔开与绝缘片材ZS的厚度对应的距离使绝缘片材ZS介于其间并且彼此电绝缘。
在平面图上，半导体芯片CP1和CP2部分彼此重叠，并且绝缘片材ZS介于半导体芯片CP2(其顶表面)和半导体芯片CP1(其顶表面)的相应重叠区域之间。也就是说，在平面图上，并非半导体芯片CP1的整个顶表面重叠半导体芯片CP2，并非半导体芯片CP2的整个顶表面重叠半导体芯片CP1。半导体芯片CP1具有在平面图上与半导体芯片CP2重叠的区域和在平面图上不与半导体芯片CP2重叠的区域。另外，半导体芯片CP2具有在平面图上与半导体芯片CP1重叠的区域和在平面图上不与半导体芯片CP1重叠的区域。注意的是，词语“在平面图上”对应于以下情况：在与半导体芯片CP1的主表面、半导体芯片CP2的主表面、或这两个主表面大体平行的平面上观察对象。
半导体芯片CP1具有多个焊盘PD1。这多个焊盘PD1布置在半导体芯片CP1的顶表面的、在平面图上不与半导体芯片CP2重叠的区域上。因此，设置在半导体芯片CP1上的多个焊盘PD1不被绝缘片材ZS覆盖。另一方面，半导体芯片CP2具有多个焊盘PD2。这多个焊盘PD2布置在半导体芯片CP2的顶表面的、在平面图上不与半导体芯片CP1重叠的区域上。因此，设置在半导体芯片CP2上的多个焊盘PD2不被绝缘片材ZS覆盖。
从另一个角度看，半导体芯片CP1的顶表面具有面对半导体芯片CP2的顶表面的区域和不面对半导体芯片CP2的顶表面的区域。设置在半导体芯片CP1的顶表面上的多个焊盘PD1布置在半导体芯片CP1的顶表面的不面对半导体芯片CP2的顶表面的区域上。另外，设置在半导体芯片CP1上的多个焊盘PD1不被绝缘片材ZS覆盖。另一方面，半导体芯片CP2的顶表面具有面对半导体芯片CP1的顶表面的区域和不面对半导体芯片CP1的顶表面的区域。设置在半导体芯片CP2的顶表面上的多个焊盘PD2布置在半导体芯片CP2的顶表面的不面对半导体芯片CP1的顶表面的区域上。另外，设置在半导体芯片CP2上的多个焊盘PD2不被绝缘片材ZS覆盖。
也就是说，半导体芯片CP1具有既不面对半导体芯片CP2又不重叠绝缘片材ZS的区域，并且在该区域(既不面对半导体芯片CP2又不重叠绝缘片材ZS的区域)上，布置多个焊盘PD1。另一方面，半导体芯片CP2具有既不面对半导体芯片CP1又不重叠绝缘片材ZS的区域，并且在该区域(既不面对半导体芯片CP1又不重叠绝缘片材ZS的区域)上，布置多个焊盘PD2。
由于半导体芯片CP1的多个焊盘PD1既不重叠(面对)半导体芯片CP2又不被绝缘片材ZS覆盖，因此布线BW可耦合到焊盘PD1。另一方面，由于半导体芯片CP2的多个焊盘PD2既不重叠(面对)半导体芯片CP1又不被绝缘片材ZS覆盖，因此布线BW可耦合到焊盘PD2。
绝缘片材ZS是由绝缘材料制成的片状(膜状)构件。绝缘片材ZS具有粘附性，并且例如DAF(管芯附接膜)可被用作绝缘片材ZS。半导体芯片CP1的顶表面结合到彼此相对设置的绝缘片材ZS的一个主表面，而半导体芯片CP2的顶表面结合到其另一个主表面。因此，绝缘片材ZS还具有将半导体芯片CP1和CP2彼此结合或固定的功能。
例如，可使用热固性树脂或热塑性树脂作为绝缘片材ZS的材料。在这些树脂中，更优选地使用热塑性树脂作为绝缘片材ZS的材料。半导体芯片CP1和CP2堆叠，使绝缘片材ZS介于其间。相比于当使用热固性树脂作为绝缘片材ZS的材料时，当使用热塑性树脂作为绝缘片材ZS的材料时，绝缘片材ZS的厚度不太可能变化而不再是其初始厚度。因此，相比于当使用热固性树脂作为绝缘片材ZS的材料时，当使用热塑性树脂作为绝缘片材ZS的材料时，更可能确保半导体芯片CP1和CP2之间的足够大介电击穿电压。
引线LD均由导体形成。优选地，引线LD由诸如铜(Cu)或铜合金的金属材料制成。引线LD中的每条包括作为引线LD位于密封树脂部MR内部的部分的内引线部和作为引线LD位于密封树脂部MR外部的部分的外引线部。引线LD的外引线部从密封树脂部MR的侧表面突出到密封树脂部MR的外部。相邻引线LD的内引线部之间的间隔被形成密封树脂部MR的材料填充。引线LD中的每条的外引线部可用作半导体封装PKG的外部耦合端子部(外部端子)。引线LD中的每条的外引线部弯曲，使得引线LD的端部附近的外引线的下表面被设置得略低于密封树脂部MR的下表面。
在另一种形式中，还不可以弯曲引线LD中的每条的外引线部。在这种情况下，允许引线LD中的每条的外引线部从密封树脂部MR的侧表面突出并且在与密封树脂部MR的上表面或下表面平行的方向上延伸。
半导体芯片CP1的顶表面上的焊盘PD1和半导体芯片CP2的顶表面上的焊盘PD2经由均作为导电耦合构件的布线BW电耦合到引线LD的相应内引线部。
在本文中假设，在半导体封装PKG的多条引线LD中，经由布线BW电耦合到半导体芯片CP1的焊盘PD1的引线LD均用参考标号LD1指明并且被称为引线LD1。还假设，在半导体封装PKG的多条引线LD中，经由布线BW与半导体芯片CP2的焊盘PD2电耦合的引线LD均用参考标号LD2指明并且被称为引线LD2。
也就是说，半导体芯片CP1的顶表面上的焊盘PD1经由布线BW电耦合到引线LD1的相应内引线部，而半导体芯片CP2的顶表面上的焊盘PD2经由布线BW电耦合到引线LD2的相应内引线部。简言之，一端耦合到半导体芯片CP1的顶表面上的单个焊盘PD1的布线BW的另一端耦合到引线LD1的内引线部的相应上表面。另外，一端耦合到半导体芯片CP2的顶表面上的单个焊盘PD2的布线BW的另一端耦合到引线LD2的内引线部的相应下表面。
注意的是，经由布线BW耦合到半导体芯片CP1的焊盘PD1的引线LD1不同于经由布线BW耦合到半导体芯片CP2的焊盘PD2的引线LD2。半导体芯片CP1的焊盘PD1不经由布线BW耦合到半导体芯片CP2的焊盘PD2。因此，半导体芯片CP1的焊盘PD1不经由导体耦合到半导体芯片CP2的焊盘PD2。
在形成密封树脂部MR的二维形状的矩形(四边形)中，多条引线LD1和多条引线LD2沿着彼此相反的侧面(侧表面)布置。
布线(结合引线)BW是导电耦合构件(用于耦合的构件)。更具体地，布线BW是导线并且由诸如例如金(Au)线或铜(Cu)线的金属细线制成。布线BW被密封在密封树脂部MR中并且不从密封树脂部MR暴露。
如上所述，半导体芯片CP1和CP2被布置成彼此面对，且使绝缘片材ZS介于其中，使得半导体芯片CP1和CP2相应的顶表面彼此面对。在半导体芯片CP1中，形成上述的线圈CL1a和CL2a，而在半导体芯片CP2中，形成上述的线圈CL1b和CL2b。在平面图上，形成在半导体芯片CP1中的线圈CL1a和形成在半导体芯片CP2中的线圈CL1b彼此重叠。在平面图上，形成在半导体芯片CP1中的线圈CL2a和形成在半导体芯片CP2中的线圈CL2b彼此重叠。也就是说，半导体芯片CP1和CP2被布置成经由绝缘片材ZS彼此面对，使得形成在半导体芯片CP1中的线圈CL1a和形成在半导体芯片CP2中的线圈CL1b彼此面对并且形成在半导体芯片CP1中的线圈CL2a和形成在半导体芯片CP2中的线圈CL2b彼此面对。
形成在半导体芯片CP1中的线圈CL1a和形成在半导体芯片CP2中的线圈CL1b磁耦合(电感耦合)，以形成以上的变压器TR1。形成在半导体芯片CP1中的线圈CL2a和形成在半导体芯片CP2中的线圈CL2b磁耦合(电感耦合)，以形成以上的变压器TR2。
包括在半导体芯片CP1中的绝缘膜(对应于随后描述的绝缘膜PA)、包括在半导体芯片CP2中的绝缘膜(对应于随后描述的绝缘膜PA)和绝缘片材ZS介于半导体芯片CP1中的线圈CL1a和半导体芯片CP2中的线圈CL1b之间。另外，包括在半导体芯片CP1中的绝缘膜(对应于随后描述的绝缘膜PA)、包括在半导体芯片CP2中的绝缘膜(对应于随后描述的绝缘膜PA)和绝缘片材ZS介于半导体芯片CP1中的线圈CL2a和半导体芯片CP2中的线圈CL2b之间。因此，半导体芯片CP1中的线圈CL1a和半导体芯片CP2中的线圈CL1b不经由导体连接。另外，半导体芯片CP1中的线圈CL2a和半导体芯片CP2中的线圈CL2b不经由导体连接。
只经由变压器TR1和TR2执行半导体芯片CP1和CP2之间的电信号传输。也就是说，只有从通过经由半导体芯片CP1中的线圈CL1a(初级线圈)和半导体芯片CP2中的线圈CL1b(次级线圈)进行的电磁感应在半导体芯片CP1中形成的电路(诸如，以上的发送电路TX1)发送的信号被发送到半导体芯片CP2(以上的接收电路RX1)。另外，只有从通过经由半导体芯片CP2中的线圈CL2a(初级线圈)和半导体芯片CP1中的线圈CL2b(次级线圈)进行的电磁感应在半导体芯片CP2中形成的电路(诸如，以上的发送电路TX2)发送的信号被发送到半导体芯片CP1(以上的接收电路RX2)。
<关于半导体封装的制造过程>
接下来，参照图11至图16，将描述半导体封装PKG的制造过程的示例。图11是半导体封装PKG在其制造过程期间的剖视图并且示出对应于上述图9的剖视图。
例如，可如下地制造半导体封装PKG。
也就是说，首先，如图11中所示，设置(制备)管芯焊盘DP和多条引线LD连接到框架的引线框架。另外，设置(制备)半导体芯片CP1和CP2。随后，将更详细地描述半导体芯片CP1和CP2的制造过程(设置过程)。
接下来，如图12中所示，执行管芯结合步骤，以经由管芯结合材料(粘合剂材料)DB将半导体芯片CP1安装在引线框架的管芯焊盘DP上并且将半导体芯片CP1接合到管芯焊盘DP。此时，半导体芯片CP1的背表面通过管芯结合材料DB结合到管芯焊盘DP的上表面，使得半导体芯片CP1的背表面面对管芯焊盘DP的上表面。这样实现了半导体芯片CP安装在作为芯片安装部的管芯焊盘DP上并且被固定到管芯焊盘DP。
接下来，如图13中所示，经由绝缘片材ZS将半导体芯片CP2安装在半导体芯片CP1的顶表面上并且固定到半导体芯片CP1的顶表面，使得半导体芯片CP2的顶表面面对半导体芯片CP1的顶表面。这样实现了半导体芯片CP1和CP2经由绝缘片材ZS堆叠，半导体芯片CP1中的线圈(CL1a和CL2a)和半导体芯片CP2中的线圈(CL1b和CL2b)彼此磁耦合。此时，适宜将绝缘片材ZS粘在半导体芯片CP1的顶表面，然后将半导体芯片CP2安装在绝缘片材ZS上或者将绝缘片材ZS粘在半导体芯片CP2的顶表面，然后将绝缘片材ZS的相对表面(与已经粘有半导体芯片CP1的表面相对的表面)粘在半导体芯片CP1的顶表面。
之前已经描述了以下情况：半导体芯片CP1经由管芯结合材料DB安装在引线框架的管芯焊盘DP上，随后半导体芯片CP2经由绝缘片材ZS安装在管芯焊盘DP上安装的半导体芯片CP1上。在另一个实施例中，还可以将半导体芯片CP1和CP2经由绝缘片材ZS彼此粘着使其相应顶表面彼此面对，然后将经由绝缘片材ZS粘到半导体芯片CP2的半导体芯片CP1的背表面经由管芯结合材料DB接合到引线框架的管芯焊盘DP。
图13中的过程步骤可被视为经由绝缘片材ZS将半导体芯片CP1和CP2堆叠的步骤。在图13中的步骤中，半导体芯片CP1和CP2经由绝缘片材ZS堆叠，使得半导体芯片CP1中的线圈(CL1a和CL2a)通过彼此面对的随后描述的半导体芯片CP1和CP2的相应绝缘膜PA磁耦合到半导体芯片CP2中的线圈(CL1b和CL2b)。
接下来，如图14中所示，执行引线结合步骤，以用多条引线(导电耦合构件)BW将半导体芯片CP1和CP2的多个焊盘PD1和PD2耦合到多条引线LD。此时，适宜地例如将半导体芯片CP1的顶表面上的多个焊盘PD1经由多条布线BW耦合到多条引线LD1，然后翻转引线框架，并且将半导体芯片CP2的顶表面上的多个焊盘PD2经由多条布线BW耦合到多条引线LD2。另选地，还可以颠倒通过首先经由多条引线BW将半导体芯片CP2的顶表面上的多个焊盘PD2耦合到多条引线LD2并且随后经由多条引线BW将半导体芯片CP1的顶表面上的多个焊盘PD1耦合到多条引线LD1对半导体芯片CP1和CP2执行引线结合的次序。通过执行引线结合步骤，半导体芯片CP1的多个焊盘PD1经由多条引线BW电耦合到多条引线LD1，半导体芯片CP2的多个焊盘PD2经由其它多条引线BW电耦合到多条引线LD2。
接下来，如图15中所示，执行树脂密封步骤，以形成密封半导体芯片CP1和CP2、管芯焊盘DP、绝缘片材ZS、多条引线LD和多条引线BW的密封树脂部MR。
接下来，从引线框架的框架中切除具有密封在密封树脂部MR中的相应内引线部的多条引线LD。然后，如图16中所示，多条引线LD的外引线部经受弯曲。以此方式，可制造半导体封装PKG。还可存在不执行弯曲引线LD的情况。引线LD中的每条具有至少从密封树脂部MR暴露的用作半导体封装PKG的外部端子的一部分。
注意的是，之前已经描述了半导体芯片CP1安装在半导体封装PKG中的管芯焊盘DP上的情况。然而，在另一种形式中，在半导体封装PKG中还可以将半导体芯片CP1和CP2彼此交换。在该情况下，半导体芯片CP2安装在管芯焊盘DP上。
另外，之前已经描述了举例来说半导体封装PKG的封装形式是SOP(小外形封装)的情况。然而，半导体封装PKG还可应用于除了SOP外的封装形式。
在任一种情况下，半导体封装的制造过程包括设置半导体芯片CP1的步骤、设置半导体芯片CP2并且经由绝缘片材ZS堆叠半导体芯片CP1和CP2的步骤。
这里，将描述其中安装有半导体封装PKG的产品的应用示例。产品的应用示例包括汽车或诸如洗衣机、开关电源、照明控制器、太阳能发电控制器、移动电话和移动通信装置的家用电器的马达控制单元。
例如，在汽车应用中，半导体芯片CP1是被供应低电源电压的低压芯片。此时供应的电压是例如大约5V。另一方面，将被驱动电路DR驱动的对象(诸如，随后描述的逆变器INV)的电源电压是例如600V至1000V或更高的高压。更高电压有可能会从待驱动对象(诸如，随后描述的逆变器INV)供应到半导体芯片CP2。
<关于使用半导体装置的电子系统>
接下来，将描述使用本实施例中的半导体封装(半导体装置)PKG的电子系统(电子装置)的示例。图17是使用本实施例中的半导体封装PKG的电子系统(电子装置)的示例的例示图(电路框图)，在本文中，电子系统是电动汽车系统。
图17中示出的电子系统(在本文中，电动汽车系统)具有诸如马达MOT、逆变器(逆变器电路)INV、电源BAT和控制单元(控制电路或控制器)CTC的负荷。例如，可使用三相马达等作为马达MOT。三相马达被构造成以不同相位的三相电压进行驱动。以上的半导体封装PKG耦合在控制单元CTC和逆变器INV之间。
在图17中的电子系统(在本文中，电动汽车系统)中，电源BAT经由继电器RY和转换器(升压转换器)CNV耦合到逆变器INV，使得电源BAT的电压(电力)被供应到逆变器INV。由于转换器CNV介于电源BAT和逆变器INV之间，因此电源BAT的电压(DC电压)在转换器CNV中被转换(升压)成适于驱动马达的电压，然后被供应到逆变器INV。继电器RY介于电源BAT和转换器CNV之间。使用继电器RY，可以在电源BAT和转换器CNV之间在耦合状态和非耦合状态之间进行切换。
马达MOT耦合到逆变器INV。从电源BAT经由转换器CNV供应到逆变器INV的DC电压(DC电力)在转换器INV中被转换成AC电压(AC电力)并且被供应到马达MOT。以从逆变器INV供应到AC电压(AC电力)驱动马达MOT。
马达MOT可旋转(驱动)汽车的轮胎(车轮)等。
例如，在混合型汽车的情况下，马达MOT的输出轴和发动机ENG的输出轴彼此以配马达制BK组合并且其扭矩被传递到轴SJ。轴SJ经由差动器DF与主动轮DTR关联地操作。在诸如需要大驱动力的情况下，与发动机ENG相结合地驱动马达MOT。其输出扭曲以配马达制BK进行组合并且经由轴SJ传递到主动轮DTR，以能够驱动主动轮DTR。在诸如所需的驱动力不那么大的情况下(例如，当汽车以给定速度运行时)，可以停止发动机ENG并且只用马达MOT驱动主动轮DTR。在混合型汽车的情况下，除了马达MOT之外，还需要发动机ENG。然而，在不发动机的电动汽车的情况下，可省去发动机ENG。
控制单元CTC经由半导体封装PKG耦合到逆变器INV，以允许控制单元CTC控制逆变器INV。也就是说，DC电压(DC电力)被从电源BAT供应到逆变器INV并且被受控制单元CTC控制的逆变器INV转换成AC电压(AC电力)，该AC电压(AC电力)被供应到马达MOT，以能够驱动马达MOT。控制单元CTC包括例如ECU(电子控制单元)并且具有诸如MCU(微控制器单元)的嵌入式控制半导体芯片。继电器RY和转换器CNV还可受控制单元CTC控制。
然而，控制单元CTC和逆变器INV不直接在其间进行执行信号传输。以上的半导体封装PKG介于控制单元CTC和逆变器INV之间。也就是说，经由半导体封装PKG执行控制单元CTC和逆变器INV之间的信号传输。在图17中的电子系统(电动汽车系统)中，上述图1中的以上控制电路CC对应于图17中的控制单元CTC，上述图1中的以上负荷LOD对应于图17中的逆变器INV。半导体封装PKG的以上引线LD1耦合到控制单元CTC，半导体封装PKG的以上引线LD2耦合到逆变器INV。当上述图1中的以上驱动电路DR被嵌入半导体封装PKG外部的半导体芯片中时，遵循着半导体芯片(嵌入有驱动电路DR的半导体芯片)介于半导体封装PKG和图17中的逆变器INV之间。响应于经由以上发送电路TX1、以上变压器TR1和以上接收电路RX1从控制单元CTC发送到驱动电路DR的信号(控制信号)，驱动电路DR输出用于控制或驱动逆变器INV的信号(控制信号或驱动信号)并且信号(控制信号或驱动信号)被输入到逆变器INV。控制单元CTC可经由半导体封装PKG控制逆变器INV。
逆变器INV具有功率半导体元件(功率晶体管)。功率半导体元件的示例包括IGBT(绝缘栅型双极性晶体管)等。例如，在马达MOT是三相马达的情况下，逆变器INV具有对应于三个相位的六个IGBT。信号(控制信号或驱动信号)从驱动电路DR输入到逆变器INV的功率半导体元件中的每个。在逆变器INV的功率半导体元件是IGBT的情况下，来自驱动电路DR的信号(控制信号或驱动信号)被输入到IGBT中的每个的栅极。控制单元CTC经由半导体封装PKG控制逆变器INV的功率半导体元件(例如，IGBT)，因此可控制逆变器INV。
通过使用控制单元CTC控制流入逆变器INV的功率半导体元件(诸如，IGBT)的电流，驱动(旋转)马达MOT。也就是说，通过使用控制单元CTC控制流入逆变器INV的功率半导体元件(诸如，IGBT)的导通/截止，可驱动马达MOT。
如上所述，半导体封装PKG其中嵌入有以上的半导体芯片CP1和CP2，但半导体芯片CP1和CP2具有不同的电压电平(参考电势)。例如，为了驱动或控制逆变器INV，驱动电路DR耦合到逆变器INV，半导体芯片CP的参考电势(电压电平)可上升至与待驱动的逆变器INV的电源电压VCC基本上相等的电压。电源电压VCC相当高(例如，是大约几百伏至大约几千伏)。对于驱动电路DR被嵌入除了半导体芯片CP2外的半导体芯片中的情况，也同样适用。这样产生了半导体芯片CP1和CP2之间的大电压电平(参考电势)差。也就是说，可从逆变器INV向半导体芯片CP2供应比供应到半导体芯片CP1的电源电压(例如，大约几伏至几十伏)高的电压(例如，大约几百伏至几千伏)。
然而，如上所述，在半导体芯片CP1和CP2之间传输的电是通过电磁感应从半导体芯片CP1中的初级线圈(CL1a)传输到半导体芯片CP2中的次级线圈(CL1b)的信号，或者是通过电磁感应从半导体芯片CP2中的初级线圈(CL2b)传输到半导体芯片CP1中的次级线圈(CL2a)的信号。因此，即使当半导体芯片CP1和CP2相应的电压电平(参考电势)不同，也可以正确地防止半导体芯片CP2的电压电平(参考电势)输入到半导体芯片CP1或者防止半导体芯片CP1的电压电平(参考电势)输入到半导体芯片CP2。也就是说，即使当半导体芯片CP2的参考电势(电压电平)上升至与待驱动逆变器INV的电源电压VCC(例如，几百伏至几千伏)基本上相等的电压时，也可以正确地防止半导体芯片CP2的参考电势输入到半导体芯片CP1。因此，可以正确地在具有不同电压电平(参考电势)的半导体芯片CP1和CP2之间传输电信号。
在电动汽车系统中，当重复环境温度的升高和降低时，必须防止绝缘片材ZS由于热应力而剥离半导体芯片(CP1或CP2)。例如，在与质量基准AEC-Q100进行的环境温度测试中，需要电动汽车系统在温度循环测试中在-65℃至150℃下具有500次循环或更多次循环的耐久性。在本实施例中，即使在这种环境下，可以防止绝缘片材ZS剥离半导体芯片(CP1或CP2)。
还可以增强半导体芯片CP1和CP2的可靠性。因此，还可以提高半导体封装PKG的可靠性。因此，还可以提高使用半导体封装PKG的电子装置的可靠性。
由于使用磁耦合线圈执行半导体芯片之间的信号传输，因此可减小半导体封装PKG的大小。
在电源电压VCC增大的情况下，因此必须增大半导体封装PKG的击穿电压，即，半导体封装PKG中的半导体芯片CP1和CP2之间的击穿电压。相比之下，在本实施例中，如随后将描述的，可以提高半导体封装PKG中的半导体芯片CP1和CP2之间的击穿电压，因此提高半导体封装PKG的击穿电压。由于半导体封装PKG的击穿电压(半导体芯片CP1和CP2之间的击穿电压)已经连续提高，因此被转换器CNV转换(升压)并且供应到逆变器INV的电源电压VCC可增大。通过因此增大供应到逆变器INV的电源电压VCC，允许流入马达MOT的电流可增大并且马达MOT的速度(旋转速度)可提高。
<关于半导体芯片的结构>
图18是示意性示出本实施例中的半导体芯片(半导体器件)CP的剖视结构的剖视图。图19是本实施例中的半导体芯片(半导体器件)CP的平面图。图19示出半导体芯片CP中的最上面的布线层的金属图案(本文中，第四布线层)。这里，最上面的布线层的金属图案(本文中，第四布线层)由随后描述的导电膜CD形成。
图18和图19中示出的半导体芯片CP对应于以上半导体芯片CP1或CP2。也就是说，图18和图19中示出的半导体芯片CP的构造可应用于以上半导体芯片CP1和CP2中的任一个。
通过使用由单晶硅等制成的半导体衬底SB，形成本实施例中的半导体芯片CP。
如图18中所示，在本实施例中的由单晶硅等制成并且包括在半导体芯片(半导体器件)CP中的半导体衬底SB中，形成诸如MISFET(金属绝缘体半导体场效应晶体管)的半导体元件。
例如，在半导体衬底SB1中，形成p型阱PW和n型阱NW。在p型阱PW上，经由栅极绝缘膜GF形成用于n沟道MISFET的栅极G1，而在n型阱NW上，经由栅极绝缘膜GF形成用于p沟道MISFET的栅极G2。栅极绝缘膜GF均由例如二氧化硅膜等制成。栅极G1和G2均由例如其中引入杂质的多晶硅膜(掺杂的多晶硅膜)等制成。
在半导体衬底SB的p型阱PW中，形成n沟道MISFET的源/漏n型半导体区NS，而在半导体衬底SB的n型阱NW中，形成p沟道MISFET的源/漏p型半导体区PS。栅极G1、栅极G1下的栅极绝缘膜GF和栅极G1两侧的n型半导体区NS(源/漏区)形成n沟道MISFETQn。另一方面，栅极G2、栅极G2下的栅极绝缘膜GF和栅极G2两侧的n型半导体区PS(源/漏区)形成p沟道MISFETQp。n型半导体区NS中的每个还可具有LDD(轻掺杂漏)结构。在这种情况下，在栅极G1的侧壁上，形成也被称为侧壁分隔物的侧壁绝缘膜。同样地，p型半导体区PS中的每个还可具有LDD结构。在这种情况下，在栅极G2的侧壁上，形成也被称为侧壁分隔物的侧壁绝缘膜。
注意的是，作为半导体衬底SB中形成的半导体元件的示例，以上描述了MISFET。然而，还可以另外地形成电容器元件、电阻器元件、存储器元件、具有其它构造的晶体管等。当半导体芯片CP是以上的半导体芯片CP1时，形成在半导体衬底SB中的半导体元件形成以上均描述的发送电路TX1和接收电路RX2。当半导体芯片CP是以上的半导体芯片CP2时，形成在半导体衬底SB中的半导体元件形成以上均描述的发送电路TX2、接收电路RX1和驱动电路DR。
作为半导体衬底SB的示例，以上描述了单晶硅衬底。在另一种形式中，还可使用SOI(绝缘体上硅)衬底等作为半导体衬底SB。
在半导体衬底SB上，形成包括一个或多个布线层的布线结构。优选地，多层布线结构由多个层间绝缘膜和多个布线层形成。
也就是说，在半导体衬底SB上，形成多个层间绝缘膜IL1、IL2、IL3和IL4，并且在多个层间绝缘膜IL1、IL2、IL3和IL4中，形成栓塞V1、通孔部V2、V3和V4和布线M1、M2、M3和M4。
具体地讲，在半导体衬底SB上，层间绝缘膜IL1被形成为绝缘膜，覆盖以上的MISFET。在层间绝缘膜IL1上，形成布线M1。布线M1在第一布线层(最下面的布线层)中。在层间绝缘膜IL1上，层间绝缘膜IL2被形成为绝缘膜，覆盖布线M1。在层间绝缘膜IL2上，形成布线M2。布线M2在作为第一布线层正上方的布线层的第二布线层中。在层间绝缘膜IL2上，层间绝缘膜IL3被形成为绝缘膜，以便覆盖布线M2。在层间绝缘膜IL3上，形成布线M3。布线M3在作为第二布线层正上方的布线层的第三布线层中。在层间绝缘膜IL3上，层间绝缘膜IL4被形成为绝缘膜，以便覆盖布线M3。在层间绝缘膜IL4上，形成布线M4。布线M4在作为第三布线层正上方的布线层的第四布线层中。第四布线层是最上面的布线层。
栓塞V1均由导体制成并且形成在位于布线M1下的层中。也就是说，栓塞V1形成在层间绝缘膜IL1中，以便贯穿层间绝缘膜IL1。栓塞V1具有与布线M1的下表面接触从而与布线M1电耦合的上表面。栓塞V1具有与形成在半导体衬底SB中的各种半导体区(诸如，例如，n型半导体区NS和p型半导体区PS)、栅极G1和G2等耦合的底部。结果，布线M1经由栓塞V1电耦合到形成在半导体衬底SB中的各种半导体区、栅极G1和G2等。
通孔部V2均由导体制成并且形成在布线M2和布线M1之间，即，形成在层间绝缘膜IL2中，将布线M2耦合到布线M1。通孔部V2还可与布线M2一体地形成。通孔部V3均由导体制成并且形成在布线M3和布线M2之间，即，形成在层间绝缘膜IL3中，将布线M3耦合到布线M2。通孔部V3还可与布线M3一体地形成。通孔部V4均由导体制成并且形成在布线M4和布线M3之间，即，形成在层间绝缘膜IL4中，将布线M4耦合到布线M3。通孔部V4还可与布线M4一体地形成。
在图18和图19中示出的半导体芯片CP中，第四布线层是最上面的布线层并且布线M4是最上面的层的布线。形成在半导体衬底SB中的半导体元件(例如，以上的MISFET)根据期望按第一布线层(布线M1)、第二布线层(布线M2)、第三布线层(布线M3)和第四布线层(布线M4)进行布线，以能够执行所期望的操作。
焊盘(焊盘电极或结合焊盘)PD由作为最上面的布线层的第四布线层形成。简言之，焊盘PD形成在与布线M4的层相同的层中。也就是说，布线M4和焊盘PD在同一步骤中由同一导电层形成。因此，类似于布线M4，焊盘PD也形成在层间绝缘膜IL4上。
另外，线圈CL1和CL2由作为最上面的布线层的第四布线层形成。简言之，线圈CL1和CL2(用于线圈CL1的线圈布线CW和用于线圈CL2的线圈布线CW)形成在与焊盘PD和布线M4的层相同的层中。也就是说，布线M4、焊盘PD和线圈CL1和CL2(用于线圈CL1的线圈布线CW和用于线圈CL2的线圈布线CW)在同一步骤中由同一导电层形成。因此，类似于布线M4和焊盘PD，线圈CL1和CL2(用于线圈CL1的线圈布线CW和用于线圈CL2的线圈布线CW)也形成在层间绝缘膜IL4上。线圈CL1(用于线圈CL1的线圈布线CW)和线圈CL2(用于线圈CL2的线圈布线CW)形成在同一层。
图19是作为最上面的布线层的第四布线层的平面图，但为了提高图示的清晰度，为金属图案(包括本文中的焊盘PD、布线M4、线圈布线CW和密封环布线M4a)加上阴影。
因此，在本实施例中的半导体芯片CP中，包括一个或多个布线层(优选地，多个布线层)的布线结构形成在半导体衬底SB上。在布线结构中包括的布线层之中的最上面的布线层(本文中，第四布线层)中，形成焊盘PD、布线M4和线圈CL1和CL2(线圈布线CW)。在通过例如将形成在层间绝缘膜IL4上的导电膜(对应于随后描述的导电膜CD)图案化来形成布线M4的情况下，当导电膜被图案化时，不仅可形成布线M4，而且可形成焊盘PD和线圈CL1和CL2(线圈布线CW)。
线圈CL1对应于以上的线圈CL1a或线圈CL1b。线圈CL2对应于以上的线圈CL2a或线圈CL2b。焊盘PD对应于以上的焊盘PD1或PD2。也就是说，当半导体芯片CP是以上的半导体芯片CP1时，线圈CL1对应于以上的线圈CL1a，线圈CL2对应于以上的线圈CL2a，焊盘PD对应于以上的焊盘PD1。当半导体芯片CP是以上的半导体芯片CP2时，线圈CL1对应于以上的线圈CL1b，线圈CL2对应于以上的线圈CL2b，焊盘PD对应于以上的焊盘PD2。
线圈CL1和CL2中的每个由在层间绝缘膜IL4上被缠绕成螺旋形状(线圈形状或环形形状)的线圈布线(线圈形布线)CW形成。线圈布线CW可被视为用于线圈的布线。也就是说，线圈CL1中的每个由用于线圈CL1的线圈布线CW形成。线圈CL2中的每个由用于线圈CL2的线圈布线CW形成。用于线圈CL1的线圈布线CW和用于线圈CL2的线圈布线CW不连接，但彼此分开。
布线M4和线圈CL1和CL2(线圈布线CW)被绝缘膜(保护膜或表面保护膜)PA覆盖并且不暴露。另一方面，焊盘PD具有至少从开口OP暴露的部分和被绝缘膜PA覆盖的部分。也就是说，焊盘PD从开口OP暴露，但焊盘PD在平面图上不重叠开口OP的那部分被绝缘膜PA覆盖。具体地讲，焊盘的中间部分不被绝缘膜PA覆盖，而焊盘PD的外围部分被绝缘膜PA覆盖。
焊盘PD电耦合到半导体芯片CP的内部布线。例如，通过设置与焊盘PD一体形成的布线M4并且允许与焊盘PD一体形成的布线M4经由设置在布线M4正下方的通孔部V4耦合到布线M3，焊盘PD可电耦合到布线M3。还可以在焊盘PD的正下方设置通孔部V4并且将焊盘PD经由通孔部V4电耦合到布线M3。
注意的是，半导体芯片CP的内部布线形成在半导体衬底SB上的多层布线结构中并且在本文中包括布线M1、M2、M3和M4。
线圈CL1和CL2中的每个电耦合到半导体芯片CP的内部布线并且经由半导体芯片CP的内部布线耦合到半导体芯片CP中形成的电路。例如，可以在线圈CL1中的一个的一个端部正下方设置通孔部V4并且经由通孔部V4将线圈CL1的该一个端部电耦合到布线M3，并且还在线圈CL1的另一个端部正下方设置另一个通孔部V4并且经由通孔部V4将线圈CL1的该另一个端部电耦合到另一条布线M3。例如，可以在线圈CL2中的一个的一个端部正下方设置通孔部V4并且经由通孔部V4将线圈CL2的该一个端部电耦合到布线M3，并且还在线圈CL2的另一个端部正下方设置另一个通孔部V4并且经由通孔部V4将线圈CL2的该另一个端部电耦合到另一条布线M3。
图18和图19示出形成在半导体衬底SB上的布线层的数量是4个(其中，形成包括布线M1、M2、M3和M4的总共四层)的情况。然而，布线层的数量不限于4个并且可按各种方式变化，但优选地不少于2个。
如图18中所示，在层间绝缘膜IL4上，形成覆盖布线M4和线圈CL1和CL2的绝缘膜PA。绝缘膜PA是半导体芯片CP的最上层的膜(绝缘膜)。也就是说，在半导体芯片CP中，位置最靠近顶表面的膜是绝缘膜PA。绝缘膜PA的上表面主要形成半导体芯片CP的上表面(顶表面)。绝缘膜PA可用作半导体芯片CP的顶表面保护膜。绝缘膜PA覆盖并且保护线圈CL1和CL2。绝缘膜PA还可被视为钝化膜。
优选地，绝缘膜PA由包括绝缘膜PA1和在绝缘膜PA1上的绝缘膜PA2的层叠膜制成。绝缘膜PA1优选的由氮化硅膜制成，而绝缘膜PA2优选的由树脂膜制成。可适宜地使用聚酰亚胺膜(聚酰亚胺树脂膜)作为形成绝缘膜PA2的树脂膜。聚酰亚胺膜由重复单元中包含酰亚胺键的聚合物制成并且是一种类型的有机绝缘膜。还可使用由基于环氧化物的树脂、基于PBO的树脂、丙烯酸类树脂、基于WRP的树脂等制成的其它有机绝缘膜替代聚酰亚胺膜作为形成绝缘膜PA2的绝缘膜。基于聚酰亚胺膜的树脂是适宜地用于需要具有不小于200℃的高耐热性的装置的有机树脂，并且可根据材料的机械强度，诸如热膨胀系数或延展性、固化温度等选择性进行使用。当使用树脂膜作为绝缘膜PA2时，半导体芯片CP的最上层(最上面)的膜是树脂膜(绝缘膜PA2)。因此，还可得到更容易操纵半导体芯片CP的优点。
氮化硅膜是具有低吸湿性的绝缘膜。因此，作为覆盖布线M4和线圈CL1和LC2的绝缘膜PA1，氮化硅膜适于允许半导体芯片CP的防潮性改进。然而，当氮化硅膜的厚度过度增大时，半导体晶片(半导体衬底SB)在制造半导体芯片时有可能卷曲。为了防止这样，绝缘膜PA不完全形成在氮化硅膜上，但被形成为层叠绝缘膜。通过致使层叠绝缘膜包括氮化硅膜，可以改进防潮性，同时防止半导体晶片在其制造期间卷曲。
绝缘膜PA还可被视为包括多个层叠绝缘膜(具体地讲，两个绝缘膜PA1和PA2)的层叠绝缘膜。注意的是，在本申请中，层叠绝缘膜意指包括多个层叠绝缘膜的层叠膜。如上所述，焊盘PD从绝缘膜PA的开口OP暴露，而布线M4和线圈CL1和LC2被绝缘膜PA覆盖并且不从绝缘膜PA暴露。
如随后将描述的，当制造半导体芯片CP时，执行了将绝缘膜PA的上表面(对应于绝缘膜PA2的上表面)平坦化的过程。因此，在制造好的半导体芯片CP中，绝缘膜PA的上表面(对应于绝缘膜PA2的上表面)是基本上平坦的表面。
绝缘膜PA具有暴露焊盘PD的至少一部分的开口OP。然而，由于绝缘膜PA是包括绝缘膜PA1和PA2的层叠膜，因此绝缘膜PA的开口OP由绝缘膜PA2的开口OP2和绝缘膜PA1的开口OP1形成。
焊盘PD从绝缘膜PA的开口OP暴露。也就是说，通过在焊盘PD上设置开口OP，焊盘PD从绝缘膜PA的开口OP暴露。这样允许诸如以上布线BW的导电耦合构件耦合到从绝缘膜PA的开口OP暴露的焊盘PD。
当半导体芯片CP是以上的半导体芯片CP1时，在半导体芯片CP(CP1)中，形成以上的发送电路TX1、以上的接收电路RX2和线圈CL1和CL2(对应于以上的线圈CL1a和CL2a)。在这种情况下，线圈CL1(对应于以上的线圈CL1a)经由半导体芯片CP(CP1)的内部布线耦合到半导体芯片CP(CP1)中的以上的发送电路TX1，线圈CL2(对应于以上的线圈CL2a)经由半导体芯片CP(CP1)的内部布线耦合到半导体芯片CP(CP1)中的以上的接收电路RX2。
当半导体芯片CP是以上的半导体芯片CP2时，在半导体芯片CP(CP2)中，形成以上的接收电路RX1、以上的发送电路TX2和线圈CL1和CL2(对应于以上的线圈CL1b和CL2b)。在这种情况下，线圈CL1(对应于以上的线圈CL1b)经由半导体芯片CP(CP2)的内部布线耦合到半导体芯片CP(CP2)中的以上的接收电路RX1，线圈CL2(对应于以上的线圈CL2b)经由半导体芯片CP(CP2)的内部布线耦合到半导体芯片CP(CP2)中的以上的发送电路TX2。
如图18和图19中所示，在半导体芯片CP的外围部分中，形成密封环SR。该密封环还可被称为保护环。在平面图上，密封环SR形成在半导体芯片CP的外围部分中，沿着半导体芯片CP的外周成环形。因此，在平面图上，密封环SR沿着半导体芯片CP的外周形成环状形状(环形形状)。然而，由于半导体芯片CP具有大体矩形的外形，因此密封环SR还可具有大体矩形的外形或通过将矩形形状的拐角倒圆或切割而得到的外形。在平面图上，在半导体芯片CP中，在密封环SR中包围的区域中，形成各种电路和半导体元件。因此，在平面图上，在半导体芯片CP中的密封环SR中包围的区域中，形成(设置)n沟道MISFETQn、p沟道MISFETQp、布线M1、M2、M3和M4、焊盘PD和线圈CL1和CL2(线圈布线CW)。
密封环SR由密封环布线(金属图案)M1a、M2a、M3a和M4a和密封环通孔部(金属图案)V1a、V2a、V3a和V4a形成。密封环布线M1a在同一步骤中由与布线M1的材料相同的材料形成，以被包括在同一层中。密封环布线M2a在同一步骤中由与布线M2的材料相同的材料形成，以被包括在同一层中。密封环布线M3a在同一步骤中由与布线M3的材料相同的材料形成，以被包括在同一层中。密封环布线M4a在同一步骤中由与布线M4的材料相同的材料形成，以被包括在同一层中。密封环通孔部V1a在同一步骤中由与栓塞V1的材料相同的材料形成，以被包括在同一层中。密封环通孔部V2a在同一步骤中由与通孔部V2的材料相同的材料形成，以被包括在同一层中。密封环通孔部V3a在同一步骤中由与通孔部V3的材料相同的材料形成，以被包括在同一层中。密封环通孔部V4a在同一步骤中由与通孔部V4的材料相同的材料形成，以被包括在同一层中。
密封环SR由这些密封环布线M1a、M2a、M3a和M4a和密封环通孔部V1a、V2a、V3a和V4a形成，以具有金属壁形状。也就是说，密封环SR由布置在垂直方向上以具有金属壁形状的密封环布线M4a、密封环通孔部V4a、密封环布线M3a、密封环通孔部V3a、密封环布线M2a、密封环通孔部V2a、密封环布线M1a和密封环通孔部V1a形成。也就是说，密封环通孔部V1a、密封环布线M1a、密封环通孔部V2a、密封环布线M2a、密封环通孔部V3a、密封环布线M3a、密封环通孔部V4a和密封环布线M4a形成在不同的层并且依次向上堆叠，以形成整体的密封环SR。因此，密封环通孔部V1a、密封环布线M1a、密封环通孔部V2a、密封环布线M2a、密封环通孔部V3a、密封环布线M3a、密封环通孔部V4a和密封环布线M4a形成在半导体芯片CP的外围部分中，在平面图上沿着半导体芯片CP的外围成环形。
通过设置密封环SR，当在制造半导体芯片CP期间在切片步骤(切割步骤)中通过切刀在切割面中形成裂缝时，可以使用密封环SR停止裂缝的延伸。还可以阻止湿气进入半导体芯片CP的切割面(侧表面)。
因此，密封环布线M1a、M2a、M3a和M4a和密封环通孔部V1a、V2a、V3a和V4a不被形成为布线元件或电路，但形成密封环SR。
图18示出诸如MISFET的元件(半导体元件)不形成在线圈CL1和CL2正下方的情况。在这种情况下，可以禁止或防止诸如MISFET的元件(半导体元件)受线圈CL1和CL2产生的磁场影响。在另一种形式中，还可以在线圈CL1和CL2正下方形成诸如MSIFET的元件(半导体元件)。在这种情况下，在减小半导体芯片的大小(面积)方面，该形式是有利的。
<关于半导体芯片的制造过程>
接下来，将描述本实施例中的半导体芯片(半导体器件)CP的制造过程。通过下面的制造过程，制造上述的图18和图19中的半导体芯片CP。
图20至图36是本实施例中的半导体芯片(半导体器件)CP在其制造过程期间的主要部分剖视图。图20至图36示出对应于上述图18的剖视图。
首先，如图20中所示，设置(制备)由具有例如大约1Ωcm至10Ωcm等的比电阻的p型单晶硅制成的半导体衬底(半导体晶片)SB。在这个阶段，半导体衬底SB是半导体晶片的形式。
接下来，在半导体衬底SB的主表面中，通过例如STI(浅沟槽隔离)方法等形成隔离区ST。通过在半导体衬底SB中形成沟槽并且将绝缘膜嵌入沟槽中，形成隔离区ST。在通过隔离区ST在半导体衬底SB中限定(定界)的有源区中，形成MISFET，如随后将描述的。
接下来，如图21中所示，在半导体衬底SB(其有源区)中形成诸如MISFET的半导体元件。
也就是说，使用离子注入方法，形成p型阱PW和n型阱NW。在p型阱PW和n型阱NW上，经由栅极绝缘膜GF形成栅极G1和G2，并且使用离子注入方法，形成n型半导体区NS和p型半导体区PS。因此，在半导体衬底SB中，形成n沟道MISFETQn和p沟道MISFETQp。然后，使用自对准多晶硅化物(自对准硅化物)技术，在n型半导体区NS、p型半导体区PS、栅极G1和G2等相应的上部(顶层部分)中，也可形成低电阻金属硅化物层(未示出)。
接下来，如图22中所示，在半导体衬底SB的主表面(整个主表面)上，形成层间绝缘膜IL1来覆盖MISFETQn和Qp。层间绝缘膜IL1由例如二氧化硅膜的单层膜、包括氮化硅膜和比氮化硅膜厚的二氧化硅膜的层叠膜(氮化硅膜在下层并且二氧化硅膜在上层)等制成。在沉积层间绝缘膜IL1之后，还可按照CMP(化学机械抛光)方法在必要时对层间绝缘膜IL1的顶表面(上表面)执行抛光等，将层间绝缘膜IL1的上表面平坦化。
接下来，使用利用光刻技术形成在层间绝缘膜IL1上的光致抗蚀剂层(未示出)作为蚀刻掩膜，对层间绝缘膜IL1执行干蚀刻，以在层间绝缘膜IL1中形成接触孔(穿通孔或孔)。然后，通过将导电膜嵌入接触孔中，形成导电栓塞(耦合导体部)V1。此时，还形成密封环通孔部V1a。
为了例如在包括接触孔内部(底部和侧壁)的层间绝缘膜IL1上形成栓塞V1，通过溅射方法、等离子体CVD方法等，形成屏障导体膜(例如，钛膜、氮化钛膜或其层叠膜)。然后，通过CVD方法等，在屏障导体膜上形成由钨膜等制成的主导体膜以嵌入接触孔中。然后，通过CMP方法、回蚀方法等，去除主导体膜和屏障导体膜的位于接触孔外部(层间绝缘膜IL1上)相应的不需要部分。结果，暴露了层间绝缘膜IL1的上表面，栓塞V1由均嵌入层间绝缘膜IL1的接触孔中的剩余屏障导体膜和剩余主导体膜形成。在图22中，为了更容易图示，在栓塞V1的每个中，一体地示出主导体膜和屏障导体膜。栓塞V1具有均与n型半导体区NS、p型半导体区PS、栅极G1、栅极G2等电耦合的底部。
接下来，如图23中所示，在其中嵌入栓塞V1的层间绝缘膜IL1上，形成作为最下面的布线层的第一布线层中的布线M1。为了形成布线M1，首先，在其中嵌入栓塞V1的层间绝缘膜IL1上，形成用于第一布线层的导电膜。用于第一布线层的导电膜由包括例如依次向上堆叠的屏障导体膜(例如，钛膜、氮化钛膜、或其层叠膜)、铝膜和屏障导体膜(例如，钛膜、氮化钛膜、或其层叠膜)的层叠膜制成。可使用例如溅射方法等形成用于第一布线层的导电膜。用于第一布线层的导电膜中的铝膜可被视为用于形成布线M1的铝膜。然后，通过使用光刻技术和蚀刻技术将用于第一布线层的导电膜图案化，可形成布线M1。此时，还形成密封环布线M1a。栓塞V1具有与布线M1接触的上表面，从而与布线M1电耦合。
以上用于形成布线M1的铝膜不限于纯铝膜。作为用于形成布线M1的铝膜，可使用包含铝作为主成分的导电材料膜(表现出金属导电性的导电材料)。例如，可适宜地使用Al(铝)/Si(硅)化合物或合金膜、Al(铝)/Cu(铜)化合物或合金膜、或Al(铝)/Si(硅)/Cu(铜)化合物或合金膜作为用于形成布线M1的铝。铝膜中的Al(铝)的成分比优选地高于50原子％(原子百分比)(即，富Al)。不仅对于以上用于形成布线M1的铝膜，而且对于用于形成布线M2的铝膜、用于形成布线M3的铝膜和用于形成布线M4的铝膜，同样适用。
以上描述了通过将导电膜图案化的方法形成布线M1的情况。在另一种形式中，还可通过镶嵌方法形成布线M1。在这种情况下，在其中嵌入栓塞V1的层间绝缘膜IL1上形成绝缘膜之后，在绝缘膜中形成布线沟槽并且在布线沟槽中嵌入导电膜，以能够将布线M1形成为嵌入布线(例如，嵌入的铜线)。对于随后形成的布线M2和M3，同样适用。
接下来，如图24中所示，在半导体衬底SB的主表面(整个主表面)上，即，在层间绝缘膜IL1上，形成层间绝缘膜IL2来覆盖布线M1。层间绝缘膜IL2由二氧化硅膜等制成并且可使用CVD方法等形成。在沉积层间绝缘膜IL2之后，还可以通过CMP方法对层间绝缘膜IL2的顶表面(上表面)执行抛光等，从而增强层间绝缘膜IL2的上表面的平坦性。
接下来，使用利用光刻技术在层间绝缘膜IL2上形成的光致抗蚀剂层(未示出)作为蚀刻掩膜，对层间绝缘膜IL2执行干蚀刻，以在层间绝缘膜IL2中形成穿通孔(穿通孔或孔)。然后，通过将导电膜嵌入穿通孔中，形成导电通孔部(耦合导体部)V2。此时，还形成密封环通孔部V2a。通孔部V2也可被视为导电栓塞。可使用与用于形成栓塞V1相同的方法来形成通孔部V2，但通孔部V2的导电膜材料还可不同于栓塞V1的材料。例如，栓塞V1可主要由钨膜制成，而通孔部V2可主要由铝膜制成。
接下来，如图25中所示，在其中嵌入通孔部V2的层间绝缘膜IL2上，形成第二布线层中的布线M2。为了形成布线M2，首先，在其中嵌入通孔部V2的层间绝缘膜IL2上，形成用于第二布线层的导电膜。对于用于第二布线层的导电膜，可使用与用于以上第一布线层的导电膜的材料相同的材料。然后，使用光刻技术和蚀刻技术将用于第二布线层的导电膜图案化，以能够形成布线M2。此时，还形成密封环布线M2a。通孔部V2具有与布线M1接触的下表面，从而与布线M1电耦合，并且具有与布线M2接触的上表面，从而与布线M2电耦合。也就是说，通孔部V2将布线M1和M2彼此电耦合。
接下来，如图26中所示，在半导体衬底SB的主表面(整个主表面)上，即，在层间绝缘膜IL2上，形成层间绝缘膜IL3来覆盖布线M2。层间绝缘膜IL3由二氧化硅膜等制成并且可使用CVD方法等形成。在沉积层间绝缘膜IL3之后，还可以通过CMP方法对层间绝缘膜IL3的顶表面(上表面)执行抛光等，从而增强层间绝缘膜IL3的上表面的平坦性。
接下来，使用利用光刻技术在层间绝缘膜IL3上形成的光致抗蚀剂层(未示出)作为蚀刻掩膜，对层间绝缘膜IL3执行干蚀刻，以在层间绝缘膜IL3中形成穿通孔(通孔或孔)。然后，通过将导电膜嵌入穿通孔中，形成导电通孔部(耦合导体部)V3。此时，还形成密封环通孔部V3a。通孔部V3也可被视为导电栓塞。可使用与用于形成通孔部V2相同的方法，由与通孔部V2的导电材料相同的导电材料形成通孔部V3。
接下来，如图27中所示，在其中嵌入通孔部V3的层间绝缘膜IL3上，形成第三布线层中的布线M3。为了形成布线M3，首先，在其中嵌入通孔部V3的层间绝缘膜IL3上，形成用于第三布线层的导电膜。对于用于第三布线层的导电膜，可使用与用于以上第一布线层的导电膜和用于以上第二布线层的导电膜中的每个的材料相同的材料。然后，使用光刻技术和蚀刻技术将用于第三布线层的导电膜图案化，以能够形成布线M3。此时，还形成密封环布线M3a。通孔部V3具有与布线M2接触的下表面，从而电耦合到布线M2，并且具有与布线M3接触的上表面，从而电耦合到布线M3。也就是说，通孔部V3将布线M1和M2彼此电耦合。
接下来，如图28中所示，在半导体衬底SB的主表面(整个主表面)上，即，在层间绝缘膜IL3上，形成层间绝缘膜IL4来覆盖布线M3。层间绝缘膜IL4由二氧化硅膜等制成并且可使用CVD方法等形成。在沉积层间绝缘膜IL4之后，还可以通过CMP方法对层间绝缘膜IL4的顶表面(上表面)执行抛光等，从而增强层间绝缘膜IL4的上表面的平坦性。
接下来，使用利用光刻技术在层间绝缘膜IL4上形成的光致抗蚀剂层(未示出)作为蚀刻掩膜，对层间绝缘膜IL4执行干蚀刻，以在层间绝缘膜IL4中形成穿通孔(穿通孔或孔)。然后，通过将导电膜嵌入穿通孔中，形成导电通孔部(耦合导体部)V4。此时，还形成密封环通孔部V4a。通孔部V4也可被视为导电栓塞。可使用与用于形成栓塞V3相同的方法，由与通孔部V3的导电材料相同的导电材料形成通孔部V4。
接下来，在其中嵌入通孔部V4的层间绝缘膜IL4上，形成第四布线层中的布线M4、焊盘PD和线圈CL1和CL2(形成线圈CL1和CL2的线圈布线CW)。为了形成布线M4、焊盘PD和线圈CL1和CL2(线圈布线CW)，首先，如图29中所示，在其中嵌入通孔部V4的层间绝缘膜IL4上，形成第四布线层中的导电膜CD。导电膜CD由包括例如依次向上堆叠的屏障导体膜(例如，钛膜、氮化钛膜、或其层叠膜)、铝膜和屏障导体膜(例如，钛膜、氮化钛膜、或其层叠膜)的层叠膜制成。可使用溅射方法等形成导电膜CD。导电膜CD是用于第四布线层的导电膜并且充当用于形成布线M4的导电膜、用于形成焊盘PD的导电膜、用于形成线圈CL1和CL2(线圈布线CW)的导电膜和用于形成密封环布线M4a的导电膜中的每个。然后，使用光刻技术和蚀刻技术将导电膜CD图案化，以能够形成布线M4、焊盘PD、线圈CL1和CL2(线圈布线CW)和密封环布线M4a，如图30中所示。布线M4、焊盘PD、线圈CL1(形成线圈CL1的线圈布线CW)、线圈CL2(形成线圈CL2的线圈布线CW)和密封环布线M4a均由图案化导电膜CD制成。因此，布线M4、焊盘PD、线圈布线CW和密封环布线M4a相应的厚度基本上彼此相等。
通孔部V4具有与布线M3接触的下表面，从而与布线M3电耦合，并且具有与焊盘PD、线圈CL1(形成线圈CL1的线圈布线CW)、或线圈CL2(形成线圈CL2的线圈布线CW)接触的上表面，从而与布线M2、焊盘DP、线圈CL1或CL2电耦合。也就是说，通孔部V4将布线M3和M4彼此电耦合，将布线M3电耦合到焊盘PD，将布线M3电连接到线圈CL1(形成线圈CL1的线圈布线CW)，或将布线M3电连接到线圈CL2(形成线圈CL2的线圈布线CW)。
当半导体芯片CP对应于以上的半导体芯片CP1时，线圈CL1和CL2分别是以上的线圈CL1a和CL2a，焊盘PD是以上的焊盘PD1。当半导体芯片CP对应于以上的半导体芯片CP2时，线圈CL1和CL2分别是以上的线圈CL1b和CL2b，焊盘PD是以上的焊盘PD2。
以上描述了在不同步骤中形成通孔部V4和布线M4的情况。在另一种形式中，还可在形成布线M4、焊盘PD、线圈CL1和CL2(形成线圈CL1和CL2的线圈布线CW)的相同步骤中，形成通孔部V4。在这种情况下，通孔部V4与布线M4、焊盘、线圈CL1(形成线圈CL1的线圈布线CW)、或线圈CL2(形成线圈CL2的线圈布线CW)一体地形成。在这种情况下，在层间绝缘膜IL4中形成用于通孔部V4的穿通孔之后，在层间绝缘膜IL4上形成以上导电膜CD，使其嵌入穿通孔中并且使用光刻技术和蚀刻技术进行图案化，以形成布线M4、焊盘PD、线圈CL1和CL2(线圈布线CW)。因此，形成布线M4、焊盘PD、线圈CL1和CL2(线圈布线CW)，同时通孔部V4还与布线M4、焊盘PD、线圈CL1(形成线圈CL1的线圈布线CW)、或线圈CL2(形成线圈CL2的线圈布线CW)一体地形成。
还可以在同一步骤中形成以上的通孔部V2和以上的布线M2。在该情况下，将以上的通孔部V2与以上的布线W2一体地形成。还可以在同一步骤中形成以上的通孔部V3和以上的布线M3。在该情况下，将以上的通孔部V3与以上的布线W3一体地形成。
焊盘PD可具有大体矩形的二维形状，该形状具有均比各布线M4的线宽大的边。焊盘PD优选地是包含铝作为主成分的铝焊盘。布线M4优选地是包含铝作为主成分的铝布线。
注意的是，可适宜地使用Al(铝)/Si(硅)化合物或合金膜、Al(铝)/Cu(铜)化合物或合金膜、Al(铝)/Si(硅)/Cu(铜)化合物或合金膜等作为用于铝焊盘和铝线的铝膜。Al(铝)的成分比优选地高于50原子％(即，富Al)。
接下来，如图31中所示，在半导体衬底SB的主表面(整个主表面)上，即，在层间绝缘膜IL4上，形成绝缘膜PA1来覆盖布线M4、焊盘PD、线圈CL1和CL2(线圈布线CW)和密封环布线M4a。绝缘膜PA1优选地由氮化硅膜制成并且可使用CVD方法等形成。作为用于沉积形成绝缘膜PA1的氮化硅膜的方法，特别适宜的是HDP(高密度等离子体)-CVD方法。绝缘膜PA1的厚度(形成的膜厚度)可被设定成例如大约0.3μm。
在沉积绝缘膜PA1之前的阶段，暴露布线M4、焊盘PD、线圈CL1和CL2(线圈布线CW)和密封环布线M4a。当沉积绝缘膜PA1时，布线M4、焊盘PD、线圈CL1和CL2(线圈布线CW)和密封环布线M4a被绝缘膜PA覆盖，从而处于非暴露状态。
接下来，如图32中所示，在半导体衬底SB的主表面(整个主表面)上，即，在绝缘膜PA1上，形成绝缘膜PA2。绝缘膜PA2优选地由树脂膜制成。可适宜地使用聚酰亚胺膜等作为绝缘膜PA2。可通过例如涂覆方法形成用于形成绝缘膜PA2的树脂膜。绝缘膜PA2的厚度(形成的膜厚度)大于绝缘膜PA1的厚度(形成的膜厚度)并且可被设定成例如大约3μm。
通过形成绝缘膜PA1和PA2，达到以下状态：由包括绝缘膜PA1和绝缘膜PA1上的绝缘膜PA2的层叠膜制成的绝缘膜PA形成在层间绝缘膜IL4上，覆盖布线M4、焊盘PD、线圈CL1或CL2和密封环布线M4a。绝缘膜PA用作制造好的半导体芯片CP中的最上层的膜。
在这个阶段，还不执行将绝缘膜PA的上表面平坦化的过程。因此，在绝缘膜PA的上表面中形成反映下面的金属图案(本文中包括焊盘PD、布线M4、线圈布线CW和密封环布线M4a)的凹陷DS。凹陷DS中的每个的尺寸(高度)h1与下面的金属图案(本文中包括焊盘PD、布线M4、线圈布线CW和密封环布线M4a)的厚度T1基本上相同。注意的是，绝缘膜PA的上表面中的凹陷中的每个的尺寸(高度)对应于厚度方向(与半导体衬底SB的主表面大体垂直的方向)上的尺寸并且对应于绝缘膜PA的上表面和凹陷的底表面之间的高度差。图32中示出尺寸h1。上述图30中示出厚度T1。
接下来，执行将绝缘膜PA的上表面平坦化的过程(步骤)。将绝缘膜PA的上表面平坦化的过程还可被视为增强绝缘膜PA的上表面的平坦性的过程。下面将参照图33至图35具体地描述将绝缘膜PA的上表面平坦化的过程。注意的是，这里，绝缘膜PA是层叠绝缘膜。由于绝缘膜PA的最上层是绝缘膜PA2，因此“绝缘膜PA的上表面”和“绝缘膜PA2的上表面”基本上相同。
首先，如图33中所示，在绝缘膜PA的上表面上(即，在绝缘膜PA2的上表面上)，使用光刻技术形成光致抗蚀剂图案(光致抗蚀剂层)PR1。
光致抗蚀剂图案PR1局部形成在高度较低的绝缘膜PA的上表面的区域上，不形成在高度较高的绝缘膜PA的上表面的区域上。因此，当形成光致抗蚀剂图案PR1时，达到以下状态：高度较低的绝缘膜PA的上表面的区域被光致抗蚀剂图案PR1覆盖，而高度较高的绝缘膜PA的上表面的区域不被光致抗蚀剂图案PR1覆盖并且被暴露。也就是说，达到以下状态：在绝缘膜PA的上表面位于凹陷部DS内部的区域上，形成光致抗蚀剂图案PR1，而在绝缘膜PA的上表面位于凹陷部DS外部的区域上，几乎不形成光致抗蚀剂图案PR1。
然而，如图34中所示，使用光致抗蚀剂图案PR1作为蚀刻掩膜，绝缘膜PA(更具体地讲，绝缘膜PA2)被回蚀(经受蚀刻)。下文中，回蚀步骤将被称为图34中的“回蚀步骤”。
优选地，使用各向异性蚀刻作为图34中的回蚀步骤。通过图34中的回蚀步骤，绝缘膜PA(更具体地讲，绝缘膜PA2)的不被光致抗蚀剂图案PR1覆盖的被暴露部分被选择性蚀刻，以具有较小厚度。执行图34中的回蚀步骤，以将绝缘膜PA的上表面平坦化并且增强绝缘膜PA的上表面的平坦性。因此，优选地，控制图34中的回蚀步骤中的蚀刻量(蚀刻部分的厚度)，使其与执行回蚀步骤之前的阶段的凹陷DS中的每个的尺寸h1大约相同。在图34中的回蚀步骤之后，如图35中所示，去除光致抗蚀剂图案PR1。
优选地，在暴露绝缘膜PA1之前，终止图34中的回蚀步骤，以防止绝缘膜PA2被过量回蚀，从而防止绝缘膜PA1被暴露。由于凹陷DS中的每个的尺寸h1与金属图案的以上厚度T1大约相同，因此控制形成的绝缘膜PA2的膜厚度，使其大于金属图案的以上厚度T1。由于回蚀步骤中的蚀刻量(蚀刻部分的厚度)小于形成的绝缘膜PA2的膜厚度，因此即使在回蚀步骤之后，绝缘膜PA2也保持层的形式。
在执行图34中的回蚀步骤之前，由下面的金属图案(本文中包括布线M4、焊盘PD、线圈布线CW和密封环布线M4a)导致的凹陷DS(或不平坦)存在于绝缘膜PA的上表面中。然而，通过执行图34中的回蚀步骤，绝缘膜PA的上表面被图案化。也就是说，在执行图34中的回蚀步骤之后，执行图34中的回蚀步骤之前的绝缘膜PA的上表面的凹陷(或不平坦)减少，从而导致绝缘膜PA的上表面的平坦性增强。换句话讲，相比于执行图34中的回蚀步骤之前，在执行图34中的回蚀步骤之后形成在绝缘膜PA的上表面中的凹陷(或不平坦)中的每个的尺寸(高度)更小。也就是说，通过执行图34中的回蚀步骤，绝缘膜PA的上表面被平坦化，从而导致反映下面金属图案的凹陷DS不形成在绝缘膜PA的上表面中的状态。否则，即使当在绝缘膜PA的上表面中形成凹陷时，凹陷中的每个的尺寸(高度)也小于回蚀步骤之前凹陷DS中的每个的尺寸(高度)h1。
因此，执行将绝缘膜PA的上表面平坦化的过程。
接下来，如图36中所示，在由包括绝缘膜PA1和PA2的层叠膜制成的绝缘膜PA中，形成开口OP。当形成开口OP时，焊盘PD被暴露于开口OP的底部。例如，可如下地执行形成开口OP的步骤。
将描述形成开口OP的第一方法。在第一方法中，在如上所述执行将绝缘膜PA的上表面平坦化的过程之后，使用光刻技术在绝缘膜PA2上形成光致抗蚀剂图案(未示出)。然后，使用光致抗蚀剂图案作为蚀刻掩膜，对绝缘膜PA2执行干蚀刻，以在绝缘膜PA2中形成开口OP2。随后，去除光致抗蚀剂图案，然后，使用光刻技术在绝缘膜PA2上再形成光致抗蚀剂图案(未示出)。然后，使用光致抗蚀剂图案作为蚀刻掩膜，对绝缘膜PA1执行干蚀刻，以在绝缘膜PA1中形成开口OP1。
将描述形成形成开口OP的第二方法。在第二方法中，当形成绝缘膜PA2时，绝缘膜PA2被形成为感光树脂膜。随后，如上所述地执行将绝缘膜PA的上表面平坦化，然后将由感光树脂制成的绝缘膜PA2曝光/显影。通过由此选择性去除绝缘膜PA2的其中将形成开口OP2的那部分，在绝缘膜PA2中形成开口OP2。然后，执行热处理以固化绝缘膜PA2。然后，在绝缘膜PA2上，使用光刻技术形成光致抗蚀剂图案(未示出)。使用光致抗蚀剂图案作为蚀刻掩膜，对绝缘膜PA1执行干蚀刻，以在绝缘膜PA1中形成开口OP1。
将描述形成开口OP的第三方法。在第三方法中，在形成(沉积)绝缘膜PA1之后在形成绝缘膜PA2之前，在绝缘膜PA1中形成开口OP1。具体地讲，在形成绝缘膜PA1之后，使用光刻技术，在绝缘膜PA1上形成光致抗蚀剂图案(未示出)。然后，使用光致抗蚀剂图案作为蚀刻掩膜，对绝缘膜PA1执行干蚀刻，以在绝缘膜PA1中形成开口OP1。随后，去除光致抗蚀剂图案，随后形成绝缘膜PA2。此后，如上所述，执行将绝缘膜PA的上表面平坦化的过程。然后，在绝缘膜PA2中形成开口OP2。在绝缘膜PA2中形成开口OP1的方法与以上第一或第二方法中在绝缘膜PA2中形成开口OP1的方法相同。
将描述形成开口OP的第四方法。在第四方法中，在如上所述地执行将绝缘膜PA的上表面平坦化的过程之后，使用光刻技术在绝缘膜PA2上形成光致抗蚀剂图案(未示出)。然后，使用光致抗蚀剂图案作为蚀刻掩膜，连续地对绝缘膜PA2和PA1执行干蚀刻，以在绝缘膜PA2中形成开口OP2并且在绝缘膜PA1中形成开口OP1。在这种情况下，使用同一光致抗蚀剂图案形成开口OP1和OP2，使得在平面图上绝缘膜PA2的开口OP2和绝缘膜PA1的开口OP1基本上彼此相符。然后，去除光致抗蚀剂图案。
在第一方法、第二方法、第三方法和第四方法中的任一个中，实现以下状态：形成贯穿绝缘膜PA2的开口OP2，形成贯穿绝缘膜PA1的开口OP1，在绝缘膜PA中形成包括绝缘膜PA2的开口OP2和绝缘膜PA1的开口OP1的开口OP，焊盘PD暴露于开口OP的底部。在第一方法、第二方法和第三方法中，在平面图上开口OP1被包括在开口OP2中，而在第四方法中，在平面图上开口OP1与开口OP2基本上相符。
注意的是，当在绝缘膜PA2中形成开口OP2时，优选地还从划线区域去除绝缘膜PA2。当在绝缘膜PA1中形成开口OP1时，优选地还从划线区域去除绝缘膜PA1。通过这样做，当在绝缘膜PA中形成开口OP时，在划线区域中实现绝缘膜PA1和PA2不形成在层间绝缘膜IL4上的状态。这样有助于随后执行的切片步骤。
因此，形成具有暴露焊盘PD的至少一部分的开口OP的绝缘膜PA。绝缘膜PA由包括绝缘膜PA1和PA2的层叠膜制成。绝缘膜PA具有暴露焊盘PD的至少一部分的开口OP。开口OP由绝缘膜PA2的开口OP2和绝缘膜PA1的开口OP1形成。优选地，在平面图上绝缘膜PA1的开口OP1被包括在焊盘PD中并且在平面图上绝缘膜PA2的开口OP2包括绝缘膜PA1的开口OP1。在该情况下，绝缘膜PA的开口OP的内壁由绝缘膜PA2的开口OP2的内壁、绝缘膜PA1的开口OP1的内壁、位于开口OP1和OP2相应的内壁之间并且不被绝缘膜PA2覆盖的绝缘膜PA1的上表面形成。
注意的是，在如上所述的焊盘PD由包括屏障导体膜、屏障导体膜上的铝膜、铝膜上的屏障导体膜形成的情况下，当在绝缘膜PA1中形成开口OP1时，还可以通过蚀刻去除从开口OP1暴露的屏障导体膜(上层屏障导电膜)并且从开口OP1暴露形成焊盘PD的铝膜。在从开口OP1暴露形成焊盘PD的铝膜之后，还可在从开口OP1暴露的铝膜上形成下面的金属膜(未示出)。下面的金属膜由包括例如镍(Ni)膜和镍(Ni)膜上的金(Au)膜等的层叠膜制成。形成下面的金属膜造成以上布线BW与下面的金属膜耦合。结果，可容易地耦合以上布线BW。
此后，在必要时将半导体衬底SB的背表面研磨或抛光，以减小半导体衬底SB的厚度。然后，半导体衬底SB连同半导体衬底SB上的层叠结构一起经受切片(切割)。此时，沿着划线区域对半导体衬底SB和半导体衬底SB上的层叠结构进行切片(切割)。因此，从半导体衬底SB(半导体晶片)的单个芯片区，获取半导体芯片。
以此方式，可制造半导体芯片(半导体器件)CP。
<关于半导体芯片的堆叠>
图37是以放大关系示出上述图9中的半导体封装PKG的部分的部分放大剖视图。注意的是，在图37中，为了提高图示的清晰度，省去密封树脂部MR、管芯焊盘DP和引线LD的图示。
在图37中，将图18中的半导体芯片CP的剖视结构应用于半导体芯片CP1和CP2中的每个的剖视结构。也就是说，在图37中，半导体芯片CP1和CP2中的每个的剖视结构与上述图18中的半导体芯片CP的剖视结构基本上相同。然而，半导体芯片CP1和CP2按照形成在半导体芯片CP1中的电路和形成在半导体芯片CP2中的电路之间的差异而实际上具有不同的半导体元件和布线。然而，对于形成在半导体芯片CP1和CP2，关于上述半导体芯片CP2的构造和制造方法的描述的内容是一样的。
如上述图18和图37中所示的，半导体芯片CP1包括：半导体衬底SB；布线结构，其包括形成在半导体衬底SB上的一个或多个布线层(优选地，多个布线层)；线圈CL1a和CL2a，其形成在布线结构中；绝缘膜PA，其形成在布线结构上。另一方面，半导体芯片CP2具有：半导体衬底SB；布线结构，其包括形成在半导体衬底SB上的一个或多个布线层(优选地，多个布线层)；线圈CL1b和CL2b，其形成在布线结构中；绝缘膜PA，其形成在布线结构上。在半导体芯片CP1中，绝缘膜PA是最上层的膜。在半导体芯片CP2中，绝缘膜PA是最上层的膜。半导体芯片CP1和CP2经由绝缘片材ZS堆叠，使半导体芯片CP1的绝缘膜PA和半导体芯片CP2的绝缘膜PA彼此面对。因此，绝缘片材ZS介于半导体芯片CP1的绝缘膜PA和半导体芯片CP2的绝缘膜PA之间。半导体芯片CP1的绝缘膜PA与绝缘片材ZS的一个表面接触，而半导体芯片CP2的绝缘膜PA与绝缘片材ZS的另一个表面接触。半导体芯片CP1的线圈CL1a和半导体芯片CP1的线圈CL1b在平面图上彼此重叠并且不经由导体电耦合，但彼此磁耦合。半导体芯片CP1的线圈CL2a和半导体芯片CP2的线圈CL2b在平面图上彼此重叠并且不经由导体电耦合，但彼此磁耦合。
注意的是，在图37中，为了改进图示的清晰度，形成在半导体芯片CP1中的以上线圈布线CW被中断，而省去了其它类型的阴影。
半导体芯片CP1的绝缘膜PA、半导体芯片CP2的绝缘膜PA和绝缘片材ZS介于半导体芯片CP1的线圈CL1a和半导体芯片CP2的线圈CL1b之间。半导体芯片CP1的线圈CL1a和半导体芯片CP2的线圈CL1b通过半导体芯片CP1的绝缘膜PA、半导体芯片CP2的绝缘膜PA和绝缘片材ZS彼此绝缘。另外，半导体芯片CP1的绝缘膜PA、半导体芯片CP2的绝缘膜PA和绝缘片材ZS介于半导体芯片CP1的线圈CL2a和半导体芯片CP2的线圈CL2b之间。半导体芯片CP1的线圈CL2a和半导体芯片CP2的线圈CL2b通过半导体芯片CP1的绝缘膜PA、半导体芯片CP2的绝缘膜PA和绝缘片材ZS彼此绝缘。这样允许使用半导体芯片CP1的绝缘膜PA、半导体芯片CP2的绝缘膜PA和绝缘片材ZS确保半导体芯片CP1和CP2之间的击穿电压(介电击穿电压)。因此，可以使用半导体芯片CP1的绝缘膜PA、半导体芯片CP2的绝缘膜PA和绝缘片材ZS，确保半导体芯片CP1的线圈CL1a和半导体芯片CP2的线圈CL1b之间的击穿电压(介电击穿电压)和半导体芯片CP1的线圈CL2a和半导体芯片CP2的线圈CL2b之间的击穿电压(介电击穿电压)。
当在半导体芯片CP1和CP2中的每个中，绝缘膜PA的厚度过度增大时，在制造半导体芯片时，半导体晶片有可能卷曲。因此，难以执行半导体芯片CP1和CP2的制造过程。另一方面，容易控制绝缘片材ZS的厚度。使用具有预期厚度的绝缘片材ZS，可制造以上的半导体封装PKG。因此，绝缘片材ZS的厚度优选地大于半导体芯片CP1的绝缘膜PA的厚度并且大于半导体芯片CP2的绝缘膜PA的厚度。换句话讲，半导体芯片CP1的绝缘膜PA的厚度和半导体芯片CP2的绝缘膜PA的厚度中的每个小于绝缘片材ZS的厚度。这样可抑制或防止半导体晶片在半导体芯片的制造过程期间卷曲。结果，更容易执行半导体芯片CP1和CP2的制造过程并且主要使用绝缘片材ZS确保半导体芯片CP1和CP2之间的充足击穿电压。
<关于本发明的发明人的研究>
本发明的发明人已经研究了以下技术：如上述图37和后述图39中所示，两个半导体芯片堆叠，使绝缘片材(ZS)介于其间，半导体芯片中的一个的线圈与另一个半导体芯片的线圈磁耦合(电感耦合)，信号经由磁耦合线圈从半导体芯片中的一个传输到另一个半导体芯片。
该技术允许通过调节绝缘片材(ZS)的厚度调节半导体芯片中的一个和另一个半导体芯片之间的击穿电压。例如，当需要高击穿电压时，通过增大介于两个半导体芯片之间的绝缘片材(ZS)的厚度，可以增大半导体芯片中的一个和另一个半导体芯片之间的击穿电压。
作为进行研究的结果，本发明的发明人已经发现，在两个半导体芯片中的一个的线圈和另一个半导体芯片的线圈堆叠使绝缘片材(ZS)介于其间并且彼此磁耦合的半导体封装(半导体装置)中出现以下问题。也就是说，本发明的发明人已经发现，会出现以下现象：介于两个半导体芯片之间的绝缘片材(ZS)剥离半导体芯片，以导致半导体芯片中的一个和另一个半导体芯片之间的击穿电压(介电击穿电压)较低。参照图38中的研究例，以下将提供具体描述。
图38是本发明的发明人研究的研究例中的半导体芯片CP100的剖视图，半导体芯片CP100对应于本实施例中的上述图18。
图38中示出的半导体芯片CP100与上述图18中示出的本实施例中的半导体芯片CP的主要不同之处在于，在图38中示出的半导体芯片CP100中，在形成绝缘膜PA2之后，不执行上述将绝缘膜PA的上表面平坦化的过程。也就是说，当制造图38中示出的半导体芯片CP100时，在形成绝缘膜PA2之后，不执行本实施例中的上述图33至图35中的步骤。因此，在图38中示出的研究例中的半导体芯片CP100中，凹陷DS形成在绝缘膜PA的上表面(即，绝缘膜PA2的上表面)中。
当存在不形成金属图案的空置空间并且空置间隔的区域相当大时，不期望地形成凹陷DS。凹陷DS中的每个的尺寸(高度)h1与形成在最上面的布线层中的布线M4、线圈布线CW、焊盘PD和密封环布线M4a中的每个的厚度(高度)大体相同。
图39是示出当将图38中的研究例中的半导体芯片CP100应用于对应于上述图37的半导体封装PKG的半导体芯片时成放大关系的上述图9中的半导体封装PKG的部分的部分放大剖视图。如图39中所示，半导体芯片CP101和CP102堆叠，使绝缘片材ZS介于其间。将图38中的研究例中的半导体芯片CP100的剖视结构应用于半导体芯片CP101和CP102中的每个的剖视图。因此，在图39中的半导体芯片CP101和CP102中，由于在制造半导体芯片CP101和CP102期间不执行上述图33至图35中的步骤，导致凹陷DS形成在最上层绝缘膜PA的上表面中。图40是示出图39中的凹陷中的每个附近的部分放大剖视图。
当两个半导体芯片CP101和CP102堆叠使绝缘片材ZS介于其间时，遵循绝缘片材ZS介于半导体芯片CP101和CP102相应的绝缘膜PA之间。当绝缘膜PA的上表面平坦时，绝缘片材ZS可牢固地粘附于绝缘膜PA的上表面。然而，当如图40中所示凹陷DS形成在绝缘膜PA的上表面中时，绝缘片材ZS无法牢固地粘附于绝缘膜PA的与凹陷DS中的每个相邻的位置。结果，在绝缘片材ZS和绝缘膜PA之间，不期望地形成空隙(间隔或间隙)。
如图39和图40中所示，当在绝缘片材ZS和绝缘膜PA之间与凹陷DS相邻的位置形成空隙VD时，绝缘片材ZS有可能从空隙VD开始剥离半导体芯片CP101和CP102。当绝缘片材ZS剥离半导体芯片CP101和CP102时，半导体芯片CP101和CP102之间的击穿电压(介电击穿电压)往往会减小。特别地，彼此磁耦合的半导体芯片CP101中的线圈和半导体芯片CP102中的线圈之间的击穿电压(介电击穿电压)往往会减小。这会导致半导体装置(半导体封装)在其进行高压操作等期间被介电击穿，从而导致可靠性劣化。当绝缘片材ZS剥离半导体芯片CP101和CP102时，已经被剥离的部分用作湿气等的进入路径，从而导致防潮性降低。这会导致高湿度环境等下半导体装置(半导体封装)被介电击穿，从而导致可靠性劣化。
<主要特性特征和效果>
本实施例中的半导体装置(半导体封装)包括：半导体芯片CP1(第一半导体芯片)，其具有线圈(CL1a和CL2a)；半导体芯片CP2(第二半导体芯片)，其具有线圈(CL1b和CL2b)；绝缘片材ZS，其介于半导体芯片CP1和CP2之间。半导体芯片CP1和CP2经由绝缘片材ZS堆叠。半导体芯片CP1的线圈(CL1a和CL2a)与半导体芯片CP2的线圈(CL1b和CL2b)磁耦合。
本实施例中的制造半导体装置(半导体封装)的方法包括以下步骤：设置(产生)半导体芯片CP1；设置(产生)半导体芯片CP2；将半导体芯片CP1和CP2经由绝缘片材ZS堆叠。在将半导体芯片CP1和CP2堆叠的步骤中，半导体芯片CP1和CP2经由绝缘片材ZS堆叠，使半导体芯片CP1和CP2相应的绝缘膜PA彼此面对，使得半导体芯片CP1和CP2中相应的线圈彼此磁耦合。设置(产生)半导体芯片CP1的步骤和设置(产生)半导体芯片CP2的步骤中的每个包括以下步骤：在半导体衬底SB上形成具有一个或多个布线层并且包括线圈(CL1和CL2)的布线结构；在布线结构上形成绝缘膜PA；将绝缘膜PA的上表面平坦化。
本实施例的主要特性特征中的一个在于，半导体芯片CP1(第一半导体芯片)和半导体芯片CP2(第二半导体芯片)经由绝缘片材ZS堆叠并且半导体芯片CP1中的线圈(CL1a和CL2a)与半导体芯片CP2中的线圈(CL1b和CL2b)磁耦合。
这样允许利用线圈的磁耦合执行半导体芯片CP1和CP2之间的信号传输。
假设以下情况：不同于本实施例中，用于信号传输的变压器中包括的初级线圈和次级线圈形成在同一半导体芯片中。在这种情况下，使用介于初级线圈和次级线圈之间的层间绝缘膜，确保形成在同一半导体芯片中的初级线圈和次级线圈之间的击穿电压(介电击穿)。然而，当层间绝缘膜的厚度过度增大时，在半导体芯片的制造过程期间，半导体晶片有可能卷曲，使得难以执行半导体芯片的制造过程。层间绝缘膜的厚度过度增大使形成布线结构的难度增加。因此，层间绝缘膜的厚度增大有限，使得形成在同一半导体芯片中的初级线圈和次级线圈之间的击穿电压增大有限。
相比之下，在本实施例中，用于信号传输的变压器中的每个中包括的初级线圈和次级线圈形成在不同半导体芯片中。也就是说，形成在半导体芯片CP1中的线圈和形成在半导体芯片CP2中的线圈磁耦合，形成用于信号传输的变压器。另外，绝缘片材介于半导体芯片CP1和CP2之间。这样允许使用形成在半导体芯片CP1中的线圈(CL1a和CL2a)上的绝缘膜(PA)、形成在半导体芯片CP2中的线圈(CL1b和CL2b)上的绝缘膜(PA)、介于半导体芯片CP1和CP2之间的绝缘片材ZS确保初级线圈和次级线圈之间的击穿电压(介电击穿电压)。由于按照所需的击穿电压选择性确定绝缘片材ZS的厚度，因此可容易且正确地增大初级线圈和次级线圈之间的击穿电压(介电击穿电压)。当例如规格需要初级线圈和次级线圈之间的击穿电压具有高电平时，按照规格增大绝缘片材ZS的厚度，从而允许提供满足规格的半导体装置(半导体封装)。
然而，根据本发明的发明人进行的研究，如以上参照以上研究例描述的，当由于以上凹陷DS导致的以上空隙VD(参见上述的图40)形成在具有半导体芯片CP101和CP102经由绝缘片材ZS堆叠的构造的半导体封装中的与凹陷DS相邻的位置时，绝缘片材ZS有可能剥离半导体芯片CP101和CP102。绝缘片材ZS的剥离造成半导体芯片CP101中的线圈和半导体芯片CP102中的线圈之间的击穿电压(介电击穿电压)减小。这导致半导体封装的可靠性劣化。
本实施例的另一个主要特性特征在于，设置(产生)半导体芯片CP1的步骤和设置(产生)半导体芯片CP2的步骤中的每个包括将绝缘膜PA的上表面平坦化的步骤。也就是说，当制造半导体芯片CP1时，执行将绝缘膜PA的上表面平坦化的过程，并且当制造半导体芯片CP2时，执行将绝缘膜PA的上表面平坦化的过程。
这样可抑制或防止在半导体芯片CP1和CP2中的每个的最上层绝缘膜PA的上表面中形成诸如以上凹陷DS的凹陷。因此，可以抑制或防止由于绝缘膜PA的上表面的凹陷(或不平坦)而导致在半导体芯片CP1和CP2中的每个的绝缘膜PA和绝缘片材ZS之间形成诸如以上空隙VD的空隙，从而抑制或防止绝缘片材ZS剥离半导体芯片CP1和CP2。因此，可以提高半导体装置(半导体封装)的可靠性。
也就是说，在不像本实施例(对应于图38中的研究例)中一样不执行将绝缘膜PA的上表面平坦化的步骤的情况下，在半导体芯片(CP101或CP102)的最上层绝缘膜PA的上表面中形成以上凹陷DS。相比之下，在本实施例中，执行将绝缘膜PA的上表面平坦化的步骤，从而去除半导体芯片CP1和CP2中的每个的最上层绝缘膜PA的上表面的凹陷或不平坦并且将最上层绝缘膜PA的上表面平坦化。因此，相比于不执行将绝缘膜PA的上表面平坦化的步骤的情况(对应于上述图38中的研究例)，在执行将绝缘膜PA的上表面平坦化的步骤的情况(对应于本实施例)下，半导体芯片CP1和CP2中的每个的最上层绝缘膜PA的上表面的平坦性较高，半导体芯片CP1和CP2中的每个的最上层绝缘膜PA的上表面的凹陷或不平坦较小。
当在绝缘膜PA与绝缘片材ZS重叠的区域的上表面中形成凹陷时，在绝缘片材ZS和绝缘膜PA之间的与凹陷相邻的位置可形成空隙。随着绝缘膜PA的上表面的凹陷减小，在绝缘片材ZS和绝缘膜PA之间不太可能形成空隙。因此，在抑制或防止在绝缘片材ZS和绝缘膜PA之间形成空隙时，增强绝缘膜PA的上表面的平坦性极其重要。当由于绝缘膜PA的上表面的凹陷而导致在绝缘片材ZS和绝缘膜PA之间形成空隙时，绝缘片材ZS有可能从空隙开始剥离半导体芯片中的每个的绝缘膜PA。这样造成半导体装置的可靠性劣化，如以上研究例中描述的。因此，在提高半导体装置的可靠性时，防止在绝缘片材ZS和绝缘膜PA之间形成空隙极其重要。在本实施例中，在制造半导体芯片CP1和CP2期间，执行将绝缘膜PA的上表面平坦化的过程。这样可减小绝缘膜PA的上表面中形成的凹陷的尺寸(高度)，从而抑制或防止由于绝缘膜PA的上表面的凹陷(或不平坦)而导致在半导体芯片CP1和CP2中的每个的绝缘膜PA和绝缘片材ZS之间形成空隙。因此，可以抑制或防止绝缘片材ZS剥离其中半导体芯片CP1和CP2经由绝缘片材ZS堆叠的半导体装置中的半导体芯片CP1和CP2，从而提高半导体装置的可靠性。
如上所述，本发明的发明人执行如以上部分“关于本发明的发明人的研究”中描述的这种研究。结果，本发明的发明人在制造半导体芯片CP1和CP2的过程中引入了将绝缘膜PA的上表面平坦化的步骤。通常，不需要半导体芯片的上表面的平坦性，因此，不需要执行确保最上层绝缘膜的平坦性的过程。当考虑减少制造步骤的数量时，执行将最上层绝缘膜平坦化的过程是不利的。然而，本发明的发明人已经研究了将两个半导体芯片经由绝缘片材堆叠并且将形成在半导体芯片中的相应线圈彼此磁耦合从而传输信号的技术，并且已经发现当在半导体芯片的最上层绝缘膜(PA)中形成以上凹陷DS时，出现绝缘片材(ZS)的剥离，致使半导体装置(半导体封装)的可靠性劣化。发现此问题造成本发明的发明人注意到，在半导体芯片的最上层绝缘膜(PA)中不形成诸如以上凹陷DS的凹陷。结果，本发明的发明人已经在制造半导体芯片CP1和CP2的过程中引入了将绝缘膜PA的上表面平坦化的步骤。因此，可以说，发现以上问题造成在制造半导体芯片CP1和CP2的过程中引入了将绝缘膜PA的上表面平坦化的步骤。
另外，在本实施例中，在半导体芯片CP1中形成线圈CL1a和CL2a，而在半导体芯片CP2中形成线圈CL1b和CL2b。半导体芯片CP1中的线圈CL1a磁耦合到半导体芯片CP2中的线圈CL1b，而半导体芯片CP1中的线圈CL2a磁耦合到半导体芯片CP2中的线圈CL2b。也就是说，半导体芯片CP1和CP2之间的信号传输路径只是贯穿磁耦合线圈的路径，所述磁耦合线圈源自包括贯穿线圈CL1a和CL1b的路径和贯穿线圈CL2a和CL2b的路径的两个系统。
然而，在半导体芯片CP1和CP2之间的信号传输路径(贯穿磁耦合线圈的传输路径)不限于两个系统。例如，还可以省去在半导体芯片CP1中形成线圈CL2a，省去在半导体芯片CP2中形成线圈CL2b，将半导体芯片CP1中的线圈CL1a与半导体芯片CP2中的线圈CL1b磁耦合，并且经由磁耦合的线圈CL1a和CL1b在半导体芯片CP1和CP2之间传输信号。在这种情况下，半导体芯片CP1和CP2之间的信号传输路径(贯穿磁耦合线圈的传输路径)源自一个系统。可供选择地，还可以在半导体芯片CP1中形成三个或更多个线圈，在半导体芯片CP2中形成三个或更多个线圈，将半导体芯片CP1中的单个线圈与半导体芯片CP2中的单个线圈磁耦合，并且经由磁耦合线圈在半导体芯片CP1和CP2之间传输信号。在这种情况下，半导体芯片CP1和CP2之间的信号传输路径(贯穿磁耦合线圈的传输路径)源自三个或更多个系统。
(实施例2)
实施例2与上述实施例1的共同之处在于，当制造半导体芯片CP1和CP2时执行将绝缘膜PA的上表面平坦化的过程(步骤)。然而，实施例2使用与上述实施例1中的方法不同的用于将绝缘膜PA的上表面平坦化的过程的特定方法。
也就是说，在上述实施例1中，在绝缘膜PA中的每个上，形成掩膜层(对应于以上的光致抗蚀剂图案PR1)。然后，通过使用掩膜层作为蚀刻掩膜对绝缘膜PA进行回蚀，将绝缘膜PA的上表面平坦化。也就是说，在上述实施例1中，将绝缘膜PA的上表面平坦化的步骤包括在绝缘膜PA上形成掩膜层(对应于以上的光致抗蚀剂图案PR1)的步骤和使用掩膜层作为蚀刻掩膜对绝缘膜PA进行回蚀的步骤。
另一方面，在实施例2中，在将绝缘膜PA的上表面平坦化的过程(步骤)中，绝缘膜PA的上表面被抛光，从而平坦化。更具体地讲，使用进行平坦化的CMP方法将绝缘膜PA的上表面平坦化。
参照上述图32和图41，将具体描述实施例2中的将绝缘膜PA的上表面平坦化的构成。图41是实施例2中的半导体芯片CP在其制造过程期间的主要部分的剖视图，示出与上述实施例1中的上述图20至图36对应的剖视图。图41是上述图32之后的、半导体芯片CP1在其制造过程期间的主要部分剖视图。
直到执行形成绝缘膜PA2的步骤以得到上述图32中的结构之前，实施例2中的半导体芯片CP的制造过程与上述实施例1中的制造过程基本上相同。
虽然在上述实施例中绝缘膜PA2优选地是树脂膜，但在实施例2中绝缘膜PA2优选地是二氧化硅膜。可使用CVD方法等形成用于形成绝缘膜PA2的二氧化硅膜。可控制形成的绝缘膜PA2的膜厚度，使其与上述实施例1中的大约相同。
在实施例2中，同样，绝缘膜PA1和PA2以与上述实施例1中相同的方式形成，除了绝缘膜PA2的材料和沉积绝缘膜PA2的方法不同之外。这样实现了以下状态：以与上述实施例1中相同的方式，在层间绝缘膜IL4上，形成绝缘膜PA以覆盖布线M4、焊盘PD、线圈CL1和LC2和密封环布线M4a，绝缘膜PA由包括绝缘膜PA1和绝缘膜PA1上的绝缘膜PA2的层叠膜制成。
在这个阶段，还不执行将绝缘膜PA的上表面平坦化的过程。因此，在实施例2中，同样，以与上述实施例1相同的方式，在绝缘膜PA的上表面中，形成反映下面的金属图案(本文中包括焊盘PD、布线M4、线圈布线CW和密封环布线M4a)的凹陷DS。凹陷DS的尺寸(高度)h1与下面的金属图案(本文中包括焊盘PD、布线M4、线圈布线CW和密封环布线M4a)的厚度T1基本上相同。
接下来，在实施例2中，同样，执行将绝缘膜PA的上表面平坦化的过程。然而，用于将绝缘膜PA的上表面平坦化的过程的特定方法不同于上述实施例1中的方法。
也就是说，在实施例2中，通过将绝缘膜PA的上表面(即，绝缘膜PA2的上表面)抛光，将绝缘膜PA的上表面平坦化。图41示出执行抛光过程之后的阶段。此时，CMP方法可适宜用于抛光。执行抛光过程，以将绝缘膜PA的上表面平坦化并且增强绝缘膜PA的上表面的平坦性。因此，优选地控制绝缘膜PA(具体地讲，绝缘膜PA2)的抛光量(被抛光部分的厚度)，使其与执行抛光过程之前的阶段的凹陷DS的尺寸h1大约相同或者大于h1。
在暴露绝缘膜PA1之前终止抛光过程，以防止绝缘膜PA2被过度抛光，从而防止绝缘膜PA1被暴露。由于凹陷DS的尺寸h1与以上厚度T1大约相同，因此控制形成的绝缘膜PA2的膜厚度，使其大于金属图案的以上厚度T1。由于绝缘膜PA2的抛光量(其被抛光部分的厚度)小于形成的绝缘膜PA2的膜厚度，因此即使在抛光过程之后，绝缘膜PA2也保持成层。
在执行抛光过程之前，在绝缘膜PA的上表面中，存在由下面的金属图案(包括布线M4、焊盘PD、线圈布线CW和密封环布线M4a)导致的凹陷DS(或不平坦)。然而，通过执行抛光过程，将绝缘膜PA的上表面平坦化。也就是说，在执行抛光过程之后，执行抛光过程之前的绝缘膜PA的上表面的凹陷(或不平坦)减少，从而导致绝缘膜PA的上表面的平坦性增强。换句话讲，相比于执行抛光过程之前，在执行抛光过程之后，绝缘膜PA的上表面中形成的凹陷的尺寸(高度)较小。也就是说，通过执行抛光过程，绝缘膜PA的上表面被平坦化，从而导致在绝缘膜PA的上表面中不形成反映下面的金属图案的凹陷DS的状态。否则，即使当在绝缘膜PA的上表面中形成凹陷时，凹陷的尺寸(高度)小于抛光过程之前的凹陷DS的高度h1。
因此，执行将绝缘膜PA的上表面平坦化的过程。
实施例2中的后续步骤与上述实施例1中的相同。以与上述实施例1中相同的方式，执行在绝缘膜PA中形成以上开口OP的步骤(参照上述图36描述的步骤)和后续步骤，但本文中省略了对其的图示和重复描述。
在图2中，同样，设置(产生)半导体芯片CP1的步骤和设置(产生)半导体芯片CP2的步骤中的每个包括将绝缘膜PA的上表面平坦化的步骤。也就是说，在制造半导体芯片CP1期间，执行将绝缘膜PA的上表面平坦化的过程，并且在制造半导体芯片CP2期间，同样，执行将绝缘膜PA的上表面平坦化的过程。
通过在制造半导体芯片CP1和CP2中的每个期间执行将绝缘膜PA的上表面平坦化的过程(步骤)，绝缘膜PA的上表面中形成的凹陷的尺寸(高度)可减小。这样可抑制或防止由于绝缘膜PA的上表面的凹陷(或不平坦)而导致在半导体芯片CP1和CP2中的每个的绝缘膜PA和绝缘片材ZS之间形成空隙。结果，可以抑制或防止绝缘片材ZS剥离其中半导体芯片CP1和CP2经由绝缘片材ZS堆叠的半导体装置(半导体封装)中的半导体芯片CP1和CP2，从而提高半导体装置的可靠性。
在上述实施例1中，使用回蚀过程作为将绝缘膜PA的上表面平坦化的过程，而在实施例2中，使用抛光过程作为将绝缘膜PA的上表面平坦化的过程。就增强绝缘膜PA的平坦性而言，抛光过程优于回蚀过程。因此，相比于上述实施例1中，在实施例2中，半导体芯片CP1和CP2中的每个中的绝缘膜PA的上表面的平坦性更有可能增强。为了使绝缘膜ZS剥离半导体芯片CP1和CP2中的每个的绝缘膜PA的可能性降至最低，将半导体芯片CP1和CP2中的每个的绝缘膜PA的上表面的平坦性增至最大是有利的。作为将绝缘膜PA的上表面平坦化的过程，实施例2使用更有可能增强平坦性的抛光过程。这样可更可靠地增强半导体芯片CP1和CP2中的每个的绝缘膜PA的上表面的平坦性，因此更可靠地抑制或防止绝缘片材ZS剥离半导体芯片CP1和CP2。因此，可以进一步提高半导体装置的可靠性。
然而，容易对相当硬的膜执行抛光过程，但难以对软膜执行抛光过程。另一方面，可对硬膜或软膜正确地执行回蚀过程，只要蚀刻条件(诸如，蚀刻气体的类型和流速)被成功设定。作为半导体芯片的最外膜(本文中，绝缘膜PA2)，树脂膜或二氧化硅膜是优选的，但树脂膜比二氧化硅膜软。也就是说，二氧化硅膜适于抛光过程，而树脂膜不太适于抛光过程。
因此，在绝缘膜PA2是树脂膜(例如，聚酰亚胺膜)的情况下，上述实施例1更优选地应用于该情况。通过这样做，即使当绝缘膜PA2是软树脂膜时，可通过回蚀过程将绝缘膜PA2的上表面平坦化。因此，可以抑制或防止绝缘片材ZS剥离半导体芯片CP1和CP2并且得到提高半导体装置的可靠性的效果。
另一方面，当绝缘膜PA2是二氧化硅膜时，可以确保有足够的硬度允许正确执行抛光过程。因此，实施例2优选地应用于该过程。这样允许抛光过程进一步增强绝缘膜PA的上表面的平坦性。因此，可以进一步改进抑制或防止绝缘片材ZS剥离半导体芯片CP1和CP2的效果并且进一步提高半导体装置的可靠性。
因此，当绝缘膜PA包括树脂膜并且树脂膜是在将绝缘膜PA平坦化的步骤中经受平坦化过程的目标时，优选地使用回蚀过程作为平坦化过程。另一方面，当绝缘膜PA包括二氧化硅膜并且该二氧化硅膜是在将绝缘膜PA平坦化的步骤中经受平坦化过程的目标时，优选地使用回蚀过程作为平坦化过程。
虽然之前基于本发明的发明人实现的本发明的实施例具体描述了本发明，但本发明不限于以上的实施例。应该理解，在不脱离本发明的主旨的范围内，可在本发明中进行各种变化和修改。