沟槽功率器件及制作方法与流程

技术特征：

1.一种沟槽功率器件的制作方法，包括：

提供半导体衬底；

在所述半导体衬底上依次形成第一阻止层、第二阻止层及第三阻止层；

刻蚀所述第三阻止层、第二阻止层、第一阻止层及部分半导体衬底以形成第一沟槽和第二沟槽；

在所述半导体衬底中所述第一沟槽和第二沟槽的侧壁和底壁上生长栅介电层；

在所述第一沟槽及第二沟槽中形成栅极材料层，去除第三阻止层，所述栅极材料层具有高于所述第二阻止层的一部分；

氧化栅极材料层，使得所述栅极材料层高于所述第二阻止层的一部分产生第二氧化层，且所述第二氧化层覆盖部分第二阻止层；

去除所述第二阻止层中未被所述第二氧化层覆盖的部分；

在所述半导体衬底中第一沟槽和第二沟槽两侧形成P阱；

在所述半导体衬底中第一沟槽和第二沟槽两侧所述P阱上形成N型区；

紧靠所述第二氧化层的侧壁及被所述第二氧化层覆盖的第二阻止层的侧壁形成侧墙；

在所述半导体衬底上形成覆盖介质层；

刻蚀所述覆盖介质层至所述半导体衬底中，形成接触孔，所述接触孔位于第一沟槽两侧和第二沟槽中；以及

在所述接触孔底部形成P型区。

2.如权利要求1所述的沟槽功率器件的制作方法，其特征在于，所述第一阻止层、第二阻止层及第三阻止层的材料为二氧化硅、氮化硅、氮氧化硅、多晶硅的一种或组合。

3.如权利要求1或2所述的沟槽功率器件的制作方法，其特征在于，所述第一阻止层的厚度为所述第二阻止层的厚度为所述第三阻止层的厚度为

4.如权利要求3所述的沟槽功率器件的制作方法，其特征在于，所述第一沟槽的宽度为0.05μm-1μm，深度为0.1μm-10μm；所述第二沟槽的宽度为0.5μm-5μm，深度为0.1μm-50μm。

5.如权利要求1所述的沟槽功率器件的制作方法，其特征在于，在形成第一沟槽和第二沟槽之后，在生长栅介电层之前，还包括：

在所述半导体衬底中所述第一沟槽和第二沟槽的侧壁和底壁形成第一氧化层；

去除所述第一氧化层。

6.如权利要求1所述的沟槽功率器件的制作方法，其特征在于，在所述第一沟槽及第二沟槽中形成栅极材料层之后，在去除第三阻止层之前，还包括：

去除淀积时产生在所述第三阻止层表面上的栅极材料层，使所述栅极材料层的上表面与所述第三阻止层的上表面齐平。

7.如权利要求1所述的沟槽功率器件的制作方法，其特征在于，采用湿法氧化工艺形成所述第二氧化层。

8.如权利要求1所述的沟槽功率器件的制作方法，其特征在于，所述第二氧化层厚度为

9.如权利要求1所述的沟槽功率器件的制作方法，其特征在于，所述紧靠所述第二氧化层的侧壁及被所述第二氧化层覆盖的第二阻止层的侧壁形成侧墙包括：

在所述第二氧化层及被所述第二氧化层覆盖的第二阻止层之间形成第四阻止层；

回刻所述第四阻止层，以形成所述侧墙。

10.如权利要求9所述的沟槽功率器件的制作方法，其特征在于，所述第四阻止层的材料为二氧化硅、氮化硅、氮氧化硅、多晶硅的一种或组合，所述第四阻止层的厚度为

11.如权利要求9所述的沟槽功率器件的制作方法，其特征在于，所述回刻为采用各项同性干法刻蚀。

12.如权利要求9所述的沟槽功率器件的制作方法，其特征在于，所述侧墙具有圆滑侧壁且呈上窄下宽状结构。

13.如权利要求1所述的沟槽功率器件的制作方法，其特征在于，所述覆盖介质层包括覆盖所述半导体衬底的第一介质层。

14.如权利要求13所述的沟槽功率器件的制作方法，其特征在于，所述覆盖介质层还包括覆盖所述第一介质层的第二介质层。

15.如权利要求14所述的沟槽功率器件的制作方法，其特征在于，所述第一介质层的材料为不掺杂的二氧化硅、氮化硅、氮氧化硅的一种或多种组合；所述第二介质层的材料为硼磷硅玻璃。

16.如权利要求10所述的沟槽功率器件的制作方法，其特征在于，所述第一介质层和第二介质层皆由化学气相沉积工艺形成。

17.如权利要求12所述的沟槽功率器件的制作方法，其特征在于，形成所述第二介质层的反应源气包括SiH₄、B₂H₆和/或PH₃；所述第二介质层中硼的质量百分比为1～5％，磷的质量百分比为2～6％。

18.如权利要求10所述的沟槽功率器件的制作方法，其特征在于，所述第一介质层的厚度为所述第二介质层的厚度为

19.如权利要求1所述的沟槽功率器件的制作方法，其特征在于，所述接触孔的侧壁与底壁的延长线呈80°-89°角，所述接触孔的深度小于等于1μm。

20.如权利要求1所述的沟槽功率器件的制作方法，其特征在于，在所述接触孔底部形成P型区之后，还包括：

在所述覆盖介质层上形成金属层，所述金属层填充所述接触孔；以及

在所述金属层上形成钝化层。

21.一种沟槽功率器件，包括：

半导体衬底；

位于所述半导体衬底上的第一阻止层；

位于所述第一阻止层上的第二阻止层；

贯穿所述第二阻止层、第一阻止层并延伸至所述半导体衬底中的第一沟槽和第二沟槽；

位于所述半导体衬底中所述第一沟槽和第二沟槽的侧壁和底壁的栅介电层；

位于所述第一沟槽和第二沟槽中的栅极材料层；

位于所述第二阻止层及所述栅极材料层上的第二氧化层；

位于所述半导体衬底中第一沟槽和第二沟槽两侧的P阱；

位于所述半导体衬底中第一沟槽和第二沟槽两侧所述P阱上的N型区；

位于所述第一阻止层上、紧靠所述第二阻止层的侧壁及第二氧化层的侧壁的侧墙；

位于所述半导体衬底上的覆盖介质层；

接触孔，所述接触孔位于所述第一沟槽两侧贯穿所述覆盖介质层、第一阻止层并延伸至所述半导体衬底中，以及位于所述第二沟槽中延伸至所述栅极材料层中；

位于所述接触孔底部的P型区。

22.如权利要求21所述的沟槽功率器件，其特征在于，所述第一阻止层的厚度为所述第二阻止层的厚度为

23.如权利要求21所述的沟槽功率器件，其特征在于，所述第一阻止层及第二阻止层的材料为二氧化硅、氮化硅、氮氧化硅、多晶硅的一种或组合。

24.如权利要求21所述的沟槽功率器件，其特征在于，所述第一沟槽的宽度为0.05μm-1μm，深度为0.1μm-10μm；所述第二沟槽的宽度为0.5μm-5μm，深度为0.1μm-50μm。

25.如权利要求21所述的沟槽功率器件，其特征在于，所述第二氧化层厚度为

26.如权利要求21所述的沟槽功率器件，其特征在于，所述覆盖介质层包括覆盖所述半导体衬底的第一介质层。

27.如权利要求26所述的沟槽功率器件，其特征在于，所述覆盖介质层还包括覆盖所述第一介质层的第二介质层。

28.如权利要求27所述的沟槽功率器件，其特征在于，所述第一介质层的材料为不掺杂的二氧化硅、氮化硅、氮氧化硅的一种或多种组合；所述第二介质层的材料为硼磷硅玻璃。

29.如权利要求27所述的沟槽功率器件，其特征在于，所述第二介质层中硼的质量百分比为1～5％，磷的质量百分比为2～6％。

30.如权利要求27所述的沟槽功率器件，其特征在于，所述第一介质层的厚度为所述第二介质层的厚度为

31.如权利要求21所述的沟槽功率器件，其特征在于，所述侧墙具有圆滑侧壁且呈上窄下宽状结构。

32.如权利要求21所述的沟槽功率器件，其特征在于，所述接触孔的侧壁与底壁的延长线呈80°-89°角，所述接触孔位于所述半导体衬底中的深度小于等于1μm。

33.如权利要求21所述的沟槽功率器件，其特征在于，还包括：

位于所述覆盖介质层上的金属层，所述金属层填充所述接触孔；以及

位于所述金属层上的钝化层。