技术特征：
技术总结
本发明公开一种沟槽式功率半导体元件及其制造方法。沟槽式功率半导体元件的栅极结构包括栅绝缘层、叠层以及栅极。栅绝缘层覆盖沟槽的内壁面，叠层覆盖栅绝缘层的下半部。栅极位于沟槽内，并通过栅绝缘层与叠层和外延层隔离。栅极包括一被叠层围绕的下掺杂区以及一位于叠层及下掺杂区上的上掺杂区，上掺杂区与下掺杂区之间形成一PN接面，且上掺杂区内的杂质浓度是由上掺杂区的外围朝上掺杂区的内部递减。由于PN接面在逆向偏压下可产生和寄生电容串联的接面电容，因此可降低栅极/漏极的等效电容。
技术研发人员：许修文
受保护的技术使用者：帅群微电子股份有限公司
技术研发日：2016.09.09
技术公布日：2018.03.16