制作半导体元件的方法与流程
本揭露是有关一种半导体元件，且特别是提供一种半导体元件及其制作方法。
背景技术：
于原子层蚀刻(atomiclayeretching；ale)制程的每一循环期间，ale制程是用以移除材料薄层的蚀刻制程。被移除的层厚度一般大约为一至数个原子厚。蚀刻物是设置于欲蚀刻材料的表面的顶层上。蚀刻物是与欲蚀刻材料的表面原子键结。为了移除蚀刻层与键结至蚀刻层的原子，电荷离子撞击是被导引至蚀刻层。偕同一控制的离子束撞击与蚀刻物，通过ale制程的每一循环，要求的原子级厚度是被移除。ale制程是重复进行，直至材料要求的数量由欲蚀刻的材料上被移除。
技术实现要素：
一实施例为一种制作半导体元件的方法。此方法包含形成源极/漏极特征于基材，并在栅极结构的相对侧上。然后，形成蚀刻停止层于这些源极/漏极特征上，并沉积介电层于蚀刻停止层上。接着，进行具有第一操作参数值的第一原子层蚀刻于介电层上，以形成开口的第一部分；以及进行具有第二操作参数值的第二原子层蚀刻制程，以延伸此开口，而暴露出源极/漏极特征。其中，第一操作参数值是不同于第二操作参数值。
附图说明
从以下结合所附附图所做的详细描述，可对本揭露的态样有更佳的了解。需注意的是，根据业界的标准实务，各特征并未依比例绘示。事实上，为了使讨论更为清楚，各特征的尺寸可任意地增加或减少。
图1a是绘示依据一或多个实施例的包含形成开口的步骤的制作半导体元件的方法的流程图；
图1b是绘示依据一或多个实施例的通过进行原子层蚀刻制程形成开口的方法的流程图；
图2a至图2h是绘示依据一或多个实施例的具有接触开口的半导体元件于制程的各阶段的剖视图；
图3a至图3b是绘示依据一或多个实施例的具有接触开口的另一半导体元件于制程的各阶段的剖视图；
图4是绘示依据一或多个实施例的半导体元件的剖视图。
具体实施方式
以下的揭露提供了许多不同的实施例或例子，以实施发明的不同特征。以下所描述的构件与安排的特定例子是用以简化本揭露。这些仅为例子，并非用以做为限制。
在用以形成接触或介层窗开口的一些方法中，于用以形成开口的蚀刻制程完成后，残余物残留于开口中。此残余物阻挡传导特征的一部分，其中传导特征的此部分是通过开口暴露。内连接是透过接触/介层窗结构形成，且电性连接传导特征，其中由于内连接与传导特征间的接触面积减少，此传导特征显示出电流流动的阻抗增加。具有不同操作参数的原子层蚀刻(atomiclayeretching；ale)的合并可用以减少形成开口后所残留的残余物的数量。第一ale制程是用以暴露出下方的传导特征的一部分，然后接续的ale制程有助于移除第一ale制程后所残留的残余物。相对于其他方法，残余物减少的数量可降低内连接与传导特征间的接触阻抗。
图1a是绘示依据一或多个实施例的包含形成开口的步骤的制作半导体元件的方法的流程图。在一些实施例中，半导体元件是场效晶体管(fieldeffecttransistor；fet)。在一些实施例中，开口暴露出半导体元件的源极或漏极特征，且此开口称之为接触开口。在一些实施例中，名词“场效晶体管”归类为鳍片式场效晶体管(finfieldeffecttransistor；finfet)。在一些实施例中，名词“场效晶体管”归类为平面型金属氧化物半导体场效晶体管(metal-oxide-semiconductorfieldeffecttransitor；mosfet)。其他晶体管结构与类似的结构，例如三栅极场效晶体管、围绕式栅极场效晶体管，或者纳米线或穿隧场效晶体管，是包含于本描述的范围内。fet是包含于互补式金属氧化物半导体场效晶体管(cmos)集成电路(integratedcircuit；ic)、记忆胞或一些实施例的其他结构之中。在至少一实施例中，fet的间距是小于70纳米(nm)。图2a至图2h是绘示依据一或多个实施例的具有接触开口的半导体元件于制程的各阶段的剖视图。
方法100a包含操作110，其中栅极结构和间隙壁形成于基材上。此栅极结构是位于基材的顶表面。这些间隙壁邻接栅极结构相对的侧壁。在一些实施例中，栅极结构包含虚设栅极结构。在一些实施例中，栅极结构包含栅极介电层。在一些实施例中，栅极结构包含栅极电极层。在一些实施例中，间隙壁包含氧化硅、氮化硅或其他适当的材料。在一些实施例中，间隙壁包含氧化层-氮硅化合物-氧化层(oxide-nitride-oxide；ono)结构。
图2a是绘示依据一或多个实施例于操作110后的半导体元件200的剖视图。半导体元件200包含基材202。栅极结构204是位于基材202上。栅极结构204包含第一介电部分206，且此第一介电部分206是位于基材202上。在一些实施例中，第一介电部分206称之为介面层。第二介电部分208是位于第一介电部分206的顶表面。在一些实施例中，第二介电部分208称之为栅极介电层。第二介电部分208具有不同于u型的形状，如矩形形状。在一些实施例中，第二介电部分208具有矩形形状时，传导材料210直接接触间隙壁214。传导材料210是位于第二介电部分208的至少一部分上。在一些实施例中，传导材料210称的为栅极电极。栅极覆盖层212是位于传导材料210上。栅极覆盖层212亦延伸于第二介电部分208的顶部上，故栅极覆盖层212直接接触第二介电部分208。这些间隙壁214邻接栅极结构204的侧壁并接触基材202的顶表面。间隙壁214接触第一介电部分206、第二介电部分208与栅极覆盖层212。第二介电部分208分开传导材料210与间隙壁214。
在至少一实施例中，基材202是硅基材。在一些实施例中，基材202是绝缘体覆硅(silicononinsulator；soi)基材，或者蓝宝石基底硅(silicinonsapphire；sos)基材。在各种实施例中，基材202包含适当的元素半导体，例如：锗或钻石；适当的化合物半导体，例如：碳化硅、氮化镓、砷化镓或磷化铟；或者适当的合金半导体，例如：硅锗、硅锡、铝砷化镓或磷砷化镓。在一些实施例中，基材202包含掺杂磊晶层、梯度半导体层，及/或还包含至少一有机材料。在至少一实施例中，基材202包含主动区与隔离区，例如：浅沟渠隔离(shallowtrenchisolation；sti)。如一例子，sti的形成包含光微影制程，形成沟渠于基材202的蚀刻制程，及以一或多种介电材料填满沟渠的沉积制程。
在至少一实施例中，栅极结构204包含，如多晶硅、金属化合物、传导合金、传导高分子或其他适当的栅极材料。在一些实施例中，栅极结构204是通过包含沉积、光微影与蚀刻制程的程序形成。在一些实施例中，沉积制程包含化学汽相沉积(chemicalvapordeposition；cvd)、物理汽相沉积(physicalvapordeposition；pvd)、原子层沉积(atomiclayerdeposition；ald)、其他适当的制程及/或上述制程的任意组合。在一些实施例中，光微影制程包含光阻涂布、软烤、光罩对准、曝光、曝后烤、光阻显影、水洗与干燥。在一些实施例中，蚀刻制程包含湿式蚀刻、干式蚀刻及/或其他蚀刻方法。
栅极结构204包含一多层结构。第一介电部分206包含氧化硅、氮化硅、氮氧化硅、碳化硅或其他适当的绝缘材料的第一层。在至少一实施例中，第一介电部分206经由热氧化方法形成于基材202的顶表面。在一或多个实施例中，第一介电部分206沉积于基材202的顶表面上。在一些实施例中，第一介电部分206包含高介电常数(high-k)介电材料的第二层。高介电常数介电材料包含具有介电常数大于二氧化硅的材料，例如：金属氧化物，举例而言：hfo2或zro2。第一介电部分206具有范围为5埃
在一些例子中，第二介电部分208包含高介电常数介电材料。第二介电部分208包含范围为
传导材料210是位于由第二介电部分208所定义的凹孔内。在一些实施例中，传导材料210直接沉积于第一介电部分206上。在一些实施例中，传导材料210是多晶硅。在一些实施例中，传导材料210包含不同的材料，例如：钛、镍或钽，且传导材料210具有适合于p型元件或n型元件的工作函数。
栅极覆盖层212包含介电材料。在一些实施例中，栅极覆盖层212具有相同于第一介电部分206或第二介电部分208的至少一者的材料。在一些实施例中，栅极覆盖层212具有不同于第一介电部分206或第二介电部分208的两者的材料。栅极覆盖层212保护传导材料210，而可避免后续于接触蚀刻制程期间的损害，在一些例子中。在一些实施例中，于的后蚀刻制程的期间，栅极覆盖层212的蚀刻的角度取决于蚀刻物的性质与栅极覆盖层212的材料。举例而言，接触结构是连接源极或漏极区域的硅化物部分、间隙壁与覆盖层212。要求的电性连接仅可连接至源极或漏极区域的硅化物部分，故对于接触未对准的宽容度是较大的。在一些实施例中，栅极结构204是利用后栅极(gate-last)制程形成。
间隙壁214是于栅极结构204的相对侧上。这些间隙壁214包含介电材料，例如：氧化硅、氮化硅、氮氧化硅、碳化硅或上述材料的任意混合。在至少一实施例中，间隙壁214称之为第一栅极间隙壁。在一些实施例中，间隙壁214亦称之为偏移间隙壁。在一或多个实施例中，由栅极结构204的侧壁起算，间隙壁214的蚀刻的厚度的范围实质为1nm至50nm，以达成不同制程的临界尺寸。若间隙壁214的厚度太薄或太厚，后续的制程将被影响，在一些例子中。在一或多个实施例中，每一个间隙壁214具有范围实质为1nm至6nm的厚度。若间隙壁214的厚度太薄或太厚，源极或漏极中的掺杂物的分布将被影响，在一些例子中。在一些实施例中，间隙壁214是通过包含沉积与回蚀(etchingback)制程的程序形成。在各种实施例中，间隙壁214是通过进行等向或异向蚀刻制程来图案化。
回到图1a，方法100a接着进行操作120，其中源极/漏极特征形成于基材中，并在栅极结构的相对侧上。基材的部分是被移除，以形成凹陷于每一个间隙壁的边缘。通过填充基材中的这些凹陷，填充制程是接着被进行。在一些实施例中，于氧化垫层或牺牲氧化层移除后，这些凹陷是被蚀刻，例如：湿式蚀刻或干式蚀刻。在一些实施例中，蚀刻制程是被进行，以移除主动区的顶表面部分，例如：sti区域，其中此主动区的顶表面部分邻接隔离区。在一些实施例中，填充制程是通过磊晶或外延(epitaxial；epi)制程进行。在一些实施例中，这些凹陷是利用成长制程填充，其中此成长制程是与蚀刻制程同时进行，且成长制程的成长速度是大于蚀刻制程的蚀刻速度。在一些实施例中，这些凹陷是利用成长制程与蚀刻制程的合并填充。举例而言，材料层是于凹陷中成长，然后对成长的材料进行蚀刻制程，以移除此材料的一部分。接着，的后的成长制程是进行于蚀刻后的材料，直至凹陷中的材料的要求厚度达到。在一些实施例中，成长制程持续至此材料的顶表面超过基材的顶表面。在一些实施例中，成长制程是持续至此材料的顶表面与基材的顶表面共平面。
图2b是绘示依据一或多个实施例于操作120生成凹陷后的半导体元件200的剖视图。依据蚀刻制程及/或基材202的结晶结构，这些凹陷216实质具有梯形的形状。另外或额外地，这些凹陷216具有其他形状，例如：圆形的或椭圆形的。基材202的部分是通过等向或异向蚀刻制程移除。蚀刻制程可选择性地蚀刻基材202，而不蚀刻栅极结构204与间隙壁214。在一些实施例中，蚀刻制程是利用反应式离子蚀刻(reactiveionetch；rie)、湿式蚀刻或其他适当的技术。
图2c是绘示依据一或多个实施例于操作120后的半导体元件200的剖视图。半导体材料沉积于凹陷216中，以形成源极/漏极特征218。在一些实施例中，这些源极/漏极特征218的顶表面实质与栅极结构204的底表面共平面。在一些实施例中，这些源极/漏极特征218的顶表面是高于基材202的顶表面。在一些实施例中，磊晶制程是被进行，以沉积半导体材料于这些凹陷216中。在至少一实施例中，于凹陷216中具有一厚度的半导体材料的数量少于自基材202移除的部分的数量。在至少一实施例中，为了避免源极/漏极特征的合并，半导体材料的顶表面实质低于基材202的顶表面3nm至10nm。在一些实施例中，磊晶制程包含选择性磊晶成长(selectiveepitaxygrowth；seg)制程、cvd制程、分子束磊晶(molecularbeamepitaxy；mbe)、其他适当的制程及/或上述方法的任意组合。磊晶制程利用气体的及/或液体的前驱物，且此前驱物与基材202的组成反应。在一些实施例中，这些源极/漏极特征218包含磊晶生成硅(epitaxiallygrowthsilicon；episi)、碳化硅或锗化硅。在一些例子中，对应栅极结构204的半导体元件200的源极/漏极特征218于磊晶制程期间是原位掺杂或不掺杂。当源极/漏极特征218于磊晶制程期间不掺杂，在一些例子中，这些源极/漏极特征218是于后续制程中掺杂。后续的掺杂制程是利用离子布植制程、等离子浸没离子布植制程(plasmaimmersionionimplantation；piii)制程、气体和/或固体扩散制程、其他适当的制程或上述方法的任意组合来达成。在一些实施例中，于形成源极/漏极特征218及/或于后续的制程后，源极/漏极特征218是进一步遭受退火制程。
回到图1a，方法100a接着进行操作130，其中蚀刻停止层(etchstoplayer；esl)沉积于栅极结构、这些间隙壁与这些源极/漏极特征上。在一些实施例中，esl包含相似于间隙壁的材料。在一些实施例中，esl包含不同于间隙壁的材料。在一些实施例中，一或多个额外的特征形成并插入于间隙壁与esl间。在一些实施例中，esl通过沉积介电材料来形成，且异向性地回蚀(etchingback)此介电材料，以形成间隙壁形状，或者d型。
图2d是绘示依据一或多个实施例于操作130后的半导体元件200的剖视图。在一些实施例中，esl219填充间隙壁214与源极/漏极特征218间的空间。esl219包含沿着间隙壁214的上部分220与沿着源极/漏极特征218的下部分222，其中上部分220远离基材202，且下部分222靠近基材202。在一些实施例中，esl219的上部分220亦称为第二栅极间隙壁。在一些实施例中，esl219的下部分222亦称为底蚀刻停止层。用以形成esl219的材料的例子包含氮化硅、氧化硅、氮氧化硅、碳化硅、其他适当的材料及/或上述材料的任意混合。在一些实施例中，esl219是利用cvd制程、pvd制程、ald制程、分子层沉积(molecularlayerdeposition；mld)、其他适当的制程及/或上述制程的任意组合。
在至少一实施例中，操作130包含一或多个循环的沉积-蚀刻-沉积(deposition-etch-deposition；ded)程序，直至esl219的上部分220的要求厚度t1达到。沉积与蚀刻制程的复合的循环可具有相同或不同的制程参数。要求的厚度t1包含范围实质为1nm至5nm的厚度。若要求的厚度t1太薄或太厚，源极/漏极特征218中的掺杂物的分布将受到影响，在一些例子中。ded程序的第一沉积制程形成邻接间隙壁214的上部分220，栅极结构204上的顶部分221，与源极/漏极特征218上的第二部分。在一些实施例中，第一沉积通过热氧化方法形成。ded程序的蚀刻制程移除第二部分，当在一些例子中，上部分220的至少一部分残留于间隙壁214的侧壁且形成间隙壁形状。ded程序的第二沉积制程形成下部分222，直至下部分222的要求厚度t2达到。要求的厚度t2包含范围实质为1nm至5nm的厚度。若要求的厚度t2太薄，举例而言，作为蚀刻停止层的功能将失效。若要求的厚度t2太厚，在一些例子中，蚀刻诱发的非预期损害的风险将增加。
回到图1a，方法100a接着进行操作140，其中介电层沉积于栅极结构的顶部，并位于esl之上。在一些实施例中，介电层称为层间介电(inter-layerdielectric；ild)层。在一些实施例中，介电层通过cvd、pvd、ald、高密度等离子(highdensityplasma；hdp)、旋涂式介电材料(spin-on-dielectric)制程、其他适当的制程及/或上述制程的任意组合沉积。
图2e是绘示依据一或多个实施例于操作140后的半导体元件200的剖视图。ild224沉积于esl219的顶部分221、上部分220与下部分222。ild224填充于栅极结构204与邻接的栅极结构间的间隔中。在一些实施例中，ild224包含隔离材料，例如：氧化硅、氮化硅、未掺杂的硅玻璃(undopedsilicateglass；usg)、硼硅玻璃(boro-silicateglass；bsg)、低介电常数材料、四乙氧基硅烷(tetraethylorthosilicate；teos)、其他适当的材料及/或上述材料的任意组合。在一些实施例中，ild224是被平坦化，以与栅极结构204的顶表面共平面。举例而言，在一些实施例中，ild224通过化学机械平坦化(chemicalmechanicalplanarization；cmp)，以移除ild224的部分。cmp是用以移除esl219的顶部分221，以暴露出栅极结构204的栅极覆盖层212。在各种实施例中，其他平坦化技术是被使用，例如：蚀刻制程。于进行平坦化制程后，栅极覆盖层212残留于传导材料210上，且介于间隙壁214之间。在一些例子中，ild224具有范围实质为50nm至120nm的厚度。若ild224的厚度太厚，在一些例子中，接触轮廓将难以维持。若ild224的厚度太薄，在一些例子中，栅极结构204于平坦化制程期间将被损坏。于后栅极制造制程中，虚设介电层及/或虚设栅极结构是预先形成，且于此虚设介电层及/或虚设栅极结构形成后，cmos制程是随之进行，直至ild224沉积。
回到图1a，方法100接着进行操作150，其中原子层蚀刻(atomiclayeretching；ale)制程是进行，以蚀刻介电层中的开口与esl，而暴露出源极/漏极特征。这些开口是通过光微影制程定义。依据ale制程的高选择性，ale制程可为一选择性地表面蚀刻制程。在一些实施例中，ale制程包含吸收制程与撞击制程。在吸收制程中，蚀刻剂，例如：自由基、分子或等离子辅助有机化合物，是设置于被蚀刻材料的表面的顶表面上。蚀刻剂是与被蚀刻材料的表面原子作用。与蚀刻剂的交互作用可减弱于反应的表面原子和其下的原子间的键结。在撞击制程中，为了断开被蚀刻材料的作用表面原子与其下的原子间已减弱的键结，电荷离子是接着被导引并朝向蚀刻剂与作用表面原子。在一些实施例中，吸收制程与撞击制程是以重复循环的方式进行，直至材料的预设厚度被移除。于ale制程的期间，举例而言，为了避免非预期地损坏其他材料，如源极/漏极特征，被蚀刻材料的移除是以逐层程序控制。在一些例子中，ale制程包含至少两种不同的操作参数值。在一些实施例中，此参数是有关制作阶段与偏压产生器的偏压。在一些实施例中，此参数是离子由植入机释出的能量。在一些实施例中，高植入能量合并低偏压的参数值具有相同于低植入能量合并高偏压的参数值的速度。
图1b是绘示依据一或多个实施例的通过进行原子层蚀刻制程形成开口的方法100b的流程图。在一些实施例中，开口是作为接触结构的接触开口。在一些实施例中，开口是作为传导介层窗。在一或多个实施例中，单层蚀刻是通过基于ale制程的性质的自限制机制所达成。在一些实施例中，依据吸收制程的时间与等离子参数，多层蚀刻制程是通过一些蚀刻物达成，例如：氟碳化物(fluorocarbon；fc)。在至少一实施例中，此利用ale的多层蚀刻制程亦称为准原子层蚀刻(quasi-ale)制程。
方法100b包含操作152，其中第一ale制程是利用第一操作参数值进行于介电层上，以形成开口的一部分。在一些实施例中，第一操作参数值定义有关制作阶段与偏压产生器的偏压值。在一些实施例中，第一操作参数值定义离子的能量值，其中此离子的能量值是用以撞击蚀刻剂与ild的作用原子。开口的生成还包含利用光微影制程(例如：图案化一硬遮罩层)图案化ild，且接着进行具有第一操作参数值的ale制程。在一些实施例中，开口形成于栅极结构与邻接的半导体元件之间。
图2f是绘示依据一或多个实施例于操作152后的半导体元件200的剖视图。接触开口226a是通过第一ale制程228穿过ild224来形成，并穿过esl219的下部分222的至少一部分。在一些实施例中，第一ale制程228暴露出源极/漏极特征218的一部分。在一些例子中，第一ale制程228是以原子级尺度进行。
第一ale制程228是以循环的方式进行，以形成接触开口226a的第一部分。在一些实施例中，第一ale制程228亦称为主蚀刻制程。于主蚀刻制程期间，第一ale制程228可避免esl219的上部分220与栅极覆盖层212受到损坏。在一些例子中，于主蚀刻制程的期间，第一ale制程228可避免损坏施加于源极/漏极特征。在一些例子中，接触开口226b的生成包含自对准接触(self-alignmentcontact；sac)制程。在一些实施例中，sac制程包含选择性蚀刻制程。举例而言，当选择性蚀刻制程保留间隙壁214的一部分与栅极覆盖层212时，选择性蚀刻制程移除源极/漏极特征218上的ild224的一部分、间隙壁214的一部分及/或栅极覆盖层212的一部分。在一些实施例中，esl219的上部分220于ale制程228是部分地暴露。在一些实施例中，第一ale制程228是异向蚀刻制程或同向蚀刻制程。在一些实施例中，第一ale制程228的蚀刻速率的范围实质为从每循环
于第一ale制程228的期间，蚀刻前趋物229是通过暴露ild224于蚀刻气体中来形成。在一些实施例中，蚀刻气体是卤素气体，例如：氯气、氟气或有机氟化物，如chf3或c4f8。在一些实施例中，蚀刻气体是离子化，以生成反应性离子。在一些实施例中，蚀刻气体是利用等离子辅助制程离子化。在一些实施例中，蚀刻前趋物229是沿着ild224的暴露部分的顶表面形成及/或在ild224中开口的侧壁表面上形成衬垫。ild224的暴露部分的顶表面包含数个原子，这些原子与蚀刻气体作用，并形成蚀刻前趋物229。在一些实施例中，蚀刻前趋物229包含单一化合物。在一些实施例中，蚀刻前趋物229包含多个化合物。蚀刻前趋物229改变数个原子与其下的ild224的材料间的键结能量。植入器(未显示)接着加速离子，以撞击蚀刻前趋物229。在一些实施例中，此离子是氩气离子(ar+)、氢气离子(h+)或氮气离子(n+)。在至少一实施例中，离子是ar+离子束的部分。此离子撞击可移除蚀刻前趋物229，其中此蚀刻前趋物229包含形成蚀刻前趋物229的ild224的部分。
包含于ar+离子束中的电荷粒子的能量分布是常态分布(或高斯分布)，在一些例子中。除了降低对栅极覆盖层212的损坏，并避免esl219的上部分220的暴露表面受到损害，而导致间隙壁损失，相对于第一操作参数值，第一ale制程228是使用相对低的数值。在一些实施例中，第一操作参数值是离子的能量，第一ale制程228的第一操作参数值是被控制，故此离子是以范围为数十电子伏特(electronvoltage；ev)至数百ev的电子伏特能量发射。同时考虑第一ale制程228的蚀刻效率，以及esl219的上部分220和栅极覆盖层212的保护，在至少一实施例中，离子是以范围为10ev至500ev的能量加速朝向蚀刻前趋物229。一较高的能量或较低的能量会影响考量蚀刻气体的配送与离子撞击的控制时间。在一些实施例中，第一ale制程218是重复地进行，亦即多个循环，直至源极/漏极特征218是完全暴露。在一些实施例中第一ale制程228是重复进行，直至于源极/漏极特征218上的下部分222的目标厚度达成。
回到图1b，方法100b接着进行操作154，其中具有第二操作参数值的第二ale是被进行，以移除残留于esl上的残余物。由于接触结构与源极/漏极特征间的残余物，透过接触结构所形成的内连接对于电流的流动显示出上升的阻抗。为了避免接触阻抗的上升及/或电流于通道区域中的减少，第二ale制程是被进行，以移除esl的下部分的残余物。在一些实施例中，第二ale制程包含多个蚀刻循环。在一些实施例中，第二ale制程导致esl或ild的过蚀。
第二ale制程230是用以完整地移除于接触开口226b中的esl219的下部分222。第二ale制程230包含相同于第一ale制程228的基本操作，亦即于蚀刻前趋物的生成后，蚀刻前趋物的离子撞击是随之进行。在一些实施例中，对于第二ale制程230，用以形成蚀刻前趋物的蚀刻气体的种类是相同于用以形成第一ale制程228的蚀刻前趋物的种类。在一些实施例中，对于第二ale制程230，用以形成蚀刻前趋物的蚀刻气体的种类是不同于用以形成第一ale制程228的蚀刻前趋物的种类。在一些实施例中，对于第二ale制程230，用以撞击蚀刻前趋物的离子的种类是相同于用以撞击第一ale制程228的蚀刻前趋物的种类。在一些实施例中，对于第二ale制程230，用以撞击蚀刻前趋物的离子的种类是不同于用以撞击第一ale制程228的蚀刻前趋物的种类。
图2g是绘示依据一或多个实施例于操作154后的半导体元件200的剖视图。第二ale制程230是以第二操作参数值操作，其中此第二操作参数值是大于第一操作参数值。于第二ale制程230和第一ale制程228中，第二操作参数值与第一操作参数值分别是有关相同的操作参数。在各种实施例中，第一操作参数值与第二操作参数值是通过有关制作阶段与偏压产生器的离子能量与偏压来控制。在一些实施例中，用于第二ale制程230中的离子的撞击能量是足够高，而可导致反向散射离子234，如图2g的箭头所示。在一些实施例中，ar+离子束是以范围为数百电子伏特至数千电子伏特的能量发射。在至少一实施例中，ar+离子束是以范围实质为100ev至5000ev的能量加速。
在一些实施例中，第二ale制程230是持续至源极/漏极特征218暴露出，且于esl219的上部分220下的第一角落232不具有残余物。因为反向散射离子234是对称地撞击接触开口226b的任一侧，故在一些例子中，相对于第一角落232且于ild224下的第二角落233是不具有残余物。在一些实施例中，上部分220与源极/漏极特征218间的esl219的下部分222是通过第二ale制程完整地移除。在一些例子中，第二ale制程230的蚀刻速率的范围实质为从每循环
接触开口226b的形状是移除位于第一角落232与第二角落233的残余物的结果。第一角落232是介于esl219的上部分220与源极/漏极特征218的顶表面之间。第二角落233是介于ild224与esl219的下部分222之间。相对于源极/漏极特征218的顶表面，反向散射离子234的角度θ的范围为从大于0度至实质为45度，其中基于撞击蚀刻前趋物的离子的能量，此角度θ是可调整的。若反向散射离子234的角度θ太大时，在一些例子中，残留于第一角落232的残余物将完整地被移除。若反向散射离子234的角度θ太小时，在一些例子中，蚀刻所引起的非预期损害的风险将增加。在一些实施例中，接触开口226b具有逐渐变细的轮廓。在一些实施例中，接触开口226b是通过作为主要蚀刻制程的ale制程与作为重复的蚀刻制程的rie制程来形成。在一些实施例中，多个离子撞击可以不同的操作参数值进行。
图2h是绘示依据一或多个实施例的半导体元件200的剖视图。半导体元件200包含栅极结构204、源极/漏极特征218、esl219和ild224。接触结构236延伸通过ild224，且填满接触开口226b。在一些实施例中，接触结构236包含接触插塞238与衬垫层240。接触插塞238是被衬垫层240横向围绕。于接触插塞238的制作前，衬垫层240是沉积于接触开口226b中。在一些实施例中，衬垫层240是利用cvd或其他适当的制程，及/或上述方法的任意混合来形成。在一些例子中，一或多层薄膜是形成于接触开口226b与接触结构236。在一或多个实施例中，衬垫层240是以氮化钛、氮化钨、适当的氮化物或其他材料形成。于第一角落232不具有esl219的下部分的残余物的情况下，接触结构236的最外侧的侧壁是直接接触源极/漏极特征218。在一些实施例中，衬垫层240填满第一角落232与第二角落233，以致于接触结构236的底部的直径是大于接触结构236的本体部分的直径。接触结构236电性连接源极/漏极特征218。举例而言，接触结构236电性连接形成于源极/漏极特征218的顶表面上的硅化物。在一些实施例中，接触结构236耦接至另一元件或基材202的组成。
半导体元件200可接受另外的制程，以完成制作。举例而言，为了电性耦接各种元件部分，以形成集成电路，一未绘示的多层内连接(multilayerinternnection；mli)是形成于栅极结构204上，其中mli包含金属层(例如：m1、m2等)与金属间介电(inter-metaldielectric；imd)层。多层内连接包含垂直内连接，例如：已知的介层窗或接触结构，与水平内连接，例如：金属线。在一些实施例中，各种内连接特征利用包含铜、钨和硅化物的各种传导材料。在一些实施例中，镶嵌制程是用以形成铜多层内连接结构。
图3a至图3b是绘示依据一或多个实施例的半导体元件300的剖视图。半导体元件300是相似于半导体元件200。其中，相同的元件具有相同的参考符号，且此参考符号是增加100。对比于半导体元件200，间隙壁314的底表面不接触半导体元件300的基材302。半导体元件300亦包含第一角落332与第二角落333。第一角落332与第二角落333是于接触开口326中的相对侧上。如图3b所示，依据蚀刻制程及/或基材302的结晶结构，凹陷316包含一实质梯形的形状，举例而言。另外或额外地，凹陷316包含其他形状，如圆形或椭圆形。对比于半导体元件200，凹陷316的蚀刻制程是选择，以达到促使接近(proximitypush)或紧密接近半导体元件300，其中此半导体元件300包含一通道区域，且此通道区域是于第一介电部分306下。接触开口326是通过第一ale制程穿过ild324来形成，并穿过esl的下部分的至少一部分。第二ale制程330是用以完整地移除接触开口326中的esl的下部分。在一些实施例中，用于第二ale制程330的离子的撞击能量是足够高的，而可导致反向散射离子334，如图3b中箭头所示。在一些实施例中，ar+离子束是以范围为数百电子伏特至数千电子伏特的能量发射。在一些实施例中，第二ale制程330持续至源极/漏极特征318是暴露出，且位于esl的上部分下的第一角落不具有残余物。
图4是绘示依据一或多个实施例的半导体元件400的剖视图。半导体元件400是相似于半导体元件200。相同的元件具有相同的参考符号，且此参考符号是增加200。对比于半导体元件200，半导体材料沉积于凹陷416中，以形成源极/漏极特征418，其中这些源极/漏极特征418延伸于基材402的顶表面上。源极/漏极特征418二者择一地代表凸出的源极与漏极特征。接触开口426是通过第一ale制程穿过ild424来形成，并穿过esl的下部分的至少一部分。第二ale制程430是用以完整地移除接触开口426中的esl的下部分。在一些实施例中，用于第二ale制程430的离子的撞击能量是足够高的，而可导致反向散射离子。在一些实施例中，第二ale制程包含以能量的范围为数百电子伏特至数千电子伏特发射的ar+离子束。在一些实施例中，第二ale制程430持续至源极/漏极特征418暴露出，且位于esl的上部分下的一部分不具有残余物。
本描述的一态样有关于制作半导体元件的方法。此方法包含形成源极/漏极特征于基材，并在栅极结构的相对侧上；形成蚀刻停止层于这些源极/漏极特征上；以及沉积介电层于蚀刻停止层上。此方法还包含进行具有第一操作参数值的第一原子层蚀刻于介电层上，以形成开口的第一部分；以及进行具有第二操作参数值的第二原子层蚀刻制程，以延伸此开口，而暴露出源极/漏极特征。第一操作参数值是不同于第二操作参数值。
依据本描述的一实施例，进行第一原子层蚀刻制程的步骤包含：沿着介电层的暴露部分的顶表面形成蚀刻前驱物，此蚀刻前驱物并在介电层中开口的侧壁表面上形成衬垫。
依据本描述的另一实施例，第一操作参数值包含撞击蚀刻前驱物的离子的第一能量，此第一能量的范围为数十电子伏特至数百电子伏特。
依据本描述的又一实施例，进行第二原子层蚀刻制程的步骤包含：形成蚀刻前驱物于蚀刻停止层的一部分的顶表面上，并靠近基材。
依据本描述的再一实施例，第二操作参数值包含：撞击蚀刻前驱物的离子的第二能量，此第二能量的范围为数百电子伏特至数千电子伏特。
依据本描述的又另一实施例，进行第二原子层蚀刻制程的步骤包含：以一充足能量撞击蚀刻前驱物，而引起多个离子的反向散射。
依据本描述的再另一实施例，相对于源极/漏极特征的顶表面，这些离子的反向散射的角度的范围为从大于0度至实质为45度。
依据本描述的更另一实施例，形成源极/漏极特征于基材中的步骤包含：形成多个凹陷于基材中，并磊晶地成长半导体材料于凹陷中，其中半导体材料的顶表面是低于基材的顶表面。
依据本描述的更另一实施例，形成凹陷于基材中的步骤包含：延伸凹陷于多个间隙壁下，且这些间隙壁邻接栅极结构的多个侧壁。
依据本描述的更另一实施例，形成源极/漏极特征于基材中的步骤包含：形成一凹陷于基材中，并磊晶地成长一半导体材料于凹陷中，其中半导体材料的顶表面是高于基材的顶表面。
本描述的另一态样有关于制作场效晶体管的方法。此方法包含形成源极/漏极特征于基材中，并在栅极结构的相对侧上；形成蚀刻停止层于源极/漏极特征上。此蚀刻停止层包含远离基材的上部分与接近基材的下部分。此方法包含沉积层间介电层于蚀刻停止层上。此方法还包含穿过层间介电层进行第一原子层蚀刻制程，以形成开口，直至源极/漏极特征暴露出；以及进行具有足够能量的第二原子层蚀刻制程，以引起撞击离子的反向散射，而移除esl的下部分于第一原子层蚀刻制程后所残留的残余物。
依据本描述的一实施例，形成蚀刻停止层的步骤包含：沉积蚀刻停止层的第一部分于源极/漏极特征上，并沉积蚀刻停止层的第二部分于栅极结构上，其中蚀刻停止层的第二部分是蚀刻停止层的上部分；蚀刻蚀刻停止层的第一部分，以暴露出源极/漏极特征；以及沉积蚀刻停止层的下部分于源极/漏极特征上。
依据本描述的另一实施例，沉积蚀刻停止层的下部分的步骤包含：使下部分的第二厚度的范围实质为1纳米至5纳米。
依据本描述的又一实施例，形成源极/漏极特征的步骤包含：延伸多个凹陷于基材中至位于蚀刻停止层的上部分下的一距离。
依据本描述的再一实施例，进行第二原子层蚀刻制程的步骤包含：配送蚀刻气体于蚀刻停止层的下部分的暴露部分上；通过蚀刻气体和蚀刻停止层的反应表面间的交互作用来形成蚀刻前驱物；以及加速离子于这些反应表面上，以移除蚀刻前驱物。
依据本描述的又另一实施例，进行第一原子层蚀刻制程的步骤包含：使用第一能量和蚀刻速率，第一能量的范围为数十电子伏特至数百电子伏特，蚀刻速率的范围实质为从每循环
依据本描述的再另一实施例，进行第二原子层蚀刻制程的步骤包含：使用第二能量和蚀刻速率，第二能量的范围为数百电子伏特至数千电子伏特，蚀刻速率的范围实质为从每循环
依据本描述的更另一实施例，相对于源极/漏极特征的顶表面，撞击离子的反向散射的角度的范围为从大于0度至实质为45度。
依据本描述的更另一实施例，形成源极/汲极特征于基材中的步骤包含：形成多个凹陷于基材中，并磊晶地成长半导体材料于这些凹陷中，其中半导体材料的顶表面是低于基材的顶表面。
本描述的又一态样有关于鳍片式场效晶体管。此鳍片式场效晶体管包含栅极结构于基材上，间隙壁于栅极结构的相对侧壁上，以及源极/漏极特征于基材中。源极/漏极特征的顶表面是低于基材的顶表面。鳍片式场效晶体管还包含一蚀刻停止层，一介电层于此蚀刻停止层上，以及一接触结构，其中此蚀刻停止层具有间隙壁上的上部分与源极/漏极特征上的下部分。接触结构延伸通过介电层，以接触源极/漏极特征。接触结构的最外侧的侧壁是直接接触源极/漏极特征，而没有位于接触结构和源极/漏极特征间的蚀刻停止层。接触结构的底部分的直径是大于接触结构的本体部分的直径。
上述已概述数个实施例的特征，因此熟悉此技艺者可更了解本揭露的态样。熟悉此技艺者应了解到，其可轻易地利用本揭露做为基础，来设计或润饰其他制程与结构，以实现与在此所介绍的实施例相同的目的及/或达到相同的优点。熟悉此技艺者也应了解到，这类对等架构并未脱离本揭露的精神和范围，且熟悉此技艺者可在不脱离本揭露的精神和范围下，在此进行各种的更动、取代与修改。
- 还没有人留言评论。精彩留言会获得点赞！