半导体器件的制作方法

本发明的实施例涉及半导体领域，更具体地涉及半导体器件。

背景技术：

涉及半导体器件的电子设备对于许多现代化的应用来说是必不可少的。材料和设计中的技术进步已经产生了多代半导体器件，其中，每一代都比上一代具有更小和更复杂的电路。在进步和创新过程中，功能密度(即，每芯片面积的互连器件的数量)通常增大，而几何尺寸(即，可以使用制造工艺创建的最小组件)减小。这些进步增加了处理和制造半导体器件的复杂程度。

随着技术演变，鉴于电路的小尺寸以及功能和数量的增加，器件的设计变得更加复杂。在这种小且高性能的半导体器件内实施多个制造操作。小型化规模的半导体器件的制造变得更加复杂，并且制造的复杂程度的增加可以导致诸如高产量损失、电互连的不良的可靠性、低测试覆盖范围等的缺陷。因此，需要不断修改电子设备中的器件的结构和制造方法，以提高器件鲁棒性(robustness)以及降低制造成本和处理时间。

技术实现要素：

本发明的实施例提供了一种半导体器件，包括：半导体衬底；以及互连件，位于所述半导体衬底上，所述互连件包括：电介质，位于所述互连件的最上层中；多个导电焊盘，其中，所述多个导电焊盘中的每一个都从所述电介质至少部分地暴露；和电流传感器，与所述多个导电焊盘中的至少一个电耦合。

本发明的实施例还提供了一种半导体器件，包括：第一管芯；第二管芯，与所述第一管芯电通信；电介质，将所述第一管芯和所述第二管芯包围在集成封装件中，其中，所述第一管芯和所述第二管芯中的至少一个包括：半导体衬底；和互连件，位于所述半导体衬底上，所述互连件包括：电介质，位于所述互连件的最上层中；多个导电焊盘，其中，所述多个导电焊盘中的每一个都从所述电介质至少部分地暴露；以及电流传感器，与所述多个导电焊盘中的至少一个电耦合。

本发明的实施例还提供了一种半导体器件，包括：半导体衬底；第一导电焊盘，位于所述半导体衬底上方，其中，所述第一导电焊盘的最大尺寸小于40um；以及电路，电耦合至所述第一导电焊盘，并且所述电路配置为检测流经所述第一导电焊盘的电流。

附图说明

当结合附图进行阅读时，根据下面详细的描述可以最佳地理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1是根据一些实施例的示出了半导体封装件的示意图。

图2是根据一些实施例的示出了非探测的(un-probed)焊盘的布置的示意图。

图3是根据一些实施例的测试电路的放大图。

图4a是根据一些实施例的6位电流传感器的示意图。

图4b是根据一些实施例的多位电流传感器的示意图。

图5是根据一些实施例的测试电路的示意图。

图6是根据一些实施例的示出了半导体封器件的示意图。

图7至图10是根据一些实施例的示出了已知良好管芯(kgd)的示意图。

图11a是根据一些实施例的示出了测试方法的流程图。

图11b至图11d是根据一些实施例的示出了用于图11a的测试方法的操作步骤的示意图。

图12a和图12b是根据一些实施例的示出了测试方法的示意图。

图13是根据一些实施例的示出了多输出(fan-out)半导体封装件的示意图。

具体实施方式

以下公开内容提供了许多不同实施例或实例，用于实现所提供主题的不同特征。以下将描述组件和布置的具体实例以简化本发明。当然，这些仅是实例并且不意欲限制本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部件不直接接触的实施例。而且，本发明在各个实例中可以重复参考数字和/或字母。这种重复仅是为了简明和清楚，其自身并不表示所论述的各个实施例和/或配置之间的关系。

此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的空间关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间关系术语旨在包括器件在使用或操作过程中的不同方位。装置可以以其他方式定位(旋转90度或在其他方位)，并且在本文中使用的空间关系描述符可以同样地作相应地解释。

在本发明中，嵌入式电路建立在半导体器件中并且电耦合至小导电焊盘。导电焊盘布置在半导体器件中作为探测焊盘，并且通过嵌入式电路而不需要在导电焊盘上应用探测端(probingtip)来得到诸如泄漏电流或半导体器件的操作速度的一些特征。导电焊盘的尺寸较小，并且导电焊盘的最大平面尺寸(长度、宽度或直径)不大于约40um。在一些实施例中，导电焊盘布置在密集探测焊盘区域中，其中，最小的焊盘间距不大于约40um。通过嵌入式电路，可以在将半导体建立为封装件之前获得诸如泄漏电流或操作速度的特征。

在图1中，根据一些实施例，将半导体器件100装配在封装件500中。在一些实施例中，半导体器件100是芯片。半导体器件100具有半导体衬底105。半导体衬底105的有源表面105a包括诸如晶体管、电阻器二极管和mosfet的一些电组件。表面105a周围可以放置一些施主或受体类型的掺杂区域或结。互连件107设置在表面105a上并且包括导电迹线和电介质。导电迹线(未示出)在一个端部处与电组件连接并且与导电焊盘110(110a和110b)连接。导电再分布层115选择性地设置并且电耦合于焊盘110。在一些实施例中，导电焊盘110为i/o(输入/输出)焊盘。一些导电凸块120连接至导电再分布层115。

在一些实施例中，每一个焊盘110都具有从互连件107的顶部电介质116部分暴露的表面。顶部电介质116为半导体器件100的最上层电介质。焊盘110的暴露的区配置为用于电测试的探测区域，诸如晶圆级验收测试或管芯产量测试。类似焊盘110a的一些焊盘布置在宽松(loose)区域中，其中，焊盘间距至少大于40um。焊盘间距是从焊盘表面的几何中心至邻近的焊盘的几何中心测量的长度。在测试期间，宽松区域中的焊盘配置为被探测。可以在较大间距焊盘110a的暴露表面上观察到至少一个探测标记。

类似焊盘110b的一些焊盘布置在密集区域中，其中，焊盘间距不大于约40um。在这种密集区域中，焊盘至焊盘距离更小，并且因为焊盘间距可以小于或接近于探测端的尺寸，所以通过外部探针来探测的挑战更大。适用于探针的空间太小，并且相邻的焊盘可能无意中被探针损坏。在一些实施例中，小间距焊盘110b的暴露表面不具有探测标记。

在一些实施例中，焊盘110b的宽度小于或不大于探测端。例如，探测端的直径近似为100um，并且焊盘宽度不大于40um。焊盘宽度太小而不能接收探针。在一些实施例中，探测端的直径近似为30um，并且焊盘宽度不大于40um。然而，即使焊盘宽度大于探测端，用于探测的工作容限(如果均匀地探测，每侧仅5um)较小。在本发明中，小间距或小尺寸焊盘110b也称为非探测焊盘。

焊盘110b通过互连件107电耦合至有源表面105a周围的一些电组件。可以通过焊盘110b诊断电组件的诸如泄漏电流、饱和电流、击穿电压或操作速度的性能。代替在焊盘110b上应用外部探针来识别性能，通过嵌入半导体器件100中的测试电路来测试非探测焊盘。非探测焊盘通过互连件107中的导电迹线至少电耦合至表面105a周围的电组件，并且还通过互连件107中的另一导电迹线电耦合至测试电路。

图2是根据一些实施例的示出了非探测的焊盘110b的布置的示意图。焊盘110b电耦合至半导体器件中的电组件135并且并联耦合至嵌入半导体器件100中的测试电路200。焊盘110b为电组件135的i/o端子。偏压(bias)可以通过焊盘110b施加在电组件135上，并且可以通过测试电路200检测电信号。图3是根据一些实施例的测试电路200的放大图。测试电路200至少包括通过导电迹线或导电通孔与焊盘110b电耦合的电流传感器205。

参考图4a，实施例中的电流传感器205为6位(6-bit)电流传感器。电流传感器205可以检测从焊盘110b流动的电流。图4b是根据一些实施例的多位(multi-bit)电流传感器的示意图。可以采用各种电流传感器并且图4a和图4b中的实施例不旨在限制。

参考图5，根据一些实施例，测试电路200还包括速度诊断模块210。速度诊断模块210配置为测量电组件135的操作速度。

在一些实施例中，小焊盘还电耦合至具有大于40um的宽度的焊盘。如图6所示，焊盘110b与焊盘110a电耦合，并且焊盘110a具有比焊盘110b大的尺寸并且具有40um。焊盘110b可以通过相同层级(tier)(或层)或下部层级中的导电迹线与焊盘110a电耦合。焊盘110a更适合于在测试期间接收探针，从而使得偏压可以通过探测焊盘110a传输至非探测焊盘110b。在一些实施例中，小间距焊盘还电耦合至更大间距区域中的焊盘。具有不大于40um的间距的区域中的焊盘通过互连件107(参考图1)中的导电迹线被重新布线并且与具有大于40um的间距的区域中的另一焊盘耦合。

焊盘110b还与半导体器件100中的电组件135耦合。通过焊盘110b，可以诊断组件135的一些电特征。尽管焊盘110b由于较小的焊盘尺寸或焊盘间距而未配置为接收探针，但是焊盘110a提供用于外部探针的接触件。换句话说，可以通过探测焊盘110a经由焊盘110b和110b之间的连接来诊断组件135的操作性能。

参考图7，根据一些实施例示出了已知良好管芯(kgd)100。非探测焊盘110b布置为通过嵌入式互连件或器件109与组件135电耦合。每一对非探测焊盘110b都与测试电路200电耦合。在一些实施例中，测试电路200为电流传感器并且可以耦合至两个以上的非探测焊盘110b。另一电路203电耦合至电流传感器200。电路203为配置为检测组件135的泄漏电流的内置电流传感器(builtincurrentsensor，bics)。此外，kgd100包括电路205。在一些实施例中，电路205为配置为检测组件135的操作速度的内置自测电路(builtinself-testcircuit，bist)。在一些实施例中，电路205配置为用于速度功能测试。bics和bist两者都嵌入管芯100中并且用于性能诊断。bics和bist可以同时或单独操作。在一些实施例中，器件109配置为诸如包装器(wrapper)的一些参考单元。

参考图8，根据一些实施例示出了kgd100的示意图。一些非探测焊盘110b分别与探测焊盘110a电耦合。非探测焊盘110b比相邻的探测焊盘110a小。在一些实施例中，每一个非探测焊盘110b都小于约30um并且耦合至单元117。单元117可以配置为扫描单元并且与bist205耦合。bist205配置为诊断组件135的一些电特征。当执行测试操作时，探测焊盘110a是与探针接触的端子。可以通过对应的探测焊盘110a来测试与偶数或奇数非探测焊盘110b相关联的电特征。在一些实施例中，探测和非探测焊盘的这种布置还称为偶/奇探测(even/oddprobing)。

参考图9，根据一些实施例示出了kgd100的示意图。每一个非探测焊盘110b都与探测焊盘110a电耦合并且相伴。非探测焊盘110b比相邻的探测焊盘110a小。在一些实施例中，每一个非探测焊盘110b都小于约30um并且耦合至单元117。单元117可以配置为扫描单元并且与bist205耦合。bist205配置为诊断组件135的一些电特征。当执行测试操作时，探测焊盘110a是与探针接触的端子。可以通过不同的对应的探测焊盘110a来测试与每一个焊盘110b相关联的电特征。在一些实施例中，探测和非探测焊盘的这种布置还称为多探测(multi-probing)。

参考图10，根据一些实施例示出了kgd100的示意图。管芯100包括一些非探测焊盘110b和一些探测焊盘110a。每一个非探测焊盘110b都通过单元117与测试电路200间接耦合。在一些实施例中，单元117可以配置为扫描单元。测试电路200可以包括多路复用器(mux)、测试执行器(engine)或电流传感器。测试电路200还在一个端部处与组件135耦合并且在另一端部处与另一单元117耦合。通过单元117，测试电路200与探测焊盘110a间接耦合。当测试探针太大而不能应用至非探测焊盘110b上时，探测焊盘110a可以配置为与测试探针接触的端子。因此，可以通过探测一个对应的探测焊盘110a来得到与每一个非探测焊盘110b相关联的电特征。在一些实施例中，探测和非探测焊盘的这种布置还称为一对多探测(one-to-multi-probing)。在一些实施例中，这种布置用于测试电流泄漏。

kgd100的配置可以用于执行各种测试。以下实施例中将描述一些示例性方法。图11a是图11b中的kgd100的非探测焊盘上执行的测试方法的流程图。在图11b中，电流传感器200与多个小尺寸或小间距焊盘110b耦合。每一个非探测焊盘110b都独立地耦合至如图9所示的探测焊盘(当前附图中未示出)。与非探测焊盘对应的每一个探测焊盘都独立地耦合至电流传感器200。偏压vlow通过对应的探测焊盘间接施加至目标非探测焊盘。与目标非探测焊盘相邻的每一个未被选择的非探测焊盘都通过耦合的探测焊盘接收偏压vhigh，该偏压大于vlow。如果存在来自与目标非探测焊盘相关联的组件的泄漏，则泄漏电流信号传输至电流传感器200或bics203。在一些实施例中，相邻的焊盘可以为探测焊盘。

在图11c中，与非探测焊盘对应的每一个探测焊盘都独立地耦合至电流传感器200。目标非探测焊盘偏移至与图11b中的目标焊盘相邻的焊盘。偏压vlow通过对应的探测焊盘间接施加至目标非探测焊盘。与目标非探测焊盘相邻的每一个未被选择的非探测焊盘都通过耦合的探测焊盘接收偏压vhigh，该偏压大于vlow。如果存在来自与目标非探测焊盘相关联的组件的泄漏，则泄漏电流信号传输至电流传感器200或bics203。

在图11d中，与非探测焊盘对应的每一个探测焊盘都独立地耦合至电流传感器200。目标非探测焊盘偏移至与图11c中的目标焊盘相邻的焊盘。偏压vlow通过对应的探测焊盘间接施加至目标非探测焊盘。与目标非探测焊盘相邻的每一个未被选择的非探测焊盘都通过耦合的探测焊盘接收偏压vhigh，该偏压大于vlow。如果存在来自与目标非探测焊盘相关联的组件的泄漏，则泄漏电流信号传输至电流传感器200或bics203。

图11a中执行的泄漏测试至少包括以下操作。在操作1101中，测试执行器开始写入背景信息(backgroundinformation)作为队列(queue)中的参考，以用于测试结果比较。在操作1103中，选择非探测焊盘作为目标焊盘，并且将vlow偏压施加在目标焊盘上。利用比vlow大的vhigh来偏置与目标焊盘相邻的焊盘。在操作1105中，由电流传感器来检测流经目标焊盘的电流。在一些实施例中，计算由电流传感器检测的电流以确定幅度(magnitude)是否大于阈值。如果幅度大于阈值，则存在来自耦合至目标焊盘的电组件的泄漏。可以对于不同的目标非探测焊盘重复操作1101至操作1105。即使相关联的焊盘为非探测焊盘，也可以通过相关联的焊盘来诊断图1中的半导体器件100中建立的每一个电组件。在一些实施例中，在将偏压施加在新的目标非探测焊盘上之前，可以刷新写入队列中的背景信息。

如图12a和图12b所示，图11a中的方法可以应用于不同的测试方案。在图12a中，非探测焊盘110b可以分为至少两个不同的组，1201和1202。每一组都包括至少一个电流传感器200。电流传感器200耦合至若干非探测焊盘110b。可以以并行的方式进行测试操作，并且可以同时在组1201和1202上执行测试操作。

每一个非探测焊盘110b都独立地耦合至如图9所示的探测焊盘(当前附图中未示出)。与非探测焊盘对应的每一个探测焊盘都独立地耦合至电流传感器200。在图12a中，偏压vlow通过对应的探测焊盘间接施加至左侧目标非探测焊盘。与目标非探测焊盘相邻的每一个未被选择的非探测焊盘都通过耦合的探测焊盘接收偏压vhigh，该偏压大于vlow。如果存在来自与目标非探测焊盘相关联的组件的泄漏，则泄漏电流信号传输至电流传感器200或bics。在一些实施例中，相邻的焊盘可以为探测焊盘。可以再次选择目标非探测焊盘并且目标非探测焊盘可以偏移至左侧上的另一非探测焊盘。

在图12b中，偏压vlow通过对应的探测焊盘间接施加至右侧目标非探测焊盘。与目标非探测焊盘相邻的每一个未被选择的非探测焊盘都通过耦合的探测焊盘接收偏压vhigh，该偏压大于vlow。如果存在来自与目标非探测焊盘相关联的组件的泄漏，则泄漏电流信号传输至电流传感器200或bics。可以再次选择目标非探测焊盘并且目标非探测焊盘可以偏移至右侧上的另一非探测焊盘。

通过采用前述设计和测试操作，可以提高半导体管芯100的测试覆盖范围。在一些实施例中，即使焊盘宽度小于30um或焊盘间距小于40um，也可以直接或间接探测设置在半导体管芯100中的100％的焊盘。因此，可以在成为封装件之前，在前段阶段(frontendstage)中诊断半导体管芯100中的内置组件。

参考图13，根据一些实施例示出了多输出半导体封装件600。封装件600具有横向设置在同一层级上的至少两个不同的半导体器件。邻近半导体管芯604设置半导体管芯602。另一半导体管芯610设置在不同的层级上并且位于管芯602和604上方。管芯610通过导电的电介质贯通孔(throughdielectricvia，tdv)608电耦合至管芯602和604。管芯602包括半导体衬底6021，其具有诸如mosfet、二极管等的一些内置半导体组件。互连件6023设置在半导体衬底6021上。互连件6023包括导电迹线、通孔或介于导电迹线的不同层之间的一些介电层。互连件6023还包括位于最上层上的电介质。可以通过汽相沉积或旋涂来形成最上层电介质。“汽相沉积”指通过汽相在衬底上沉积材料的工艺。汽相沉积工艺包括任何工艺，诸如但不限于，化学汽相沉积(cvd)和物理汽相沉积(pvd)。汽相沉积方法的实例包括热丝cvd、射频cvd(rf-cvd)、激光cvd(lcvd)、共形金刚石涂覆工艺、金属有机物cvd(mocvd)、溅射、热蒸发pvd、离子化金属pvd(impvd)、电子束pvd(ebpvd)、反应pvd、原子层沉积(ald)、等离子体增强的cvd(pecvd)、高密度等离子体cvd(hdpcvd)、低压cvd(lpcvd)等。在一些实施例中，最上层电介质包括氧化硅或氮化硅。最上层电介质还称为管芯602的钝化层。

管芯602还包括设置在互连件6023中的若干导电焊盘611a或611b。从最上层电介质部分地暴露焊盘611a和611b。焊盘611a和611b还配置为管芯602的接触件以与互连件6023外部的导体或导电柱连接或接合。焊盘611a具有比焊盘611b更大的尺寸或焊盘间距。焊盘611a为探测焊盘，并且焊盘611b为非探测焊盘。在一些实施例中，电流传感器(未示出)连接至非探测焊盘611b。电流传感器可以为与互连件6023的同一层上的非探测焊盘611b一起设置的结构。在一些实施例中，电流传感器为电路并且电耦合至有源半导体组件(mosfet、二极管等)，该有源半导体组件建立在半导体衬底6021中。电流传感器可以包括导电迹线，该导电迹线延伸为与非探测焊盘611b连接。在一些实施例中，电流传感器包括转换器，以将电流输出为数字信号。在一些实施例中，非探测焊盘611b配置为输入或输出焊盘。

管芯602和管芯604集成在单个封装件中并且与至少一条导电迹线612通信。设置电介质606以包围管芯602和管芯604。在一些实施例中，电介质606包括模制材料。模制材料为化合物并且由包括环氧树脂、酚类固化剂、硅石、催化剂、色素和脱模剂的复合材料形成。用于形成模塑料所采用的模制材料具有高导热性、低湿气吸收率、在板安装温度下的高抗弯强度或者它们的组合。

管芯602和管芯604两者均为已知良好管芯(kgd)并且至少通过导电迹线612电耦合。在一些实施例中，管芯604的非探测焊盘614与管芯602的非探测焊盘611b电耦合。在一些实施例中，导电迹线612为多输出半导体封装件600的再分布层或后钝化互连件(ppi)620的一部分。rdl或ppi620配置为将管芯602和604中的拥挤的焊盘多输出至具有更大面积的不同层，以增加用于布局的空间。

聚合物层609设置在导电迹线612与最上层电介质之间。在一些实施例中，聚合物层609包括诸如环氧树脂、聚酰亚胺、聚苯并恶唑(pbo)等的聚合材料。在一些实施例中，电介质设置在放置于3d半导体结构中的半导体芯片上。电介质还可以由介电材料形成，诸如旋涂玻璃(sog)、氧化硅、氮氧化硅等，并且通过诸如旋涂或汽相沉积的任何合适的方法来形成。

聚合物层609可以是单层或复合结构。在一些实施例中，聚合物609包括诸如rdl或ppi620的若干层，以形成多层结构。导电凸块617设置在聚合物层609的外表面处。在一些实施例中，导电凸块617是放置在rdl或ppi620上的焊料球或浆料(paste)，从而使得3d多输出半导体封装件600可以电连接至外部器件。在一些实施例中，凸块下金属(under-bumpmetallurgy，ubm)形成在每一个导电凸块617与rdl或ppi620之间。ubm可以为导电材料，诸如金、银、铜、镍、钨、铝和/或它们的合金。

不同的导电凸块621选择性地设置在与设置导电凸块617的不同的表面上。在一些实施例中，导电凸块621设置在tdv608与管芯610之间。tdv608还可以通过rdl或ppi620电耦合至管芯602或604。

在本发明中，提供了一种半导体器件，包括半导体衬底和衬底上的互连件。互连件包括互连件的最上层中的电介质以及多个导电焊盘，其中，多个导电焊盘中的每一个都从电介质至少部分地暴露。互连件还包括电流传感器，电流传感器与多个导电焊盘中的至少一个电耦合。

在一些实施例中，电流传感器处于互连件的与多个导电焊盘相同的层处。在一些实施例中，多个导电焊盘与导体接合。在实施例中，电流传感器电耦合至半导体衬底中的半导体组件。在实施例中，与电流传感器电耦合的导电焊盘具有小于约30um的宽度。

在另一实施例中，与电流传感器电耦合的多个导电焊盘中的每一个都与邻近的焊盘具有小于约40um的间距。在又一实施例中，电流传感器包括延伸至多个导电焊盘中的至少一个的导电迹线。

在本发明中，提供了一种半导体器件，包括第一管芯和与第一管芯电通信的第二管芯。半导体器件还包括将第一管芯和第二管芯包围在集成封装件中的电介质。第一管芯和第二管芯中的至少一个包括半导体衬底和衬底上的互连件。互连件包括互连件的最上层中的电介质以及多个导电焊盘，其中，多个导电焊盘中的每一个都从电介质至少部分地暴露。互连件还包括电流传感器，电流传感器与多个导电焊盘中的至少一个电耦合。

在实施例中，第一管芯和第二管芯两者为已知良好管芯(kgd)。在实施例中，再分布层(rdl)通过多个导电焊盘中的至少一个电耦合至第一管芯和第二管芯中的至少一个。

在一些实施例中，半导体器件还包括介于rdl与电介质之间的聚合物层。在实施例中，与电流传感器电耦合的多个导电焊盘中的至少一个具有小于约30um的宽度。在一实施例中，与电流传感器电耦合的多个导电焊盘中的每一个都与邻近的焊盘具有小于约40um的间距。

在实施例中，电流传感器包括转换器，以将电流输出为数字信号。在一实施例中，与电流传感器电耦合的多个导电焊盘中的每一个都为输入或输出焊盘中的至少一个。

在实施例中，半导体还包括电介质外部的导电凸块，并且导电凸块电连接至再分布层(rdl)，再分布层位于电介质内部。

在本发明中，提供了一种半导体器件。半导体器件包括半导体衬底和位于半导体衬底上方的第一导电焊盘，其中，第一导电焊盘的最大尺寸小于约40um。半导体器件还包括电耦合至第一导电焊盘的电路，并且电路配置为检测流经第一导电焊盘的电流。

在实施例中，半导体器件还包括位于半导体衬底上方并且位于第一导电焊盘的同一层处的第二导电焊盘。第二导电焊盘耦合至电路。在实施例中，电路配置为测量半导体器件的操作速度。在另一实施例中，第一导电焊盘与邻近第一导电焊盘的焊盘之间的间距小于约40um。

本发明的实施例提供了一种半导体器件，包括：半导体衬底；以及互连件，位于所述半导体衬底上，所述互连件包括：电介质，位于所述互连件的最上层中；多个导电焊盘，其中，所述多个导电焊盘中的每一个都从所述电介质至少部分地暴露；和电流传感器，与所述多个导电焊盘中的至少一个电耦合。

根据本发明的一个实施例，其中，所述电流传感器处于所述互连件的与所述多个导电焊盘相同的层处。

根据本发明的一个实施例，其中，所述多个导电焊盘与导体接合。

根据本发明的一个实施例，其中，所述电流传感器电耦合至所述半导体衬底中的半导体组件。

根据本发明的一个实施例，其中，与所述电流传感器电耦合的导电焊盘具有小于30um的宽度。

根据本发明的一个实施例，其中，与所述电流传感器电耦合的多个导电焊盘中的每一个都与邻近的焊盘具有小于40um的间距。

根据本发明的一个实施例，其中，所述电流传感器包括延伸至所述多个导电焊盘中的至少一个的导电迹线。

本发明的实施例还提供了一种半导体器件，包括：第一管芯；第二管芯，与所述第一管芯电通信；电介质，将所述第一管芯和所述第二管芯包围在集成封装件中，其中，所述第一管芯和所述第二管芯中的至少一个包括：半导体衬底；和互连件，位于所述半导体衬底上，所述互连件包括：电介质，位于所述互连件的最上层中；多个导电焊盘，其中，所述多个导电焊盘中的每一个都从所述电介质至少部分地暴露；以及电流传感器，与所述多个导电焊盘中的至少一个电耦合。

根据本发明的一个实施例，其中，所述第一管芯和所述第二管芯两者为已知良好管芯(kgd)。

根据本发明的一个实施例，其中，再分布层(rdl)通过所述多个导电焊盘中的至少一个电耦合至所述第一管芯和所述第二管芯中的至少一个。

根据本发明的一个实施例，半导体器件还包括：聚合物层，位于所述再分布层与所述电介质之间。

根据本发明的一个实施例，其中，与所述电流传感器电耦合的多个导电焊盘中的至少一个具有小于30um的宽度。

根据本发明的一个实施例，其中，与所述电流传感器电耦合的多个导电焊盘中的每一个都与邻近的焊盘具有小于40um的间距。

根据本发明的一个实施例，其中，所述电流传感器包括转换器，以将电流输出为数字信号。

根据本发明的一个实施例，其中，与所述电流传感器电耦合的多个导电焊盘中的每一个都为输入焊盘或输出焊盘中的至少一个。

根据本发明的一个实施例，半导体器件还包括：导电凸块，位于所述电介质外部，其中，所述导电凸块电连接至再分布层(rdl)，所述再分布层位于介于所述导电凸块与所述多个导电焊盘之间的另一电介质内部。

本发明的实施例还提供了一种半导体器件，包括：半导体衬底；第一导电焊盘，位于所述半导体衬底上方，其中，所述第一导电焊盘的最大尺寸小于40um；以及电路，电耦合至所述第一导电焊盘，并且所述电路配置为检测流经所述第一导电焊盘的电流。

根据本发明的一个实施例，半导体器件还包括：第二导电焊盘，位于所述半导体衬底上方并且位于与所述第一导电焊盘相同的层处，其中，所述第二导电焊盘电耦合至所述电路。

根据本发明的一个实施例，其中，所述电路配置为测量所述半导体器件的操作速度。

根据本发明的一个实施例，其中，所述第一导电焊盘与邻近所述第一导电焊盘的焊盘之间的间距小于40um。