一种槽型栅功率场效应晶体管的制作方法

本发明涉及半导体领域，尤其涉及一种槽型栅功率场效应晶体管。

背景技术：

槽型栅功率场效应晶体管(trench power MOSFET)以其低通态压降、高频工作能力、驱动控制简单、高功率密度和易并联等优点广泛地应用在功率控制领域，是目前主流的功率器件之一。其最常见的应用是作为功率开关来控制功率变换，通常是控制并驱动感性负载工作。因而器件在工作过程会经历高频的开关动作，当器件在关断工作状态时，器件驱动的无钳位负载电感中存储的能量会在瞬间全部释放到器件上，对器件造成冲击，这些释放的能量会在器件内部引起雪崩现象，产生瞬间高压大电流过程。一般而言器件具备一定的感性能量承受能力，但当感性能量超过器件所能承受的范围时会导致器件功能失效最终烧毁。通常指器件能够承受雪崩能量的能力为雪崩耐量，为了增加器件的工作可靠性水平，需要对器件的雪崩耐量能力进行优化。

槽型栅功率场效应晶体管的结构图和等效电路图分别如图1和图2所示，其内部结构存在寄生双极性NPN晶体管201。研究表明，该寄生晶体管是影响器件雪崩耐量的主要因素，当器件发生雪崩击穿产生瞬间大电流时，空穴电流会沿着N+源极101下的路径流向P阱102与N+源极101的区接触，如图1所示。其中Rb是存在于N+源级101下电阻区的电阻，当流过该电阻的电流足够大时，产生的正向压降大于寄生晶体管基区和发射区正偏置电压时，寄生晶体管导通，引起电流集中及二次击穿等现象，最终器件失效，可见，必须采用合适的方式来尽可能的减小寄生晶体管开启对器件产生的不利影响。为了减弱寄生晶体管开启带来的影响，现有通常采用的方法是尽量减小Rb电阻阻值，典型的做法是增加P阱102区域扩散浓度，这样可以通过P+区的横向扩散减小Rb阻值，或者通过调整N+源级101接触区域的方向，改为纵向扩散，这样也可以通过降低Rb电阻区域的电阻长度来减小阻值，通过以上方法能够在一定程度上有效的降低Rb阻值，提升器件的雪崩耐量能力。

但是采用上述方法，由于N+源级101下方的Rb阻值虽略微减小，但始终存在，无法彻底消除该区域的存在对器件雪崩可靠性能力带来的影响，因此，当器件在苛刻条件下关段时，过高的电流仍然会导致寄生电阻Rb电阻产生大于0.7V的正偏置，引起寄生晶体管的开启。

也就是说，现有技术中对槽型栅功率场效应晶体管的雪崩耐量能力的优化技术，由于优化效果弱，仍然存在器件雪崩可靠性差的技术问题。

技术实现要素：

本发明通过提供一种槽型栅功率场效应晶体管，解决了现有技术中对槽型栅功率场效应晶体管的雪崩耐量能力的优化技术，由于优化效果弱，仍然存在器件雪崩可靠性差的技术问题。

为解决上述技术问题，本发明提供了如下技术方案：

一种槽型栅功率场效应晶体管，包括：

衬底、外延层、栅极结构、位于所述外延层表面的第一阱区和位于所述第一阱区表面的第二阱区，其中，所述栅极结构包括：槽型栅极和包围所述槽型栅极的栅氧化层；其中，所述衬底、所述外延层和所述第二阱区的掺杂类型均为第一掺杂类型；所述第一阱区的掺杂类型为第二掺杂类型；所述第二阱区与源极导通连接，所述衬底与漏极导通连接；

其中，沿垂直于所述衬底表面的方向，所述第二阱区与所述外延层之间被所述栅极结构填充，以减少所述第二阱区远离所述外延层表面一侧的寄生电阻。

可选的，沿所述外延层表面至所述衬底的方向，所述栅极结构的宽度增加，以填充所述第二阱区与所述外延层之间的区域。

可选的，沿所述外延层表面至所述衬底的方向，所述栅极结构中的槽型栅极的宽度增加。

可选的，沿所述外延层表面至所述衬底的方向，在距所述外延层表面第一深度的位置，所述栅极结构的宽度增加。

可选的，所述第一深度为所述第二阱区的深度。

可选的，沿所述外延层表面至所述衬底的方向，在与所述外延层表面距离所述第一深度的位置，所述栅极结构的宽度增加量大于等于所述第二阱区宽度的两倍，以完全填充所述第二阱区与所述外延层之间的区域。

可选的，所述第一掺杂类型为N型，所述第二掺杂类型为P型；或所述第一掺杂类型为P型，所述第二掺杂类型为N型。

本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：

本申请实施例提供的槽型栅功率场效应晶体管，沿垂直于所述衬底表面的方向，设置所述栅极结构填充占据所述第二阱区与所述外延层之间的区域，将现有技术中位于所述第二阱区下方的所述第一阱区替换为所述栅极结构，有效的消除空穴在该区域的流动，消除了寄生电阻Rb，可以有效的降低寄生NPN晶体管开启的几率，大大提高了器件的雪崩耐量可靠性水平。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为背景技术中槽型栅功率场效应晶体管的结构图；

图2为背景技术中槽型栅功率场效应晶体管的等效电路图；

图3为本申请实施例中槽型栅功率场效应晶体管的结构图。

具体实施方式

本申请实施例通过提供一种槽型栅功率场效应晶体管，解决了现有技术中对槽型栅功率场效应晶体管的雪崩耐量能力的优化技术，由于优化效果弱，仍然存在器件雪崩可靠性差的技术问题。实现了大大提高器件的雪崩耐量可靠性水平的技术效果。

为解决上述技术问题，本申请实施例提供技术方案的总体思路如下：

本申请提供一种槽型栅功率场效应晶体管，包括：

衬底、外延层、栅极结构、位于所述外延层表面的第一阱区和位于所述第一阱区表面的第二阱区，其中，所述栅极结构包括：槽型栅极和包围所述槽型栅极的栅氧化层；其中，所述衬底、所述外延层和所述第二阱区的掺杂类型均为第一掺杂类型；所述第一阱区的掺杂类型为第二掺杂类型；所述第二阱区与源极导通连接，所述衬底与漏极导通连接；

其中，沿垂直于所述衬底表面的方向，所述第二阱区与所述外延层之间被所述栅极结构填充，以减少所述第二阱区远离所述外延层表面一侧的寄生电阻。

本申请实施例提供的槽型栅功率场效应晶体管，沿垂直于所述衬底表面的方向，设置所述栅极结构填充占据所述第二阱区与所述外延层之间的区域，将现有技术中位于所述第二阱区下方的所述第一阱区替换为所述栅极结构，有效的消除空穴在该区域的流动，消除了寄生电阻Rb，可以有效的降低寄生NPN晶体管开启的几率，大大提高了器件的雪崩耐量可靠性水平。

为了更好的理解上述技术方案，下面将结合具体的实施方式对上述技术方案进行详细说明，应当理解本发明实施例以及实施例中的具体特征是对本申请技术方案的详细的说明，而不是对本申请技术方案的限定，在不冲突的情况下，本申请实施例以及实施例中的技术特征可以相互组合。

在本实施例中，提供了一种槽型栅功率场效应晶体管，请参考图3，图3为本申请实施例中槽型栅功率场效应晶体管的结构图，如图3所示，包括：

衬底1、外延层2、栅极结构3、位于所述外延层2表面的第一阱区4和位于所述第一阱区4表面的第二阱区5，其中，所述栅极结构3包括：槽型栅极31和包围所述槽型栅极31的栅氧化层32；其中，所述衬底1、所述外延层2和所述第二阱区5的掺杂类型均为第一掺杂类型；所述第一阱区4的掺杂类型为第二掺杂类型；所述第二阱区5与源极S导通连接，所述衬底1与漏极D导通连接；

其中，沿垂直于所述衬底1表面的方向，所述第二阱区5与所述外延层2之间被所述栅极结构3填充，以减少所述第二阱区5远离所述外延层2表面一侧的寄生电阻。

需要说明的是，目前已知的提升器件雪崩耐量能力的方法，无论是通过工艺优化，或者设计结构的改进，绝大部分都是围绕降低寄生电阻Rb阻值的方法来优化器件的雪崩耐量特性。这些技术在一定程度上能够优化器件的雪崩耐量性能，但是由于所述第二阱区5下方的Rb阻值始终存在，无法彻底消除该区域的存在对器件雪崩可靠性能力带来的影响，因此，当器件在苛刻条件下关段时，过高的电流仍然会导致寄生电阻Rb电阻产生大于0.7V的正偏置，引起寄生晶体管的开启。可见，这种传统的的优化方式始终存在一定的局限性。而本申请通过设置所述栅极结构3来填充占据图3中所述第二阱区5下方的区域，能有效的消除现有结构该区域的寄生电阻Rb电阻，从而抑制该寄生电阻对器件雪崩耐量可靠性的影响，提升了器件的可靠性能力。

在本申请实施例中，所述第一掺杂类型为N型，所述第二掺杂类型为P型；或所述第一掺杂类型为P型，所述第二掺杂类型为N型，在此不作限制。

下面，结合图3，以所述第一掺杂类型为N型，所述第二掺杂类型为P型为例来详细介绍本申请提供的所述槽型栅功率场效应晶体管的结构。

所述槽型栅功率场效应晶体管包括：

N+型Si衬底1，该衬底1与所述槽型栅功率场效应晶体管的漏极D电导通连接，在具体实施过程中，所述漏极D可以如图3所示为覆盖在所述衬底1表面的金属漏极301，也可以为多晶硅；

N-型Si外延层2，该N-外延层2与所述N+衬底1连接；

P型第一阱区4，形成在Si外延层2表面；

N+型第二阱区5，形成在P型第一阱区4上；所述N+型第二阱区5与所述槽型栅功率场效应晶体管的源极S电导通连接，在具体实施过程中，所述源极S可以如图3所示为覆盖在外延层2表面的金属源极302，也可以为多晶硅；

栅极结构3，包括：槽型栅极31和包围所述槽型栅极31的栅氧化层32；其中，所述槽型栅极31为多晶硅，所述栅氧化层32为二氧化硅；

其中，沿垂直于所述衬底1表面的方向303，所述第二阱区5与所述外延层2之间被所述栅极结构3填充，以减少所述第二阱区5远离所述外延层2表面一侧的寄生电阻。

在本申请实施例中，要使所述第二阱区5与所述外延层2之间被所述栅极结构3填充，可以设置沿所述外延层2表面至所述衬底1的方向，所述栅极结构3的宽度增加，以填充所述第二阱区5与所述外延层2之间的区域。

在具体实施过程中，所述栅极结构3的宽度可以逐渐增加也可以在某一位置增加，只需要保证沿垂直于所述衬底1表面的方向303，所述第二阱区5与所述外延层2之间的区域被所述栅极结构3填充，消除现有结构中该区域为P型第一阱区时存在的寄生电阻Rb电阻。

进一步，沿所述外延层2表面至所述衬底1的方向，在距所述外延层2表面第一深度的位置，所述栅极结构3的宽度增加。所述第一深度为所述第二阱区5的深度，即栅极结构3在N+源极第二阱区5接触下区域横向展宽，使传统器件结构中N+源极下方的区域被多晶硅栅结构所占据，完全消除了传统结构原先该位置存在的P阱区域(也即是寄生电阻区)，这样可以实现传统结构中寄生电阻被完全消除。

进一步，沿所述外延层表面至所述衬底的方向，在与所述外延层表面距离所述第一深度的位置，所述栅极结构的宽度增加量大于等于所述第二阱区宽度的两倍，以完全填充所述第二阱区与所述外延层之间的区域，例如：

当第二阱区5深度为0.3μm，宽度为0.5μm时，栅极结构3在据外延层2表面0.3μm的位置，横向左右各展宽0.5μm或0.5μm以上，通过栅极结构3的横向扩展，完全占据所述第二阱区5的下方区域。

在具体的器件制造过程中，所述栅极结构3开始展宽的位置及横向展宽的尺寸结合器件的实际N+源极第二阱区5的设计尺寸可以有所变化。实现的目的是保证N+源极第二阱区5下的P阱区域完全被多晶硅栅极结构占据，这样可以有效的消除空穴在该区域的流动，去除寄生电阻Rb的不利影响，从而达到优化器件雪崩耐量特性的目的。

在具体实施过程中，所述栅极结构3的展宽是通过增加所述栅极结构3中的槽型栅极31的宽度来实现的。

具体来讲，通过采用展宽栅极结构3的方法，有效的消除了N+源极下的P阱区域，而该区域是传统结构中寄生电阻Rb最主要区域，通过该区域的消除，实现了寄生NPN晶体管短路模式，大大抑制了寄生NPN晶体管的开启，实现增强器件雪崩耐量能力的效果。且采用该结构实现的器件，其典型参数基本不受影响，但同时有效的提高了器件的可靠性水平，可以用于高性能、高可靠性的功率器件结构实现。

上述本申请实施例中的技术方案，至少具有如下的技术效果或优点：

本申请实施例提供的槽型栅功率场效应晶体管，沿垂直于所述衬底表面的方向，设置所述栅极结构填充占据所述第二阱区与所述外延层之间的区域，将现有技术中位于所述第二阱区下方的所述第一阱区替换为所述栅极结构，有效的消除空穴在该区域的流动，消除了寄生电阻Rb，可以有效的降低寄生NPN晶体管开启的几率，大大提高了器件的雪崩耐量可靠性水平。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。