封装基板及使用该封装基板的半导体封装件的制作方法

本实用新型涉及半导体封装领域，特别是涉及封装基板及使用该封装基板的半导体封装件。

背景技术：

随着电子产品越来越趋向轻薄、高频及多功能，其电路集成度越来越高。相应的，所使用的集成电路的接脚数和线路布局也不断增多，导致噪声随之增大。为消除噪声或作电性补偿，可在半导体封装结构中增加无源器件以消除噪声和稳定电路。

增加无源器件的方式之一是利用表面贴装技术(SMT,surface mounted technol ogy)将无源器件整合到基板上，但缺点在于容易产生阻抗，造成信号串扰，而且不能满足电子产品日益严格的轻薄要求。

另外一种方式是使用无源器件埋置技术将无源器件埋入封装基板中，例如业界积极开展的采用高介电常数薄膜的埋入式薄膜电容器技术。可参考中国专利CN101170869B所公开的内置电容器的制作流程，其在基板制作过程中利用薄膜沉积法逐层制作。该制程繁琐，大大延长了封装基板制作流程。此外，也可将整片薄膜电容元件直接与封装基板进行压合，但薄膜电容元件极易在压合过程中产生裂纹或刮痕。提高电容元件的整体厚度可降低上述风险，但同样将无法满足电子产品日益严格的小型化要求。

因而，现有的无源器件埋置技术需进一步提高。

技术实现要素：

本实用新型的目的之一在于提供封装基板，其在无源器件特别是电容器和电阻埋置于封装基板内的同时实现了封装基板的整体小型化。

本实用新型的目的之二在于提供使用该封装基板制造的半导体封装件，其藉由封装基板的结构而相应获得整体小型化的优点。

根据本实用新型的一实施例，一封装基板包含：第一介电层，具有相对的第一侧和第二侧；第一导电层，位于该第一介电层的第一侧；第二导电层，位于该第一介电层的第二侧；及至少一导通柱，其经配置以提供该封装基板的不同导电层之间所需的电气连接。该封装基板进一步包含：第一线路结构、第二线路结构、至少一电阻元件及至少一电容元件，其中每一电容元件具有第一电极片和第二电极片。该第一线路结构与该至少一电阻元件位于该第一导电层，该第二线路结构与该至少一电容元件的第二电极片位于该第二导电层。

在本实用新型的另一实施例中，封装基板进一步包含凹槽，其开口在该封装基板的导电外顶层且经配置以收纳待封装的电路元件。在本实用新型的一实施例中，封装基板是三层板，该第二导电层是导电底层，且该第二电极片的厚度大于该第一电极片。而在本实用新型的另一实施例中，该封装基板是四层板，该至少一电容元件完全内埋于该封装基板。至少一电容元件中每一者进一步包含第二介电层，该第二介电层的介电常数大于该第一介电层的介电常数。第一导电层包含热压合在一起的铜箔与电阻材料层。

本实用新型的又一实施例还提供了使用上述封装基板的半导体封装件。

本实用新型实施例可提供具有超薄内埋薄膜电容元件和电阻元件的多层(三层以上)封装基板，其可降低电容薄膜的厚度，同时减小电容元件和电阻元件因同层排布占据的面积，从而提升封装基板集成度。

附图说明

图1是根据本实用新型一实施例的封装基板的侧面结构剖视示意图

图2是图1中封装基板的俯视结构示意图

图3a-3g所示是根据本实用新型一实施例的制造一三层封装基板的方法的流程示意图

图4是根据本实用新型一实施例的四层封装基板的侧面剖视结构示意图

图5a-5g是根据本实用新型一实施例的制造一四层封装基板方法的流程示意图

具体实施方式

为更好的理解本实用新型的精神，以下结合本实用新型的部分优选实施例对其作进一步说明。

在半导体封装结构中增加无源器件可以起到消除噪声和稳定电路的作用，而且这些无源器件通常可占据半导体封装结构总表面积的50％或更大面积。如果将这些无源器件埋入封装基板中，将极有利于产品的小型化和增加设计灵活性。此外，这种埋置技术由于减少了焊接连接而可以改善产品的可靠性，并且通过减少噪音和连接通路而可以进一步降低寄生电感或提供电路补偿。

根据本实用新型实施例的封装基板除具有上述优点外，还可进一步降低封装基板厚度和表面积。

图1是根据本实用新型一实施例的封装基板100的侧面结构剖视示意图。图2是图1中封装基板100的俯视结构示意图。

如图1、2所示，该封装基板100是一三层板，即其具有三个导电层。该封装基板100主要包含第一介电层10、第一线路结构12、第二线路结构14(本图未示出，可参见图3e-3g)、至少一电阻元件16，及至少一电容元件18。如本领域技术人员所能理解的此处单列的至少一电阻元件16与至少一电容元件18实质为消除噪声和稳定电路所增加的无源器件，而非为实现原本电路功能而在线路结构中所必须的电阻和电容等。

第一线路结构12与第二线路结构14分别位于封装基板100的第一导电层20及第二导电层30，即本实施例中封装基板100的导电顶层与导电底层。该至少一电容元件18中的每一者进一步包含第一电极片180、第二电极片182及电容介电层184，其中该第一电极片180与第二电极片182分别位于该电容介电层184，即第二介电层的相对两侧面上。进一步的，该至少一电阻元件16与第一线路结构12同位于封装基板100的第一导电层20，而该至少一电容元件18的第二电极片182则与该第二线路结构14同位于该封装基板100的第二导电层30，该至少一电容元件18的第一极片180则定义该封装基板100的第三导电层40。相应的，由于电阻元件16与电容元件18分别位于不同的导电层，因而可大大提高每一导电层上用于布置线路结构的面积。显然，对于相同的线路结构而言，电阻元件16与电容元件18分别位于不同的导电层可大幅度减少封装基板100的每一层面积。此外，在本实施例中，由于第二电极片182位于封装基板100的外层，因而优选的，可适当增加第二电极片182的厚度，使其较内埋的第一电极片180厚，从而可部分增加封装基板100的刚性，同时避免外力损伤该第二电极片182。该封装基板100还进一步包含至少一导通柱50，其经配置以提供该封装基板100内不同导电层之间所需的电气连接。

为进一步提高封装基板100的集成度，在本实施例中，该封装基板100还进一步包含至少一在第一导电层20上开口的凹槽11，其可收纳待封装的电路元件(未图示)，从而进一步降低封装后半导体封装件(未图示)的厚度。待封装的电路元件所需的焊垫13可设置在该第一导电层20上，优选的位于凹槽11的开口旁侧，以经配置而实现其与待封装的电路元件间的电气连接。

为加深对本实用新型实施例所提供的封装基板100的结构的理解，以下结合根据本实用新型一实施例的封装基板100的制造方法作进一步说明。

图3a-3g所示是根据本实用新型一实施例的制造三层封装基板100的方法的流程示意图，其可用于制造包括图1、2中所示的封装基板100在内的三层封装基板。

如图3a所示，首先提供一电容基板15，其包含电容介电层184及位于该电容介电层184的相对两侧面的第一电容导电层和第二电容导电层，即分别对应封装基板100的第三导电层40和第二导电层30(本领域技术人员应当知道此处仅为区分分层，忽略工艺处理过程中所导致的一些结构变化)。该电容介电层184的材料可以包含高介电常数材料，如可以是高分子材料如环氧树脂，FR4，BT树脂，聚酰亚胺等的；也可以是陶瓷粉填充的高分子材料或其类似物的混合物，其中陶瓷粉可以是如钛酸钡，钛酸锆铅等无机材料。高介电常数材料的介电常数大于100，以100-400最佳。在本实施例中，电容介电层184的整层均可由该高介电常数材料形成，这样可提高封装基板100的刚性，而且由于电容元件18所在层厚度较薄可提高线路密集度，减少工艺制程。第三导电层40和第二导电层30可以是一薄膜铜层，也可以是实质包含先形成的金属粘接层和在金属粘接层上形成较厚的增强层的混合导电层。该金属粘接层材料可以是铜、锡、镍、铬、钛、铜-铬合金等。增强层可起到增强作用，可以是铜层或采用其它刚性较大的材料，如陶瓷等。增强层在形成电容元件的电极片时可充当载板作用，增加对相应导电层的支撑，因而可有效避免制造过程中发生翘曲引起的电极片弯折或变形等问题。

接着，如图3b所示，处理该第三导电层40以形成电容元件18的第一电极片180。如本领域技术人员所熟知，这些处理包括压干膜、曝光显影，及蚀刻等一系列处理，此处不再一一赘述。在该三导电层40包含增强层时，需先移除该增强层。

如图3c所示，将第一介电层10与第一导电层20依次压合于处理后的该第三导电层40上，其中第一导电层20可包含预先热压合在一起的铜箔208和电阻材料层210，如镍磷(Ni/P)层以供形成后续的电阻元件16。本实施例中，该第一介电层10采用半固化的介电材料，其介电常数小于电容介电层184所包含的高介电常数材料的介电常数。压合后的第一介电层10与第一导电层20同样可起到载板支撑作用，进一步避免制作过程中的封装基板翘曲。在本实施例中，由于需形成凹槽11，可在压合之前先在第一介电层10和第一导电层20上开槽，然后再将其压合至第三导电层50，本实施例中凹槽11可设置在封装基板的一侧，具体依布线需求等设计要求而定。

如图3d所示，接着通过机械钻孔或激光钻孔、沉积铜及电镀等一系列处理形成至少一导通孔(未示出)，经化铜处理填充该导通孔即可形成该至少一导通柱50。导通柱50可自第一导电层20导通至第一电极片180，及自第一导电层20导通至第二线路结构14等不同导电层之间的电路结构。在第二导电层30包含增强层的情况下，优选的，先移除该增强层。电镀导通孔会增加第一导电层20与第二导电层30的厚度，相应的会增加其上后续形成的电容电极和线路结构的厚度，从而可部分增加封装基板100的刚性,同时避免外力损伤外层电容电极，即第二电极片182。

如图3e所示，对第一导电层20及第二导电层30(包括电镀后增加的部分)进行压干膜、曝光显影，及蚀刻等一系列处理，从而在第一导电层20上形成第一线路结构12，在第二导电层30上形成电容元件18的第二电极片182及第二线路结构14。

接着，可在第一导电层20上形成电阻元件16。如图3f所示，这一步骤主要是将对应电阻元件16位置处的铜箔208蚀刻掉而仅保留电阻材料层210，如镍磷层。

可在第一导电层20与第二导电层30上进一步形成防焊层17以保护其上的电路结构，如第一线路结构12、第二线路结构14、电阻元件16及电容元件18等。另外还可在裸露的焊垫13(如图2所示)等处进一步以镀镍金等方式进行处理，以避免其受腐蚀，从而得到最终的封装基板100，如图3g所示。

本实用新型实施例所提供的封装基板100具有内埋的电阻元件16及电容元件18，因而其整体的封装基板厚度比传统的外置式要薄。而且电阻元件16与电容元件18的任一极片并不位于同一导电层上，减小了封装基板100的表面积。因而本实用新型实施例所提供的封装基板100具有整体减小的尺寸而不仅仅是厚度。

本实用新型实施例还可提供多于三层的封装基板100，例如常用的四层、五层基板等。图4即是一根据本实用新型实施例的四层封装基板100a的侧面剖视结构示意图，其中电容元件18的两个极片180、182均位于该封装基板100a的内层。

如图4所示，相较于三层封装基板100，该四层封装基板100a进一步包含于第二导电层30下方增层形成的第三介电层60和第四导电层70，第四导电层70上形成有第三线路结构19。其中布置有第一线路结构12与至少一电阻元件16的第一导电层20仍位于外层，而布置有第二线路结构14与至少一电容元件18的第二电极片182的第二导电层30则完全内埋于封装基板100a内成为导电内层。当然在其它实施例中，也可以在第一导电层20上增层，使其成为内层。同样，如本领域技术人员所能理解的此处单列的至少一电阻元件16与至少一电容元件18实质为消除噪声和稳定电路所增加的无源器件，而非为实现原本电路功能而在线路结构中所必须的电阻和电容等。由于电阻元件16与电容元件18分别位于不同的导电层，因而可大大提高每一导电层上用于布置线路结构的面积。显然，对于相同的线路结构而言，电阻元件16与电容元件18分别位于不同的导电层可大幅度减少封装基板100a的每一层面积。此外，在本实施例中，由于电容元件18的两个极片180、182均位于封装基板100a的内层，因而无需额外增加电极片180、182的厚度，也无需担心其受外界因素影响而损伤该第二电极片182。

同样为进一步提高封装基板100a的集成度，在本实施例中，该封装基板100a还进一步包含至少一在第一导电层20上开口的凹槽11，其可收纳待封装的电路元件(未图示)，从而进一步降低封装后半导体封装件(未图示)的厚度。待封装的电路元件所需的焊垫13可设置在该第一导电层20上，优选的位于凹槽11的开口旁侧，以经配置而实现其与待封装的电路元件间的电气连接。

图5a-5g是根据本实用新型一实施例的制造一四层封装基板100a方法的流程示意图，其可用于制造包括图4中所示的封装基板100a在内的本实用新型一实施例的四层封装基板。

类似的，如图5a所示，首先提供一电容基板15，其包含电容介电层184及位于该电容介电层184的相对两侧面的第一电容导电层,即第三导电层40和第二电容导电层,即第二导电层30。该电容介电层184的材料可以包含高介电常数材料，如可以是高分子材料如环氧树脂，FR4，BT树脂，聚酰亚胺等的；也可以是陶瓷粉填充的高分子材料或其类似物的混合物，其中陶瓷粉可以是如钛酸钡，钛酸锆铅等无机材料。高介电常数材料的介电常数大于100，以100-400最佳。可先处理该第二导电层30以形成电容元件18的第二电极片182和第二线路结构14，如本领域技术人员所熟知，这些处理包括压干膜、曝光显影，及蚀刻等一系列处理，此处不再一一赘述。在该第一导电层20和/或第二导电层30包含增强层时，需先移除该增强层。

接着，如图5b所示，将第三介电层60和第四导电层70依次压合于处理后的第二导电层30。如此可提高后续封装基板处理的支撑强度，避免发生翘曲。

如图5c所示，处理该第三导电层40以形成电容元件18的第一电极片180，并将第一介电层10与第一导电层20依次压合于处理后的该第三导电层40上。其中，第一导电层20可包含预先热压合在一起的铜箔208和电阻材料层210，如镍磷(Ni/P)层以供形成后续的电阻元件16。如需形成凹槽11，可在压合之前先在第一导电层20和第一介电层10上开槽，本实施例中凹槽11可设置在封装基板100a的约中间位置。在其它实施例中，电阻元件16也可在不同于电容元件18所在层的其它导电层形成，如第四导电层70，相应的该第四导电层70需包含热压合在一起的铜箔208和电阻材料层210。在其它实施例中，上述形成电容元件18的第一电极片180和第二电极片182的顺序可以互换，并不局限于上述记载。

如图5d所示，接着通过机械钻孔或激光钻孔、沉积铜及电镀等一系列处理形成至少一导通孔(未示出)，经化铜处理填充该导通孔即可形成至少一导通柱50。

如图5e所示，对第一导电层20及第四二导电层70(包括电镀后增加的部分)进行压干膜、曝光显影，及蚀刻等一系列处理，从而在第一导电层20上形成第一线路结构12，在第四导电层70上形成第三线路结构19。

接着，可在第一导电层20上形成电阻元件16。如图5f所示，这一步骤主要是将对应电阻元件16位置处的铜箔208蚀刻掉而仅保留电阻材料层210，如镍磷层。

可在导电外层，即本实施例中的第一导电层20与第四导电层70上进一步形成防焊层17以保护其上的电路结构，如第一线路结构12、电阻元件16及第四线路结构19等。另外还可在裸露的焊垫13(如图2所示)等处进一步镀镍金等方式进行处理以避免其受腐蚀，从而得到如图5g所示的最终的封装基板100a。

本实用新型实施例所提供的封装基板极大地降低了基板的整体厚度与表面积，有效提高线路的集成度和空间的利用率。

上述实施例仅以三层板与四层板为例对本实用新型进行了说明，本领域技术人员应当了解具体增层时的不同处理顺序和方法，不应因此将本实用新型限定在三层或四层板。此外，本领域技术人员也应了解如何使用本实用新型实施例所提供的封装基板制造得到半导体封装件，其由于使用了上述封装基板也势必具有整体尺寸小的优点。

本实用新型的技术内容及技术特点已揭示如上，然而熟悉本领域的技术人员仍可能基于本实用新型的教示及揭示而作种种不背离本实用新型精神的替换及修饰。因此，本实用新型的保护范围应不限于实施例所揭示的内容，而应包括各种不背离本实用新型的替换及修饰，并为本专利申请权利要求书所涵盖。