包括晶体管单元和补偿结构的宽带隙半导体器件的制作方法

背景技术：

与传统的硅mosfet相比，sicmosfet(碳化硅金属氧化物半导体场效应晶体管)在高温下表现出较低的导通状态电阻、较低的开关损耗和较低的漏电流。sicmosfet的栅极电介质可以通过热氧化sic基底而获得氧化硅sio2层来经济地形成，其中碳残余可能导致在sio2/sic界面处的界面态的密度比典型的si/sio2界面高多于两个数量级。也可能在sic与沉积的氧化硅之间的界面处产生的界面态可能不利地影响sic-mosfet的性能。

期望提供具有经济地形成的栅极电介质并且具有稳定且温度无关的器件参数的宽带隙半导体器件。

技术实现要素：

该目的通过独立权利要求的主题来实现。从属权利要求涉及另外的实施例。

根据实施例，一种半导体器件包括形成在宽带隙材料的半导体部分中的晶体管单元。晶体管单元电连接到栅极端子、源极端子和漏极端子。补偿结构与源极端子和漏极端子中的至少一项以及栅极端子电连接。补偿结构的有效电容具有至少部分地对晶体管单元的栅漏电容和栅源电容之间的比率的温度系数进行补偿的温度系数。

根据另一实施例，一种半导体器件包括在碳化硅的半导体部分中的晶体管单元。晶体管单元电连接到栅极金属化部、源电极和漏电极。半导体区域中的掺杂区域电连接到源电极。掺杂区域的电阻具有负的温度系数。层间电介质将栅极金属化部与掺杂区域分离。半导体部分中的漏极结构将晶体管单元与漏电极电连接，并且与掺杂区域形成pn结。

本领域技术人员在阅读下面的详细说明和查看附图时将认识到附加的特征和优点。

附图说明

附图被包括以提供对本发明的进一步理解，并且附图被并入并且构成本说明书的一部分。附图示出了本发明的实施例，并且与说明书一起用于解释本发明的原理。本发明的其它实施例和预期的优点将很容易被理解，因为通过参考下面的详细说明，它们变得更好理解。

图1a是根据实施例的具有补偿结构的半导体器件的等效电路图，补偿结构提供具有对晶体管单元的栅源电容的负温度系数进行补偿的温度系数的电容，其中补偿结构连接在漏极与栅极端子之间。

图1b是根据实施例的具有补偿结构的半导体器件的等效电路图，补偿结构提供具有对晶体管单元的栅源电容的负温度系数进行补偿的温度系数的电容，其中补偿结构连接在栅极与源极端子之间。

图2是根据实施例的包括补偿结构的半导体器件的等效电路图，其中补偿结构包括具有负温度系数的热敏电阻器结构。

图3a是示出用于讨论有助于理解实施例的背景的沿着sic/sio2界面的界面态密度的示意图。

图3b是示出用于讨论有助于理解实施例的背景的作为sic半导体器件中的温度的函数的栅极电荷与栅源电压之间的关系的示意图。

图3c是示出用于讨论有助于理解实施例的背景的作为sic半导体器件的温度的函数的漏源电容与漏源电压之间的关系的示意图。

图4a是根据实施例的半导体器件的一部分的示意性垂直剖面图，其中半导体器件包括基于具有负温度系数的电阻率的掺杂区域的补偿结构。

图4b是示出作为温度的倒数的函数的包含铝的掺杂区域的电阻率的示意图。

图5a是用于示出根据实施例的作为半导体器件的温度的函数的漏栅电容与漏源电压之间的关系的示意图。

图5b是示出根据实施例的作为半导体器件的温度的函数的栅极电荷与栅源电压之间的关系的示意图。

图6a是根据实施例的关于具有不对称晶体管单元的布局的sicmosfet的一部分的示意性垂直剖面图。

图6b是图6a的半导体器件部分的示意性平面图。

图7是根据实施例的关于形成在栅极焊盘周围的补偿结构的半导体器件的示意性平面图。

具体实施方式

在下面的详细说明中，参考了附图，其形成说明的一部分并且其中通过图示的方式示出了可以实践本发明的具体实施例。应当理解，在不脱离本发明的范围的情况下，可以利用其他实施例，并且可以进行结构或逻辑改变。例如，针对一个实施例示出或描述的特征可以在其它实施例上使用或与其它实施例结合使用，以产生另一实施例。意图在于本发明包括这样的修改和变化。使用特定语言描述示例，其不应被解释为限制所附权利要求的范围。附图不是按比例绘制的，仅用于说明目的。如果没有另外说明，相应的元件在不同的附图中由相同的附图标记表示。

术语“具有”、“含有”、“包括”、“包含”等是开放的，并且这些术语表示存在所述结构、元件或特征，但不排除附加的元件或特征。除非上下文另有明确说明，否则冠词“一”、“一个”和“该”旨在包括复数以及单数。

术语“电连接”描述电连接的元件之间的永久的低欧姆连接，例如在相关元件之间的直接接触或者通过金属和/或高度掺杂的半导体实现的低欧姆连接。术语“电耦合”包括，适于信号传输的一个或多个中间元件可以设置在电耦合的元件之间，例如可控制为暂时地在第一状态下提供低欧姆连接以及在第二状态下提供高欧姆电解耦的元件。

附图通过在掺杂类型“n”或“p”旁边指示“-”或“+”来示出相对掺杂浓度。例如，“n-”表示低于“n”掺杂区域的掺杂浓度的掺杂浓度，而“n+”掺杂区域具有比“n”掺杂区域更高的掺杂浓度。具有相同的相对掺杂浓度的掺杂区域不必具有相同的绝对掺杂浓度。例如，两个不同的“n”掺杂区域可以具有相同的或不同的绝对掺杂浓度。

图1a涉及包括具有并联电连接的多个晶体管单元的晶体管单元布置510的半导体器件500。作为示例，半导体器件500可以是或者可以包括igfet(绝缘栅场效应晶体管)、igbt(绝缘栅双极晶体管)或mcd(mos控制的二极管)，igfet例如通常意义上的mosfet，包括具有金属栅极的fet以及具有例如得自掺杂的多晶硅或非晶硅的半导体栅极的fet。晶体管单元tc可以是场效应晶体管单元，例如增强型的场效应晶体管单元。

半导体器件500基于由在300k的温度下具有至少2.0ev的带隙的宽带隙半导体形成的半导体部分。例如，半导体部分的半导体材料是在300k下带隙为3.21ev的4h多型碳化硅(4h-sic)。

晶体管单元布置510的等效电路图可以包括无电容晶体管440，其可以例如是增强型的igfet。电容cgd(栅漏电容)430在晶体管单元布置510的漏极与栅极之间有效。电容cgs(栅源电容)410在栅极与源极之间有效。cds(漏源电容)420在漏极与源极之间有效。

除其他外，无电容晶体管440的特征在于阈值电压电荷qth，其限定将无电容晶体管440的栅极处的电势提升到阈值电压所需的电荷量，在该阈值电压下，在无电容晶体管440的漏极与源极之间的负载电流路径变为导电。随着温度的增加，沿着晶体管单元的栅极电介质与半导体部分之间的界面的较少界面态保持电活性，使得阈值电压电荷qth减小。

米勒电荷负载cgd430可以保持不受影响或者也可以在一定程度上降低。但是阈值电压电荷qth的减小显著大于米勒电荷qgd的任何电势减小，使得比率qgd/qth具有正的温度系数。米勒电荷qgd与阈值电压电荷qth之间的比率的任何变化显著地影响关于非故意导通和非故意振荡的器件性能。

通常，比率qgd/qth影响当在sicmosfet的截止期间可能生成的电压峰值通过米勒电容cgd耦合到栅极输入时，sicmosfet非故意地导通的概率。米勒电容cgd相对于cgs越大，则sicmosfet非故意地导通的概率和风险越高。非故意的导通降低了包括sicmosfet的开关电路的效率。在sicmosfet是半桥电路中的高压侧开关或低压侧开关的情况下，可能发生两个开关均导通的短路状态。另一方面，随着比率qgd/qth的减小，在应用中触发不期望的振荡的概率增加。由此可见，sicmosfet在不同温度下表现不同。取决于sicmosfet的设计，在标称工作温度范围的上端，非故意导通的风险高，或者在标称工作温度范围的下端，非故意振荡的风险高。

补偿结构450与半导体器件500的源极端子s和漏极端子d中的至少一个以及栅极端子g电连接。补偿结构450的有效电容通过补偿电荷qcmp被充电。补偿结构450的有效电容具有至少部分地补偿qgd/qth的正温度系数的温度系数。换句话说，补偿结构450的有效电容的温度系数补偿比率cgd/cgs的温度依赖性，使得受比率cgd/cgs影响的器件参数在整个工作温度范围内保持比没有补偿结构450的情况下更稳定。

在图1a中，电连接在漏极端子d与栅极端子g之间的第一电容结构451表示补偿结构450的有效电容。补偿结构450的有效电容具有负的温度系数。随着温度的增加，较小的补偿电荷qcmp加载补偿结构450的有效电容。选择qcmp的负的温度系数，使得一方面的米勒电荷qgd和补偿电荷qcmp之和与另一方面的阈值电压电荷qth之比(qgd+qcmp)/qth在半导体器件500被指定的工作温度范围内近似恒定。漏极到栅极支路中的补偿结构450的负的温度系数在工作温度范围内至少部分地补偿阈值电压电荷qth的负的温度系数。

在图1b中，电连接在栅极端子g与源极端子s之间的第二电容结构452表示补偿结构450的有效电容。补偿结构450的有效电容具有正的温度系数。随着温度的增加，更多的补偿电荷qcmp加载补偿结构450的有效电容。选择qcmp的正的温度系数，使得米勒电荷qgd与阈值电压电荷qth和补偿电荷qcmp之和的比率qgd/(qth+qcmp)在半导体器件500被指定的工作温度范围内近似恒定。栅极到源极支路中的补偿结构450的正的温度系数在工作温度范围内至少部分地补偿阈值电压电荷qth的负的温度系数。图1a和1b的实施例可以彼此组合。

在图2中，补偿结构450包括串联电连接在漏极端子d与栅极端子g之间的第一电容结构451和第二电容结构452。具有负的温度系数的热敏电阻器结构456电连接在源极端子s与连接节点455之间，连接节点455在第一电容结构451与第二电容结构452之间。

当热敏电阻器结构456的电阻高时，横跨热敏电阻器结构456的电压降相对较高，并且第一电容结构451和第二电容结构452的串联连接主要与cgd并联电布置，使得漏极与栅极之间的总电容为高。此外，第二电容结构452从源极端子s高度去耦，使得第二电容结构452仅对栅极端子g与源极端子s之间的总电容有较小程度的贡献。

随着温度的增加，热敏电阻器结构456的电阻降低，并且横跨热敏电阻器结构456的电压降变小，使得在开关操作期间，负载电流的增加部分将第二电容结构452加载为与cgs平行的电容。随着温度的增加，第二电容结构452越来越多地贡献于总容量cgs。换句话说，热敏电阻器结构456和第二电容结构452形成具有在栅极端子g与源极端子s之间的有效电容的补偿结构450，其中有效电容具有参考图1b讨论的正的温度系数。

此外，随着热敏电阻器结构456的电阻的减小，第一电容结构451更好地耦合到源极端子s，而与栅极端子g的耦合程度减小。第一电容结构451逐渐变成在漏极端子d与源极端子s之间有效的电容，并且减小地贡献于整个栅漏电容cgd。换句话说，第一电容结构451和热敏电阻器结构456形成具有在漏极端子d与栅极端子g之间的有效电容的补偿结构450，其中有效电容具有如参考图1a讨论的负的温度系数。与比率qgd/qth相关的器件参数在更宽的温度范围内更稳定。

图3a的右侧示出了带隙材料的电子能带结构。价带610的上边缘ev表示在绝对零度温度下存在于带隙材料中的电子的最高能量。导带620的下边缘ec是带隙材料中的空电子状态的最低能级。在ev与ec之间的带隙615内，通常不存在空电子状态。

图3a的左侧示出了沿着sic/sio2界面的界面态密度dit，其中界面态可能主要源自于过量的碳原子。界面态的能级被调整到带隙材料的电子能带结构。界面态表示电子的能级，并且作为受主态有效，如果被电子占据则其是带负电的。

在具有控制sic晶体中的mos沟道的栅电极的igfet包括具有sic/sio2界面的栅极电介质的情况下，这洋的界面态的数量影响阈值电压。即，带隙615中存在的界面态越少，占据栅极电介质处的界面态的电子所感应的负电压偏压越低，足以打开sic晶体中的mos沟道的阈值电压vth越低，并且阈值电压电荷qth越低。

在tx＝300k的温度下，界面态密度dit分布的大部分与带隙615交叠。随着温度的增加，导带620的下边缘ec下降，并且在温度ty>tx下，界面态密度dit分布的较小部分与带隙615交叠。阈值电压vth以及阈值电荷qth相应地下降。

下面的图3b和图3c涉及晶体管单元的简化模型和其它结构(诸如端接结构和栅极连接，例如栅极焊盘)的折扣效应。

在图3b中，线701绘制在温度t1＝-40℃下作为栅极电荷qg的函数的vgs，线702绘制在t2＝25℃下作为栅极电荷qg的函数的vgs，线703绘制在t3＝100℃下作为栅极电荷qg的函数的vgs。在线701、702、703的左侧的较陡峭部分和右侧的较不陡峭部分之间的弯曲指示在打开mos沟道显著影响vgs/qg特性时的栅源电压v1和栅极电荷q1。v1随温度的变化指示阈值电压vth随温度的类似变化，其中数据表中给出的阈值电压vth通常针对其中mos沟道传导给定漏极电流的状态而定义。因此，阈值电荷qth随q1而变化。随着温度的增加，减小的v1导致阈值电荷qth的下降，其指示带隙中有效界面态的存在减少。

线701、702、703的较不陡峭的部分到横坐标上的投影所表示的、并且表示qgd的米勒平坦区(millerplateaus)的长度不改变或者仅在非常低的程度上改变，从而指示qgd在相关的温度范围上大致稳定。

另外，图3c中，线711绘制在温度t1＝-40℃下作为漏源电压vds的函数的cgd，线712绘制在t2＝25℃下作为漏源电压vds的函数的cgd，线713绘制在t3＝100℃下作为漏源电压vds的函数的cgd。对于给定的vds，图3c示出cgd和qgd不随温度显著变化。作为cgd比qth更稳定的结果，比率qgd/qth和cgd/cgs随温度变化。

如上所述，具有通过氧化硅的热氧化或沉积形成的栅极电介质的传统的sicmosfet在不同温度下表现不同，其中取决于sicmosfet的设计，在标称工作温度范围的上端，非故意导通的风险高，或者在标称工作温度范围的下端，非故意振荡的风险高。

相比之下，例如参考图1a、图1b和图2所描述的补偿结构450补偿阈值电荷qth随着温度的增加而下降所导致的影响，使得sicmosfet在整个工作温度范围内具有低的非故意导通风险和低的振荡发生。

图1a、图1b和图2的补偿结构450可以在半导体器件500的外壳外部实现，或者可以集成在实现晶体管功能的相同的半导体部分中和/或上。补偿结构450可以包括仅用于补偿比率qgd/qth的温度漂移的专用结构。根据另一实施例，补偿结构450可以包括还用于其他目的的元件。

图4a的半导体器件500使用栅极金属化部330的一部分，其可以是栅极焊盘或栅极连接线，例如栅极流道、栅极指状物或栅极环，作为图2的第一电容结构451的第一电极。

半导体器件500包括形成在半导体部分100中的晶体管单元，并且可以是或者可以包括igfet(例如mosfet)、igbt或mcd。半导体部分100由晶体宽带隙半导体材料形成，诸如sic，例如4h-sic。

在正面，半导体部分100具有可以包括共面表面部分的第一表面101。第一表面101可以与主晶面重合或者可以以离轴角度关于主晶面倾斜，该离轴角度的绝对值可以是至少2°且至多12°，例如约4°。根据实施例，第一表面101可以是锯齿形的，并且包括第一表面部分和第二表面部分，平行的第一表面部分彼此偏移并且相对于水平面倾斜，第二表面部分关于第一表面部分倾斜并且连接第一表面部分，使得锯齿形第一表面101的剖面线近似于锯齿线。

在半导体部分100的背面，相对的第二表面102可以平行于第一表面101延伸。在正面的第一表面101与在背面的第二表面102之间的距离与半导体器件500的标称阻挡能力有关。半导体部分100在第一表面101与第二表面102之间的总厚度可以在几百nm到几百μm的范围内。第一表面101的法线定义垂直方向，平行于第一表面101的方向为水平方向。

半导体部分100包括电连接到源电极310的掺杂区域180，其中掺杂区域180可以在栅极金属化部330的一侧或者在栅极金属化部330的相对侧连接到源极310。掺杂区域180可以与第一表面101直接相邻或者可以与第一表面101间隔开，其中可以在第一表面101与掺杂区域180之间形成一个或多个单极同质结或pn结。至少掺杂区域180的部分的电阻率具有负的温度系数。根据实施例，作为示例，整个掺杂区域180或掺杂区域180的一部分包含密度在至少5e17cm^-3到1e19cm^-3的范围内的铝(al)原子。除了铝之外，掺杂区域180可以包括另外的掺杂剂，例如硼(b)原子。掺杂区域180形成如参考图2所述的热敏电阻器结构456。

漏极结构120与掺杂区域180形成pn结pnx，并且可以在背面将掺杂区域180与漏电极320分离。漏极结构120可以至少包括重掺杂接触层和轻掺杂漂移区，重掺杂接触层与和第二表面102直接相邻的漏电极320形成欧姆接触，轻掺杂漂移区在重掺杂接触层与pn结pnx之间。

层间电介质210的一部分将栅极金属化部330与半导体部分100分离。层间电介质210可以包括由氧化硅、氮化硅、氮氧化硅、掺杂或未掺杂的硅酸盐玻璃形成的一个或多个电介质层，硅酸盐玻璃例如bsg(硼硅酸盐玻璃)、psg(磷硅酸盐玻璃)、bpsg(硼磷硅酸盐玻璃)、fsg(氟硅酸盐玻璃)或旋涂玻璃。栅极金属化部330的至少一部分在包含al的掺杂区域180的至少一部分的垂直投影中。栅极金属化部330和掺杂区域180形成如图2所描述的第一电容结构451的电极。

掺杂区域180和漏极结构120形成图2的第二电容结构452的电极，其中第二电容结构452的电容由在掺杂区域180与漏极结构120之间的pn结pnx的结电容给出。

掺杂区域180的电阻率具有负的温度系数。在低操作温度下，掺杂区域180的电阻高，并且在栅极金属化部330的中心轴方向上跨越掺杂区域180的所得到的横向电压降相对较高，使得栅极金属化部330与漏电极320之间的电容耦合很高。随着温度的增加，对pn结pnx的结电容进行充电的电流的增加部分流向源电极310，使得掺杂区域180逐渐将栅极金属化部330与漏电极320屏蔽。栅极金属化部330与漏电极320之间的有效电容随着温度增加而下降。

在sic半导体器件中，芯片面积显著小于在硅器件中的芯片面积，使得栅极金属化部330对总的cgd的贡献相对较高，并且栅极金属化部330对总的cgd的贡献的相对小的变化足以补偿阈值电势电荷qth的变化。

图4b示意性地示出了包含铝原子的sic晶体的电阻的温度依赖性，作为示例，其中铝原子的密度例如在至少5e17cm^-3到1e19cm^-3的范围内，并且其中电阻的标度是对数的。作为约200mev的铝的深的受主能级的结果，铝原子在工作温度范围的下端不完全电离。随着温度的增加，空穴浓度增加到掺杂的sic晶体中的电导率增加的程度，尽管随着温度的增加，空穴的迁移率降低。

图5a至图5b示出了图4a的补偿结构450对于阻断能力为650v并且总芯片面积为4mm²的功能半导体器件的效果，并且考虑晶体管单元和诸如端接结构和栅极连接等其它结构二者的效应。相邻的晶体管单元之间的中心到中心距离在例如2.5μm到6.5μm的范围内。

在图5a中，线721以对数标度示出了在温度t1＝-40℃下作为vds的函数的总的cgd，线722以对数标度示出了在温度t2＝25℃下作为vds的函数的总的cgd，线723以对数标度示出了在温度t3＝100℃下作为vds的函数的总的cgd。在300v的阻断电压下，-40℃下的cgd为100℃下的cgd的约2.5倍。由于晶体管单元对cgd的贡献不随温度变化，如图3c所示，所以温度依赖性仅源自于补偿结构450。

在图5b中，线731针对温度t1＝-40℃绘制作为qg的函数的vgs，线732针对温度t2＝25℃绘制作为qg的函数的vgs，线733针对温度t3＝100℃绘制作为qg的函数的vgs。vth的相对变化以及因此qth的相对变化明显小于图3a中的结果。

图6a和6b涉及半导体器件500的实施例，其中补偿结构450包括栅极金属化部330的部分，栅极金属化部330可以是栅极焊盘或栅极流道。半导体器件500可以是或者可以包括igfet(例如mosfet)、igbt或mcd，并且包括半导体部分100，半导体部分100具有形成热敏电阻器结构的掺杂区域180、栅极金属化部330、以及将栅极金属化部330与半导体部分100分离的层间电介质210，如参考图4a详细描述的。

半导体器件500还包括沿着从第一表面101延伸到半导体部分100中的沟槽栅极结构150形成在半导体部分100中的晶体管单元tc，其中半导体部分100的台面部分170分离相邻的沟槽栅极结构150。

沟槽栅极结构150沿着第一水平方向的纵向延伸可以大于沿着与第一水平方向正交的第二水平方向的横向延伸。沟槽栅极结构150可以是从晶体管单元区域的一侧延伸到相对侧的长条，其中沟槽栅极结构150的长度可以高达几毫米。根据其他实施例，可以沿着从晶体管单元区域的一侧延伸到相对侧的线来布置多个分离的沟槽栅极结构150，或者沟槽栅极结构150可以形成栅格，其中栅格的网格中形成有台面部分170。

沟槽栅极结构150可以等间隔，可以具有相等的宽度，并且可以形成规则图案，其中沟槽栅极结构150的节距(中心到中心距离)可以在1μm到10μm的范围内，例如，从2μm到5μm。沟槽栅极结构150的垂直延伸可以在0.3μm到5μm的范围内，例如在0.5μm到2μm的范围内。

沟槽栅极结构150包括导电栅电极155，其可以包括重掺杂多晶硅层和/或含金属层或由其组成。沟槽栅极结构150还包括沿着沟槽栅极结构150的至少一侧将栅电极155与半导体部分100分离的栅极电介质151。栅极电介质151可以包括半导体电介质(例如热生长或沉积的半导体氧化物，例如氧化硅)、半导体氮化物(例如沉积或热生长的氮化硅)、半导体氮氧化物(例如氮氧化硅)、任何其它沉积的电介质材料或其任何组合，或者由其组成。可以针对在1.5v到6v的范围内的晶体管单元tc的阈值电压形成栅极电介质151。

沟槽栅极结构150可以排他性地包括栅电极155和栅极电介质151，或者除了栅电极155和栅极电介质151之外，沟槽栅极结构150可以包括另外的导电和/或电介质结构，例如补偿结构。

沟槽栅极结构150可以垂直于第一表面101，或者可以随着到第一表面101的距离的增加而逐渐变小。例如，沟槽栅极结构150相对于垂直方向的锥角可以等于离轴角度，或者可以偏离离轴角度不超过±1度，使得两个相对的台面侧壁中的至少一个由提供高电荷载流子迁移率的晶面形成。

台面部分170包括被定向到正面并且与相应台面部分170的侧壁中的至少一个直接相邻的源极区110。在台面部分170中，源极区110可以与第一表面101直接相邻，可以与相对的台面侧壁直接相邻，或者可以与相对的台面侧壁间隔开。

台面部分170还包括将源极区110与漏极结构120分离的本体区115，其中本体区115与漏极结构120形成第一pn结pn1，并且与源极区110形成第二pn结pn2。本体区115与一个台面侧壁直接相邻，或者可以与两个台面侧壁直接相邻。栅极电介质151将本体区115的部分与栅电极155电容性耦合。源极区110和本体区115二者在正面电连接到源电极310。本体区115的垂直延伸对应于晶体管单元tc的沟道长度，并且可以在0.2μm到1.5μm的范围内。

半导体部分100还可以包括与漏极结构120形成第三pn结pn3的二极管区域116。二极管区域116电连接或耦合到源电极310，并且可以与沟槽栅极结构150垂直交叠，使得二极管区域116的部分形成在沟槽栅极结构150的垂直投影中，并且在半导体器件500的阻挡状态下将栅极电介质151的有源部分与漏电极320的高电势屏蔽。二极管区域116与漏极结构120形成第三pn结pn3，并且提供集成在半导体器件500中的回扫二极管功能。作为示例，相邻的二极管区域116的相对边缘之间的距离可以在2μm到3μm的范围内。

漏极结构120定向到背面，可以与第二表面102直接相邻，并且通过欧姆接触电连接或耦合到漏电极320。漏极结构120可以包括轻掺杂漂移区121，轻掺杂漂移区121可以形成第一pn结pn1和第三pn结pn3并且与掺杂区域180形成pn结pnx，并且漏极结构120还可以包括在漂移区121与第二表面102之间的重掺杂接触层129。

在半导体部分100由碳化硅形成的情况下，漂移区121中的净掺杂剂浓度可以在1e14cm^-3到3e16cm^-3的范围内。接触层129中的平均掺杂剂浓度足够高以确保与和第二表面102直接相邻的漏电极320的欧姆接触。在半导体器件500是mcd或igfet的情况下，接触层129具有与漂移区121相同的导电类型。在半导体器件500是igbt的情况下，接触层129具有漂移区121的互补导电类型或者包括互补导电类型的区域。

漏极结构120还可以包括可以与本体区115直接相邻的电流扩展区125。电流扩展区125可以在相邻的二极管区域116之间延伸，其中与形成在二极管区域116与漂移区121之间的第三pn结pn3相比，电流扩展区125与漂移区121之间的单极同质结可以具有到第一表面101的更大的距离。电流扩展区125的部分可以与二极管区域116的垂直投影交叠，并且可以在相邻的二极管区域116之间延伸。

电流扩展区125中的平均净掺杂剂浓度是漂移区121中的平均净掺杂剂浓度的至少十倍高。电流扩展区122的降低的水平电阻横向地扩展晶体管单元tc的导通状态电流，使得漂移区121中的电流分布更均匀。

源电极310、栅极金属化部330和漏电极320中的每一个可以包括或包含作为主要的成分的铝(al)、铜(cu)或者铝或铜的合金，诸如alsi、alcu或alsicu。根据其他实施例，源电极310和漏电极320中的至少一个可以包含镍(ni)、钛(ti)、钨(w)、钽(ta)、钒(v)、银(ag)、金(au)、锡(sn)、铂(pt)和/或钯(pd)作为主要成分。源电极310和漏电极320中的一者或二者可以包括两个或更多子层，其中每个子层包含ni、ti、v、ag、au、w、sn、pt和pd中的一种或多种作为主要成分，例如硅化物、氮化物和/或合金。

例如，源电极310和栅极金属化部330可以包括钛的薄的含金属的界面层341以及例如铝、铜、镍或其组合或化合物的主层342。

源电极310可以形成或可以电连接或耦合到源极端子s。漏电极320可以形成或可以电连接到漏极端子d，并且栅极金属化部330可以形成或可以电耦合或连接到栅极端子g。

根据实施例，晶体管单元tc是具有p掺杂的本体区115和n掺杂的源极区110的增强型的n沟道fet单元，其中二极管区域116是p掺杂的，并且漂移区121是n掺杂的。根据另一实施例，晶体管单元tc是具有n掺杂的本体区115和p掺杂的源极区110的增强型的p沟道fet单元，其中二极管区域116是n掺杂的，漂移区121是p掺杂的。

当栅电极155处的电势超过或低于半导体器件500的阈值电压时，本体区115中的少数电荷载流子形成将源极区110与漏极结构120连接的反型沟道，从而导通半导体器件500。在导通状态下，负载电流在源电极310与漏电极320之间大致沿着垂直方向流过半导体部分100。

第一接触结构315从源电极310延伸通过层间电介质210中的开口到半导体部分100并且与源极区110和二极管区域116直接相邻。根据所示实施例，第一接触结构315在第一表面101上结束。根据其他实施例，第一接触结构315可以延伸到半导体部分100中。第二接触结构316延伸通过层间电介质210并且将源电极310与掺杂区域180电连接。

根据其他实施例，晶体管单元场的布局可以包括对称晶体管单元，其中源极区和本体区形成为关于沟槽栅极结构的纵向中心轴对称。根据其他实施例，二极管区域与第一表面分离地形成，并且在半沟槽结构中将沟槽栅极结构分开的触点将二极管区域与源电极电连接。替代地或另外地，晶体管单元可沿着两个正交水平方向与其它结构(例如，二极管区域)交替。栅极结构150可以是形成在半导体部分100外部的平面栅极，其中栅极电介质151可以形成为与第一表面101直接相邻或至少平行。

图7的半导体器件500包括具有外部横向表面103和多个条形沟槽栅极结构150的半导体部分100。两个条形栅极流道332正交于栅极沟槽结构150行进。矩形栅极焊盘331形成在源电极310的矩形开口中。栅极焊盘331与将栅极流道332和栅极触点335二者交叠，栅极触点335将栅极流道332与栅极焊盘331电连接。

包含铝原子的掺杂区域180形成在栅极焊盘331的垂直投影中，并且可以在栅极焊盘331的两个相对侧与源电极310交叠。第二接触结构316从源电极310延伸到掺杂区域180中并且将掺杂区域180与源电极331电连接。

第二接触结构316可以是条形的或者可以是点，可以形成在栅极焊盘331的两侧或者形成在单侧。在栅极焊盘331的中心轴线与第二接触结构316之间的并且给出掺杂区域180的最小有效水平延伸的横向延伸显著大于栅极沟槽结构150的节距，例如，在约100μm到约500μm的范围内。有效水平延伸是补偿电压沿其下降的延伸。

第二接触结构316相对于掺杂区域180的尺寸和位置涉及掺杂区域180的电阻值，使得可以精细地调整掺杂区域180的电阻值。

虽然本文中已经图示和描述了具体实施例，但是本领域普通技术人员将理解，在不脱离本发明的范围的情况下，可以代替所示出和描述的具体实施例的各种替代和/或等同实现。本申请旨在覆盖本文中所讨论的具体实施例的任何修改或变化。因此，本发明旨在仅由权利要求及其等同物限制。