功率半导体器件及其制造方法与流程

本发明涉及半导体制造领域，特别是涉及一种功率半导体器件，还涉及一种功率半导体器件的制造方法。

背景技术：

现代电子电路由于使用环境和使用条件的特殊性，对功率半导体器件的可靠性要求越来越高。功率半导体器件(功率vdmos、功率igbt等)由于使用的需要，常常接在感性负载电路中。在器件关断时，感性负载上的电感能够产生负载电路所加电源电压两倍大小的电压，加在器件的漏源区之间，使器件的漏源区之间承受很大的电流冲击。当漏极电压增加且无法被夹断时器件就进入雪崩区，此时的漏-体二极管将产生电流载流子，所有的漏极电流(雪崩电流)将通过漏-体二极管并且受控于电感负载。如果流向体区的电流足够大，它将导通寄生晶体管，使器件产生雪崩击穿，器件可能被烧毁而永久失效。

因此，迫切需要增大器件的雪崩耐量(eas)，以使器件能工作在感性负载电路中。传统的增大器件雪崩耐量的方法有：1.增大p阱注入剂量；2.n+注入后再一次进行p+注入；3.增加元胞个数；4.接触孔刻蚀后进行p+注入。前两种方法是通过减小体区电阻，使寄生npn晶体管的pn结两端的电压低于pn结的开启电压而使寄生晶体管难以导通，从而消除雪崩击穿。第三种方法是通过增大器件的工作电流，从而增大雪崩耐量。第四种方法是改善接触电阻以增大雪崩耐量。但以上方法存在以下缺点：

1、增大p阱注入剂量虽然能增大雪崩耐量，但会增大开启电压vth，更严重的是会增大导通电阻rdon，使器件的温升增大，从而使器件的可靠性降低。

2、n+注入后再一次进行p+注入也会增大开启电压vth，并且增大导通电阻rdon，使器件的温升增大，从而使器件的可靠性降低。原因是该次p+注入时注入的杂质硼离子紧挨着器件的沟道，在后续的扩散工艺中硼离子会扩散到沟道中，从而增大开启电压vth，并且增大导通电阻rdon。

3、增加元胞个数会使芯片的面积增大，从而增大制造成本。

4、接触孔刻蚀后进行p+注入虽然会改善器件中个别元胞接触不良所引起的器件烧毁的情况，但由于一般而言接触孔大小的有限性，通过接触孔注入的p型杂质的区域不够大，对器件体区电阻rb的减小是有限的，使雪崩耐量的提高幅度不够大，故这种方法提高器件雪崩耐量的效率不高。

技术实现要素：

基于此，有必要提供一种能够提高雪崩耐量的功率半导体器件。

一种功率半导体器件，所述功率半导体器件的元胞结构包括第一导电类型的衬底、所述衬底上的第二导电类型的阱区、所述阱区内的第一导电类型的源区、所述阱区上方的栅极、以及所述阱区上与所述阱区和源区连接的源极金属，所述第一导电类型和第二导电类型为相反的导电类型；其特征在于，所述阱区包括表面的第一结构和第二结构，所述第一结构由多个朝第一方向延伸、沿第二方向排列的图案组成，所述第二结构沿所述第二方向延伸从而连接各所述第一结构的图案，所述第一方向为所述栅极之间的间距方向，所述第二方向垂直于所述第一方向；所述第二结构与所述源极金属直接接触。

在其中一个实施例中，所述第一结构由多个相互平行、沿第二方向排列的矩形组成，所述矩形的一组对边朝所述第一方向延伸，另一组对边朝所述第二方向延伸。

在其中一个实施例中，所述第二结构在所述第一方向上的宽度小于所述源极金属在所述第一方向上的宽度。

在其中一个实施例中，所述第一导电类型为n型，所述第二导电类型为p型。

在其中一个实施例中，还包括形成于所述衬底上的第一导电类型的漂移区，所述阱区形成于所述漂移区内。

在其中一个实施例中，所述功率半导体器件是垂直双扩散金属氧化物半导体场效应晶体管或绝缘栅双极型晶体管。

还有必要提供一种功率半导体器件的制造方法。

一种功率半导体器件的制造方法，包括进行源区注入的步骤，其特征在于，所述进行源区注入的步骤中的源区光刻胶包括第一结构和第二结构，所述第一结构由多个朝第一方向延伸、沿第二方向排列的图案组成，所述第二结构沿所述第二方向延伸从而连接各所述图案，所述第一方向为所述功率半导体器件栅极之间的间距方向，所述第二方向垂直于所述第一方向。

在其中一个实施例中，所述第一结构由多个相互平行、沿第二方向排列的矩形组成，所述矩形的一组对边朝所述第一方向延伸，另一组对边朝所述第二方向延伸。

在其中一个实施例中，所述进行源区注入的步骤之后还包括光刻和刻蚀接触孔的步骤，所述第二结构在晶圆表面的正投影位于刻蚀出的接触孔在晶圆表面的正投影内。

在其中一个实施例中，所述功率半导体器件是垂直双扩散金属氧化物半导体场效应晶体管或绝缘栅双极型晶体管。

上述功率半导体器件及通过上述功率半导体器件的制造方法制造出的半导体器件，通过增设的第二结构将阱区连接在一起通过增设的第二结构将常规的第一结构连接在一起，使在感性负载中工作的功率半导体器件关断时进入阱区的空穴电流能直接通过阱区进入源极金属排放掉，从而使空穴电流远离源区，减小寄生npn晶体管导通的可能性，能大幅地增大器件的雪崩耐量。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他实施例的附图。

图1是一种传统的功率半导体器件在源区光刻后源区光刻胶的示意图；

图2是器件在所有工序完成后沿图1中a-a线的剖视图(介质层与金属层未画出)；

图3是一实施例中功率半导体器件在源区光刻后源区光刻胶的示意图；

图4是器件在所有工序完成后沿图3中b-b线的剖视图；(介质层与金属层未画出)

图5是一实施例中功率半导体器件的制造方法的流程图；

图6是图5中的步骤s150的各子步骤流程图；

图7是功率半导体器件有源区和终端区的位置关系示意图。

具体实施方式

为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。

本文所使用的半导体领域词汇为本领域技术人员常用的技术词汇，例如对于p型和n型杂质，为区分掺杂浓度，简易地将p+型代表重掺杂浓度的p型，p型代表中掺杂浓度的p型，p-型代表轻掺杂浓度的p型，n+型代表重掺杂浓度的n型，n型代表中掺杂浓度的n型，n-型代表轻掺杂浓度的n型。

图1是一种传统的功率半导体器件在源区光刻后源区光刻胶的示意图，包括两相邻的多晶硅栅11之间形成的源区光刻胶117，源区注入(本实施例中为n+注入)时，未被源区光刻胶117覆盖的区域被注入形成n+区，且在扩散后形成源区，其他先前注入的p型离子区域则因被源区光刻胶117覆盖，形成阱区。图1中的两条虚线之间的区域为接触孔的区域。图2为器件后续的制造步骤完成后沿图1中a-a线的剖视图。图2中的结构包括n+衬底16、n-漂移区15、p阱14、n+区17、栅氧化层13、多晶硅栅11以及源极金属19。从图中可以看到，在感性负载电路中，当功率半导体器件关断后，空穴电流沿图中的箭头方向流进p阱14，在流进源极金属19之前，由于没有空穴电流的泄放通路，会流进n+区17中，很容易引起寄生npn晶体管开启，使空穴电流进入n+源区，极易使器件因电流不断增大而发生雪崩击穿。

对此，发明人提出一种功率半导体器件，其元胞结构包括第一导电类型的衬底，衬底上的第二导电类型的阱区，阱区内的第一导电类型的源区，阱区上方的栅极，以及阱区上与阱区和源区连接的源极金属。阱区包括表面的第一结构和第二结构，第一结构由多个朝第一方向延伸、沿第二方向排列的图案组成，第二结构沿第二方向延伸从而连接各第一结构的图案，第一方向为相邻的栅极的间距方向，第二方向垂直于所述第一方向，即第二方向为多晶硅栅的延伸方向；第二结构与源极金属直接接触。

图3是一实施例中功率半导体器件在源区光刻后源区光刻胶的示意图，图4为器件后续的制造步骤完成后沿b-b线的剖视图。图4为n型功率半导体器件的实施例，即第一导电类型为n型，第二导电类型为p型。对于p型功率半导体器件的实施例则第一导电类型为p型，第二导电类型n型。

图4所示结构包括n+衬底26、衬底26上的n-漂移区25、漂移区25内的p阱24、p阱内的n+源区27、p阱24上方的栅极(包括栅氧化层23和多晶硅栅21)、以及p阱24上与p阱24和n+源区27连接的源极金属29。在图3所示实施例中，p阱24包括表面的第一结构217和第二结构219。第一结构217由多个朝第一方向延伸、沿第二方向排列的图案组成，其中第一方向为相邻的多晶硅栅21的间距方向，第二方向垂直于第一方向。在本实施例中，第一方向为x轴方向，第二方向为y轴方向。第二结构219沿第二方向延伸从而连接第一结构217的各个图案。图3中的两条虚线之间的区域为接触孔的区域，第二结构219与源极金属29直接接触，这样一来，就可以保证有源区在整个y轴方向上都有与源极金属29保持接触的p阱24作为空穴电流的泄放通道。器件关断后，空穴电流流进p阱24，可以直接经由图4中n+源区27之间的属于p阱24的区域(也即第二结构219)流进源极金属29中(如图4箭头所示)，因此空穴电流更易于经泄放通路进入接触孔中的源极金属29。由于空穴电流远离n+源区27，难以引起寄生npn晶体管开启，从而增大了器件的雪崩耐量eas。

在图3所示实施例中，第一结构217由多个相互平行、沿y轴方向排列的矩形组成，矩形的一组对边朝x轴方向延伸。可以理解的，在其他实施例中，第一结构217也可以采用本领域习知的n+源区27的其他形状，例如圆角矩形、椭圆形、分段的长条形或分段的圆角矩形等。

在图3所示的实施例中，第二结构219在x轴方向上的宽度小于源极金属在x轴方向上的宽度。

在一个实施例中，功率半导体器件是垂直双扩散金属氧化物半导体场效应晶体管(vdmosfet)或绝缘栅双极型晶体管(igbt)。

另一方面，上述功率半导体器件仅会略微增大器件的导通电阻rdon(增大量一般为1％—2％，可以忽略不计)。参见图3，图中的d区域表示接触孔与n+源区27相重叠的区域，同时也是源极金属29收集n+源区27的电流的区域。从图中可以看到，由于源极金属29与n+源区27接触良好，不管是图1所示的传统结构，还是图3所示的新结构，n+源区27的电流都是从阱区沟道中横向流动到接触孔中的金属，再竖直向上流到源极金属29，接触孔收集源区电流的总长度没有发生变化，只是电流横向流动的路径有所减小，但这个对总漏源电流影响很小，故开启时总的漏源电流ids基本不变，即导通电阻基本不会增大。

以下对本发明实施例的功率半导体器件的制造方法进行整体概括性描述。参见图5，功率半导体器件的制造方法包括如下步骤：

s110，形成氧化层。

在晶圆正面生长场氧化层。在本实施例中，n+衬底上形成有作为漂移区的n-外延层，因此是在外延层正面生长场氧化层。

s120，进行终端光刻与刻蚀。

在场氧化层上涂覆光刻胶，光刻后刻蚀场氧化层，露出需要注入形成终端场限环的区域。

s130，进行终端注入并扩散。

注入第二导电类型的离子，扩散后形成终端场限环。注入后应去除光刻胶。

s140，进行有源区光刻与刻蚀。

再次涂覆光刻胶进行光刻，从而将多余的场氧化层刻蚀掉，露出有源区的注入窗口。

s150，进行有源区注入与扩散并形成栅极。

参见图6，步骤s150具体包括以下子步骤：

s151，jfet注入。

jfet注入完成后可以进行热扩散。在一个实施例中，jfet注入的剂量为1e12cm^-2—5e12cm^-2，注入能量为80kev—120kev。jfet热扩散的温度为1100℃—1150℃，扩散时间为90—180分钟。

s153，生长栅氧化层。

在晶圆正面(即外延层正面)生长栅氧化层。

s155，形成多晶硅栅。

在栅氧化层上淀积多晶硅后，进行n型离子掺杂(例如磷扩散或磷离子注入)，然后进行多晶光刻与刻蚀，形成多晶硅栅。

s157，进行阱区注入。

注入第二导电类型离子(本实施例中为p型离子)形成阱区，注入完成后可以进行阱区热扩散。在一个实施例中，阱区注入的注入剂量为3e13cm^-2—1e14cm^-2，注入能量为60kev—100kev。阱区热扩散的温度为1000℃—1150℃，扩散时间为30—150分钟。

s159，第一、第二导电类型离子注入。

第一导电类型离子注入即源区注入。在本实施例中，第一导电类型离子注入为n+注入，第二导电类型离子注入为p+注入。源区注入和扩散后在源区光刻胶下方两侧形成相互分离的n+源区。源区光刻胶包括第一结构和第二结构，第一结构由多个朝第一方向延伸、沿第二方向排列的图案组成，第二结构沿第二方向延伸从而连接各图案，第一方向为相邻的栅极的间距方向，第二方向垂直于第一方向，即第二方向为多晶硅栅的延伸方向。

参见图3，在该实施例中，源区光刻胶包括第一结构217和第二结构219。第一结构217由多个相互平行、沿y轴方向排列的矩形组成，矩形的一组对边朝x轴方向延伸。可以理解的，在其他实施例中，第一结构217也可以采用本领域习知的其他光刻胶图形形状，例如圆角矩形、椭圆形、分段的长条形或分段的圆角矩形等。

步骤s159之后进行介质层淀积，接触孔光刻和刻蚀，金属溅射，金属层光刻与刻蚀，背面减薄，背面注入，背银等工序，以及钝化层淀积、光刻与刻蚀的工序。在一个实施例中，第二结构位于刻蚀出的源极接触孔内。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。