专利名称：与非逻辑非晶硅只读存储器结构及其制造方法
技术领域：
本发明涉及一种只读存储器结构及其制造方法，特别涉及一种利用非晶硅作为源极/漏极区的与非逻辑非晶硅只读存储器结构及其制造方法。
只读存储器已被广泛地应用于迷你电脑，微处理器系统等一类的数字设备中，其可用来储存一些系统数据，例如BIOS等常驻程序。由于只读存储器(简称ROM)的制作工艺非常复杂，而且需要很多耗费时间的步骤及材料的处理，因此，客户通常是先将程序数据交给存储器制造厂商，再由厂商将其编码在只读存储器中以制成成品。
大部分的只读存储器，除了在程序化(Programmed)阶段所存入的数据不同之外，其余的结构均相同。因此，只读存储器可先制作到程序化之前的步骤，并将这种可程序化的半成品库存起来，待客户送来特定程序的订单之后，即可迅速制作光掩模以进行程序化，再出货给客户。故上述的后程序化光掩模式只读存储器已成为业界惯用的方法。
一般常用的只读存储器是利用通道晶体管作为存储单元(MemoryCell)，并在程序化阶段，选择性地植入杂质到指定通道区，以藉改变临界电压(Threshold Voltage)而达到控制存储单元导通(ON)或关闭(OFF)的目的。为了清楚起见，一种现有的只读存储器结构如
图1A至1C所示。图1A显示其部分俯视示意图，图1B显示其部分前视示意图，而图1C显示其部分侧视剖面示意图。现有的只读存储器结构包括一基底10，例如一P型硅基底，在基底10上形成多个位线(Bit Line，BL)11、氧化层12与多个字线(Word Line，WL)13。根据此只读存储器结构，图1A中虚线框起来的部分14就形成一存储单元。而存储单元即以通道16的离子植入与否，来存储二进制数字数据“0”或“1”。
现有的只读存储器的制造方法如图1C所示。首先，在基底10上植入N型杂质，例如砷离子，形成多个等距分布的位线11，而位线11之间则构成通道区16。其次，以氧化工序，在位线11与通道区16表面形成氧化层12。接着，形成一电导体层，例如高浓度掺杂的多晶硅层，并经照相与蚀刻限定图案，形成跨位线11的字线13，构成通道晶体管，完成传统只读存储器的半成品制造。接着进行程序化的步骤，形成一掩模层15，露出欲编码的通道区16，再植入P型杂质，例如硼离子，完成编码注入(Code Implant)的程序。而在只读存储器程序化的过程中，可根据不同的晶体管特性来决定不同的掺杂源。
上述现有的只读存储器，其源极/漏极区是通过在基底中注入掺杂的方式形成的，这会造成源极/漏极区与基底之间隔离(Isolation)效果较差。且由于源极/漏极和基底间主要是以一种二极管的接合界面(Diode Junction)作为隔离，当所施加的电压增加时，漏电流(Leakage Current)也会随之增加，而无法避免漏电流的产生，且漏电流的大小和源极/漏极和基底的接触面积成正比。因此，会造成只读存储器的操作电压受限。
因此本发明的主要目的就是提供一种与非逻辑非晶硅只读存储器结构及其制造方法，利用“绝缘层上有硅”结构，使只读存储器元件建立在一绝缘层上，以隔离基底与源极/漏极区，以避免源极/漏极区与基底之间漏电流的产生。
本发明的另一目的就是提供一种与非逻辑非晶硅只读存储器结构及其制造方法，利用“绝缘层上有硅”结构，使只读存储器元件建立在一绝缘层上，以隔离基底与源极/漏极区，避免基底与源极/漏极区之间的接合界面击穿，可提高器件的操作电压。
为实现上述目的，本发明一方面提供一种与非逻辑非晶硅只读存储器的制造方法，包括下列步骤a.提供一基底，在该基底上裸露有一第一绝缘层的表面；b.在该第一绝缘层表面形成一非晶硅层；c.对该非晶硅层构图，形成多条沿一第一方向约为平行相隔的扩散区；d.对这些扩散区进行第一类型离子掺杂，以调整临界电压；e.在这些扩散区两侧形成多个第一间隙壁；f.在这些扩散区与这些第一间隙壁表面形成一第二绝缘层；g.在该第二绝缘层表面形成一第一电导体层；h.对该第一电导体层构图，形成沿一第二方向互为平行相隔的多条栅极区，该第一方向与该第二方向以一角度相交，与这些字线重叠的这些扩散区部分形成多个通道区，而未与这些栅极区重叠的这些扩散区部分形成多个源极/漏极区；i.在这些栅极区两侧形成第二间隙壁；j.在上述各层表面形成一光致抗蚀剂层，并对该光致抗蚀剂层构图，露出部分这些通道区上方的这些栅极区；j.以第二类型离子对露出的这些栅极区进行离子注入，使注入的该第二类型离子，穿过这些栅极区与该第二绝缘层进入这些通道区，之后去除该光致抗蚀剂层；k.在上述各层表面形成一第三绝缘层；l.对该第三绝缘层构图，在该第三绝缘层中形成多个源极/漏极区接触窗与多个栅极区接触窗，且这些源极/漏极区接触窗露出该源极/漏极区，这些栅极区接触窗露出部分该栅极区；以及m.在这些栅极区接触窗与这些源极/漏极区接触窗中填入一第二电导体层，形成多个栅极区电极与多个源极/漏极区电极。
本发明另一方面提供一种与非逻辑非晶硅只读存储器结构，包括一表面具有一第一绝缘层的基底；多条扩散区，其形成在该第一绝缘层上，并沿第一方向延伸；多个第一间隙壁，形成在这些扩散区两侧；一第二绝缘层，形成在该第一绝缘层与这些扩散区表面，作为栅极氧化层；多条栅极区，作为字线，形成在该第二绝缘层表面，并沿一第二方向延伸，且该第一方向与该第二方向以一角度相交，与这些字线重叠的这些扩散区部分形成多个通道区，这些通道区有选择性的不同起始电压，而未与这些栅极区重叠的这些扩散区部分形成多个源极/漏极区；多个第二间隙壁，形成在这些栅极区两侧；一第三绝缘层，形成在该第二绝缘层与这些栅极区表面；多个栅极区接触窗，位于该第二绝缘层中，露出部分这些栅极区；多个源极/漏极区接触窗，位于该第三绝缘层中，露出这些源极/漏极区多个栅极区电极，位于这些栅极区接触窗内和这些栅极区接触窗周围的该第三绝缘层表面上；以及多个源极/漏极区电极，位于这些源极/漏极区接触窗内和这些源极/漏极区接触窗周围的该第三绝缘层表面上。
为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举一优选实施例，并配合附图作详细说明。附图中图1A是一种现有的只读存储器结构的部分俯视示意图；图1B是一种现有的只读存储器结构的前视剖面示意图；图1C是一种现有的只读存储器结构的侧视剖面示意图；图2A-2H是根据本发明的一优选实施例，一种与非逻辑非晶硅只读存储器制造的流程图；图3是根据本发明一优选实施例，一种与非逻辑非晶硅只读存储器的部分上视示意图；以及图4是根据本发明一优选实施例，一种与非逻辑非晶硅只读存储器的部分等效电路图。
请参照图2A至2H，其绘示根据本发明一优选实施例的一种只读存储器的制造流程图。首先请参照图2A，首先选择一绝缘层，或在一基底上先形成一第一绝缘层，例如先选择一绝缘层如场氧化层，或者选择在一P型硅基底30上形成一绝缘层32，例如氧化硅层。然后，利用“绝缘层上有硅”结构在绝缘层32上形成一本征非晶硅层(Intrinsic Amorphous SiliconLayer)34，其中，非晶硅层34是约在350℃-575℃下，利用等离子增强化学气相沉积法(PECVD)将SiH4气体分解沉积成非晶硅层。
接着，请参照图2B，利用照相与干蚀刻工艺，对本征非晶硅层34构图，形成多条平行排列且等距相间的扩散区36。然后对本征非晶硅层34进行离子掺杂步骤，例如使用硼离子来调整其临界电压。
之后，请参照图2C，在扩散区36两侧形成间隙壁40，例如可通过下述方式形成先在绝缘层32与扩散区36表面形成一二氧化硅或氮化硅层，再对二氧化硅或氮化硅层各向异性蚀刻。之后在绝缘层32与扩散区36表面形成一绝缘层42，例如二氧化硅或氮化硅层，以化学气相沉积法形成，作为栅极氧化层。紧接着在绝缘层42表面形成一电导体层44，电导体层44例如是一多晶硅层。
然后，请参照图2D，以微影与蚀刻工艺对电导体层44构图，形成多条约平行排列的栅极区46，栅极区46横跨过扩散区36，且栅极区46与扩散区36以一角度相交，例如约垂直相交。之后对栅极区46进行离子掺杂，使其成为高杂质浓度的栅极区46。由于栅极区46形成在氧化层42之上，当进行离子注入时不会对扩散区36进行注入，仅会对栅极区46进行掺杂，从而是自对准(Self-Align)掺杂。
接着，请参照图2E，在栅极区46两侧形成间隙壁49。例如可以这样形成先在绝缘层42与栅极区46表面形成一二氧化硅或氮化硅层，再对二氧化硅或氮化硅层各向异性蚀刻。至此，已完成只读存储器的前段工艺。
接着请参照图2F，图2F左侧是以图2E的I-I′剖面剖取的，其右侧是以图2E的II-II′剖面剖取的。在扩散区36上包括了源极/漏极区与通道区。其中，扩散区36与栅极区46重叠的区域为存储单元的通道区48，而未与栅极区46重叠的扩散区36区域则为存储单元的源极/漏极区50。图中以虚线框起来部分51则为一个存储单元。
接着，进行编码注入的程序，请参照图2G。涂覆一光致抗蚀剂层52，以微影工艺对光致抗蚀剂层52构图，以暴露出欲进行编码布植通道区48上方的栅极区46。然后，进行离子注入，例如使用P型离子，使注入的离子穿过栅极区46与绝缘层42对通道区48进行注入，形成关闭(OFF)的存储单元100。而存储单元中的通道区48若未进行编码注入则为导通(ON)的存储单元，例如存储单元102。之后将光致抗蚀剂层52去除。
最后，进行后段工艺，请参照图2H。在晶片表面形成一绝缘层54，绝缘层54例如是一平坦化的绝缘层，例如是硼磷硅玻璃(BPSG)。然后，对绝缘层54与绝缘层42构图，在绝缘层54中形成多个源极/漏极区接触窗56与多个栅极区接触窗57，使源极/漏极区接触窗56露出源极/漏极区50以及栅极区接触窗57露出部分栅极区46。最后在源极/漏极区接触窗56与多个栅极区接触窗57中填入金属，例如铝金属，以形成源极/漏极区电极58与栅极区电极59。后续工艺因与本发明无关，故在此不再赘述。
根据本发明一优选实施例的只读存储器，其部分上视示意图如图3所示，其部分等效电路图如图4所示。图中虚线框起来的部分100就形成一关闭的存储单元，而虚线框起来的部分102就形成一导通的存储单元。
根据如上所述的本发明一优选实施例，本领域的技术人员可以理解，应用本发明的只读存储器结构有下列优点1.利用“绝缘层上有硅”结构，以一绝缘层隔离基底与源极/漏极，可避免基底与源极/漏极间的漏电流产生。
2.利用“绝缘层上有硅”结构，以一绝缘层隔离基底与源极/漏极，可避免基底源极/漏极区之间的接合界面击穿，可提高器件操作电压。
虽然以上已结合一优选实施例公开了本发明，但是其并非用以限定本发明，本领域的技术人员在不脱离本发明精神和范围内，可作出各种修改和变换，因此，本发明的保护范围应由后附的权利要求来限定。
权利要求
1.一种与非逻辑非晶硅只读存储器的制造方法，包括下列步骤a.提供一基底，在该基底上裸露有一第一绝缘层的表面；b.在该第一绝缘层表面形成一非晶硅层；c.对该非晶硅层构图，形成多条沿一第一方向约为平行相隔的扩散区；d.对这些扩散区进行第一类型的离子掺杂，以调整临界电压；e.在这些扩散区两侧形成多个第一间隙壁；f.在这些扩散区与这些第一间隙壁表面形成一第二绝缘层；g.在该第二绝缘层表面形成一第一电导体层；h.对该第一电导体层构图，形成沿一第二方向互为平行相隔的多条栅极区，该第一方向与该第二方向是以一角度相交，与这些栅极区重叠的这些扩散区部分形成多个通道区，而未与这些栅极区重叠的该扩散部分形成多个源极/漏极区；i.在这些栅极区两侧形成第二间隙壁；j.在上述各层表面形成一光致抗蚀剂层，并对该光致抗蚀剂层构图，露出部分这些通道区上方的这些栅极区；k.以第二类型离子对露出的这些栅极区进行离子注入，使注入的该第二类型离子，穿过这些栅极区与该第二绝缘层进入这些通道区，之后去除该光致抗蚀剂层；l.在上述各层表面形成一第三绝缘层；m.对该第三绝缘层构图，在该第三绝缘层中形成多个源极/漏极区接触窗与多个栅极区接触窗，且这些源极/漏极区接触窗露出该源极/漏极区，这些栅极区接触窗露出部分该栅极区；以及n.在这些栅极区接触窗与这些源极/漏极区接触窗中填入一第二电导体层，形成多个栅极区电极与多个源极/漏极区电极。
2.如权利要求1所述的制造方法，其中该第一类型的离子为P型离子，该第二类型的离子为N型离子。
3.如权利要求1所述的制造方法，其中该第一类型的离子为N型离子，该第二类型的离子为P型离子。
4.如权利要求1所述的制造方法，其中该步骤a中的该第一绝缘层为氧化硅层。
5.如权利要求1所述的制造方法，其中该步骤b中的该非晶硅层是利用等离子增强化学气相沉积法形成的。
6.如权利要求1所述的制造方法，其中该步骤e中的该第一间隙壁为二氧化硅。
7.如权利要求1所述的制造方法，其中该步骤e中的该第一间隙壁为氮化硅。
8.如权利要求1所述的制造方法，其中该步骤f中的该第二绝缘层为二氧化硅层。
9.如权利要求1所述的制造方法，其中该步骤f中的该第二绝缘层为氮化硅层。
10.如权利要求1所述的制造方法，其中该步骤g中的该电导体层为高杂质浓度的多晶硅层。
11.如权利要求1所述的制造方法，其中该步骤h中的该第一方向与该第二方向约为垂直相交。
12.如权利要求1所述的制造方法，其中该步骤i中的该第二间隙壁为氮化硅。
13.如权利要求1所述的制造方法，其中该步骤i中的该第二间隙壁为二氧化硅。
14.如权利要求1所述的制造方法，其中该步骤1中的该第三绝缘层为硼磷硅玻璃。
15.如权利要求1所述的制造方法，其中该步骤n中的该第二电导体层为金属。
16.一种与非逻辑非晶硅只读存储器结构，包括一表面具有一第一绝缘层的基底；多条扩散区，其形成在该第一绝缘层上，并沿第一方向延伸；多个第一间隙壁，形成在这些扩散区两侧；一第二绝缘层，形成在该第一绝缘层与这些扩散区表面，作为栅极氧化层；多条栅极区，作为字线，形成在该第二绝缘层表面，并沿一第二方向延伸，且该第一方向与该第二方向以一角度相交，与这些字线重叠的这些扩散区部分形成多个通道区，这些通道区有选择性的不同起始电压，而未与这些栅极区重叠的这些扩散区部分形成多个源极/漏极区；多个第二间隙壁，形成在这些栅极区两侧；一第三绝缘层，形成在该第二绝缘层与这些栅极区表面；多个栅极区接触窗，位于该第三绝缘层中，露出部分这些栅极区；多个源极/漏极区接触窗，位于该第三绝缘层中，露出这些源极/漏极区；多个栅极区电极，位于这些栅极区接触窗内和这些栅极区接触窗周围的该第三绝缘层表面上；以及多个源极/漏极区电极，位于这些源极/漏极区接触窗内和这些源极/漏极区接触窗周围的该第三绝缘层表面上。
17.如权利要求16所述的结构，其中该第一绝缘层为氧化硅层。
18.如权利要求16所述的结构，其中该第一绝缘层为氮化硅层。
19.如权利要求16所述的结构，其中这些扩散区为高杂质浓度的非晶硅层。
20.如权利要求16所述的结构，其中这些第一间隙壁为氧化硅。
21.如权利要求16所述的结构，其中这些第一间隙壁为氮化硅。
22.如权利要求16所述的结构，其中该第二绝缘层为二氧化硅层。
23.如权利要求16所述的结构，其中该第二绝缘层为氮化硅层。
24.如权利要求16所述的结构，其中这些栅极区为高杂质浓度的多晶硅层。
25.如权利要求16所述的结构，其中该第一方向与该第二方向约为垂直相交。
26.如权利要求16所述的结构，其中部分这些通道区经离子注入形成关闭的存储单元。
27.如权利要求16所述的结构，其中这些第二间隙壁为氧化硅。
28.如权利要求16所述的结构，其中这些第二间隙壁为氮化硅。
29如权利要求16所述的结构，其中该第三绝缘层为硼磷硅玻璃。
30.如权利要求16所述的结构，其中这些栅极区电极为金属。
31.如权利要求16所述的结构，其中这些源极/漏极区电极为金属。
全文摘要
一种与非逻辑非晶硅只读存储器结构及其制造方法,其利用“绝缘层上有硅”结构,使本发明的只读存储器建立在一绝缘层之上,以隔离基底与源极/漏极区,避免源极/漏极区与基底之间漏电流的产生,以及避免基底与源极/漏极区之间的接合界面击穿,可提高器件操作电压。且本发明的只读存储器中,其源极/漏极区使用非晶硅为材料取代传统注入式高浓度掺杂源极/漏极结构。
文档编号H01L21/70GK1200575SQ9711347
公开日1998年12月2日 申请日期1997年5月23日 优先权日1997年5月23日
发明者温荣茂 申请人:联华电子股份有限公司