X 10"原子/cm2的剂量的渗杂剂，形成屏蔽区，LDD 外延层渗杂浓度可W在接近5 X 1〇19-5 X l〇w原子/cm3的范围内，并且源极/漏极渗杂浓度 可W在接近1 X l〇W-5 X 10"原子/cm3的范围内。在某些实施例中，用于渗杂剂推进退火步 骤的热预算设定为预定值，该值在推进退火步骤之后减少扩散的源极/漏极区域渗杂剂配 置和屏蔽区渗杂剂配置之间的重叠，W减小DDC晶体管的泄漏电流。通常，在该两种渗杂配 置重叠的区域中，扩散的源极漏极的渗杂浓度和屏蔽区的渗杂浓度在接近IX l〇i7-lXl〇i9 原子/cm3的范围内。在图5A-5C的S个DDC晶体管实施例的各者中，为了简化器件模型的 目的，不考虑分离的阔值电压设定区。
[0047] 表1示出所模拟的用于图5A-5C的S个实施例的饱和电流、关态电流、有效电流、 和畑F(random dopant fluc1:uation，随机渗杂波动）。表1I示出所模拟的用于图5A-5C的 S个实施例的亚阔值摆幅（S巧和DIBL(化ain induced barrier lowering,漏极引入的势 垒降低）。表1示出在S个实施例中，具有浅扩散源极/漏极的DDC晶体管实施例具有最低 的RDF，并且其有效电流比具有深扩散源极漏极和扩散L孤的DDC晶体管实施例高。表1I 示出在S个实施例中，具有浅扩散源极/漏极和扩散（升高的）LDD的DDC晶体管具有最低 的DI化。
[0048] 表1
[0049]
【主权项】
1. 一种形成在硅衬底上的半导体晶体管结构，包括： 晶体管栅极，其位于所述硅衬底的顶表面，所述晶体管栅极具有有效栅极长度Lg，所述 晶体管栅极具有底部和两个侧面，所述底部每侧具有限定所述栅极的物理外边界的底角； 源极和漏极延伸区，其位于所述晶体管栅极的两侧，所述源极和漏极延伸区从所述晶 体管栅极的每侧向内延伸一定距离，所述源极和漏极延伸区限定形成所述有效栅极长度Lg 的两个内边缘，所述源极和漏极延伸区掺杂有预定的掺杂极性； 深源极/漏极掺杂区，其与所述源极和漏极延伸区中的每一者相邻，所述深源极/漏极 区掺杂有与用于所述源极和漏极延伸区的所述掺杂极性相同的预定掺杂极性，所述深源极 /漏极区包括其中具有重掺杂部分的掺杂分布； 其中，所述源极/漏极掺杂区和所述源极和漏极延伸区彼此电接触，所述电接触的位 置形成分界面； 基本未掺杂的沟道部分，其限定所述源极和漏极延伸区和深源极/漏极掺杂区之间的 空间；以及 屏蔽区，其包括具有与所述深源极/漏极掺杂区和所述升高的源极和漏极延伸区的极 性相反的极性的高掺杂区，所述屏蔽区直接位于所述基本未掺杂的沟道部分的下方，所述 屏蔽区在所述深源极/漏极掺杂区之间横向延伸，所述屏蔽区具有5X 1018至1 X 10 2(1原子 /cm3的掺杂浓度； 其中，所述屏蔽区位于所述衬底表面下方竖直的深度处，所述屏蔽区不比所述分界面 离所述栅极近，并且其中，所述屏蔽区在所述深源极/漏极区的所述重掺杂部分的上方或 下方定位。
2. 根据权利要求1所述的半导体晶体管结构，其中，所述源极和漏极延伸区高过所述 衬底的表面水平。
3. 根据权利要求2所述的半导体晶体管结构，其中，使用外延增长硅形成所述升高的 源极和漏极延伸区。
4. 根据权利要求1所述的半导体晶体管结构，其中，所述源极和漏极延伸和深源极和 漏极区形成浅结。
5. 根据权利要求1所述的半导体晶体管结构，还包括： 阈值电压设定区，其直接位于所述屏蔽区的上方，所述阈值电压设定区与所述屏蔽区 共同延伸并且与所述屏蔽区邻接。
6. 根据权利要求5所述的半导体晶体管结构，其中，所述阈值电压设定区和所述屏蔽 区的两者邻接所述深源极/漏极掺杂区。
7. 根据权利要求1所述的半导体晶体管结构，还包括所述基本未掺杂的沟道层中锗的 浓度，与未使用所述锗的浓度的情况相比，所述锗的浓度足以实现所述Lg的变宽。
8. 根据权利要求7所述的半导体晶体管结构，其中，通过离子注入的方式将所述锗的 浓度引入到所述基本未掺杂的沟道层中。
9. 一种形成在硅衬底上的半导体晶体管结构，包括： 晶体管栅极，其通过起始点临时虚拟栅极结构形成，所述起始点临时虚拟栅极结构具 有第一水平尺寸和第一竖直尺寸； 源极和漏极延伸掺杂区，其通过使用所述临时虚拟栅极结构作为掩蔽而形成，在所述 临时虚拟栅极结构的每侧，所述源极和漏极延伸掺杂区分开第一横向距离并且从而限定有 效的栅极长度Lg ; 最终晶体管栅极，其在移除所述临时虚拟栅极结构之后形成，所述最终晶体管栅极具 有所述第一水平尺寸但是具有第二竖直尺寸，所述第二竖直尺寸创建所述最终晶体管栅极 的基本水平的底部，通过将所述最终晶体管栅极的一部分向下形成到所述硅衬底中竖直的 距离获得所述第二竖直尺寸； 深源极和漏极掺杂区，其毗邻所述源极和漏极延伸掺杂区并且通过第二横向距离彼此 分开，所述第二横向距离大于所述第一横向距离，所述深源极和漏极掺杂区延伸到所述硅 衬底中竖直的距离，所述深源极和漏极掺杂区具有基本水平的底部； 其中，使用具有预先选择的极性的掺杂剂掺杂所述源极和漏极延伸掺杂区和深源极和 漏极掺杂区中的每一者；以及 高掺杂的屏蔽区，其具有约有5 X 1018至1 X 10 2(1原子/cm 3的掺杂浓度，所述高掺杂的 屏蔽区峰值浓度点位于所述深源极和漏极掺杂区的底部的上方，通过基本未掺杂的沟道层 将所述高掺杂的屏蔽区与所述最终晶体管栅极的底部分开，所述高掺杂的屏蔽区在所述深 源极和漏极掺杂区之间横向延伸并且具有有限的厚度。
10. 根据权利要求9所述的半导体晶体管结构，还包括： 阈值电压设定区，其具有限定的掺杂浓度，所述阈值电压设定区直接位于所述高掺杂 的屏蔽区的上方并且在所述深源极和漏极掺杂区之间横向延伸，所述阈值电压设定区与所 述高掺杂的屏蔽区共同延伸，通过基本未掺杂的沟道层所述阈值电压设定区与所述最终晶 体管栅极的所述底部分开。
11. 根据权利要求9所述的半导体晶体管结构，其中，所述最终晶体管栅极包括金属材 料。
12. 根据权利要求9所述的半导体晶体管结构，其中，所述屏蔽区位于距所述最终晶体 管栅极的所述底部Lg/1. 5至Lg/5的距离。
13. -种形成在硅衬底中的半导体晶体管结构，包括： 屏蔽区，其处于所述硅衬底中，所述屏蔽区包括具有限定的厚度并且横向延伸通过衬 底的掺杂区，所述屏蔽区掺杂有有效地为所述屏蔽区建立第一极性的至少一个掺杂剂种 类，所述屏蔽区掺杂到约5 X 1018至1 X 10 2(1原子/cm 3的掺杂浓度； 基本未掺杂的沟道部分，其直接位于所述屏蔽区的上方并且有效地将所述屏蔽区与所 述娃衬底的顶表面分开； 深源极/漏极结构，其位于所述屏蔽区的两侧，所述深源极/漏极结构延伸比所述屏蔽 区的厚度深的限定的深度，所述屏蔽区掺杂有有效地为所述屏蔽区建立与所述第一极性相 反的第二极性的至少一个掺杂剂种类；以及 掺杂上部，其延伸到所述硅衬底的所述顶表面，所述掺杂上部为所述沟道结构限定有 效的栅极长度，所述掺杂上部可以向内、向外、基本竖直或者遵循在分界面处的、峨邻所述 深源极/漏极结构的弯曲的形状； 其中，所述屏蔽区定位为横向位于沿与所述分界面相同的平面或者定位在所述分界面 下方一定距离，而不在所述分界面的上方。
14. 根据权利要求13所述的半导体晶体管结构，还包括外部，其限定基本未掺杂的间 隔区，所述基本未掺杂的间隔区基本遵循所述深源极/漏极结构和所述掺杂上部组合的形 状，所述外部具有与所述基本未掺杂的沟道部分邻接的外边缘，所述外边缘限定所述分界 面，所述屏蔽区基本延伸到所述外部的所述外边缘。
15. 根据权利要求14所述的半导体晶体管结构，其中，所述外部由未掺杂硅锗制成。
16. 根据权利要求13所述的半导体晶体管结构，其中，使用外延增长形成所述深源极/ 漏极结构。
17. 根据权利要求13所述的半导体晶体管结构，还包括： 在所述屏蔽区和所述未掺杂的沟道层之间的阈值电压设定区。
18. 根据权利要求13所述的半导体晶体管结构，其中，使用离子注入形成所述屏蔽区。
19. 根据权利要求18所述的半导体晶体管结构，其中，通过预形成的ISSG氧化层形成 所述屏蔽区，所述ISSG氧化层有效地建立具有预先选择的深度、厚度、和掺杂浓度的屏蔽 区。
20. 根据权利要求13所述的半导体晶体管结构，其中，所述屏蔽区具有约3nm至40nm 的厚度。
【专利摘要】在硅衬底上制造的有效地设定阈值电压、控制短沟道效应并且控制过量的结泄漏的半导体晶体管结构可以包括具有源极和漏极结构的晶体管栅极。高掺杂的屏蔽区位置从衬底的表面向下嵌入竖直的距离。通过可以外延形成的基本未掺杂的沟道层，将高掺杂的屏蔽区与衬底的表面分开。源极/漏极结构可以包括高出衬底的表面源极/漏极延伸区。屏蔽区优选定位为位于源极/漏极区域和源极/漏极延伸部分之间的分界面处或者刚好位于分界面下方。晶体管栅极可以形成在硅衬底的表面水平的下方并且在源极/漏极结构的重掺杂部分的上方或下方。
【IPC分类】H01L29-66, H01L29-78, H01L29-10
【公开号】CN104662666
【申请号】CN201380049126
【发明人】托马斯·霍夫曼, 卢西恩·施弗伦, 斯科特·E·汤姆森, 普什卡·拉纳德, 王晶, 保罗·E·格雷戈瑞, 萨辛·R·森库萨勒, 兰斯·斯卡德, 赵达龙, 泰穆尔·巴克希彻维, 刘宇杰, 王凌泉, 张伟民, 萨米尔·普拉德汉, 迈克尔·杜安, 桑·焕·金
【申请人】苏沃塔公司
【公开日】2015年5月27日
【申请日】2013年9月17日
【公告号】US9041126, US20140084385, WO2014047026A1