进行表面处理工艺的方法和半导体器件及其制造方法
【技术领域】
[0001]本发明涉及进行表面处理工艺的方法、利用表面处理制造半导体器件的方法以及通过该方法制造的半导体器件。
【背景技术】
[0002]根据具有MOS晶体管的有源区的半导体器件的小型化，MOS晶体管的有源区的尺寸已经逐渐减小。由此，MOS晶体管的沟道长度也已经减小。如果MOS晶体管的沟道长度变得更小，会发生短沟道效应(SCE)并且MOS晶体管的操作性能会受损失。
[0003]因此，已经进行了不同的研宄以增大MOS晶体管的操作性能，即使MOS晶体管的有源区的尺寸已经减小。这些研宄之一是采用具有鳍型有源区的鳍型场效应晶体管(FinFET)。一般地，鳍型有源区可以通过使用蚀刻工艺局部地蚀刻基板而形成在半导体器件的基板上。结果，基板会被蚀刻工艺损坏，基板的表面粗糙度会增大。如果表面粗糙度没有被治愈(cured)，则MOS晶体管的操作性能受损失。
【发明内容】
[0004]发明构思的一方面提供利用表面处理制造半导体器件的方法和由该方法制造的半导体器件。根据某些实施方式，该方法可以包括在半导体器件的基板上进行表面处理。
[0005]在一个示例实施方式中，该方法可以包括:提供具有上表面的基板，该上表面具有均方根平均粗糙度；和利用包含惰性气体和氢气中至少一个的等离子体气体在基板的上表面上进行表面处理，以减小均方根平均粗糙度。表面处理可以在小于或等于大约700°C的温度下进行。
[0006]在表面处理工艺之后，基板的均方根平均粗糙度可以小于或等于大约2nm。
[0007]表面处理可以在小于或等于大约999Torr的压力和大约IkW至大约5kW的功率下进行。
[0008]可以通过使用直接型等离子体、远程等离子体、射频等离子体、微波等离子体、感应耦合等离子体、电容耦合等离子体和电子回旋共振等离子体中的至少一个产生等离子体气体。
[0009]惰性气体可以包括氦(He)、氖(Ne)、氩(Ar)、氪(Kr)、氙(Xe)和氡(Rn)中的至少
—个°
[0010]基板可以还包括从基板的上表面突出的鳍。该鳍可以具有顶表面和侧壁。鳍的顶表面和侧壁可以具有表面粗糙度。鳍的侧壁可以在表面处理之前具有倾斜的形状，并且可以在表面处理之后变形为基本垂直于鳍的顶表面。
[0011]进行表面处理的方法可以包括:进行第一表面处理子工艺以减小鳍的表面粗糙度；和进行第二表面处理子工艺以将鳍的侧壁变形为基本垂直于鳍的上表面。
[0012]可以利用氦气等离子体气体在大约5Torr至大约25Torr的压力、大约2kW至大约4kff的功率、和大约300°C至大约500°C的温度下进行第一表面处理子工艺。
[0013]可以利用氢气等离子体在小于或等于大约ITorr的压力、大约2kW至大约4kW的等离子体功率、和大约300°C至大约500°C的温度下进行第二表面处理子工艺。
[0014]在发明构思的另一示例实施方式中，一种半导体器件的制造方法可以包括:在基板中形成多个沟槽和多个突出部分，每个突出部分设置在两个沟槽之间、包括顶表面和至少两个侧壁并包括有源区，每个侧壁延伸到该顶表面；在多个沟槽中形成器件隔离层，该器件隔离层暴露多个突出部分的顶表面和多个突出部分的侧壁的上部；和在突出部分的暴露表面上进行第一等离子体处理工艺。可以利用包含惰性气体和氢气中至少一个的等离子体气体在小于或等于大约700°C的温度下进行第一等离子体处理工艺。
[0015]该方法可以还包括在形成器件隔离层之前，在基板中的多个沟槽的表面上进行第二等离子体处理工艺。
[0016]每个突出部分可以是鳍型有源区。
[0017]该方法可以还包括:在鳍型有源区的表面上进行清洁工艺，以及在鳍型有源区的表面上形成栅介电层。
[0018]该突出部分包括第一鳍型有源区和第二鳍型有源区，该方法可以还包括:在鳍型有源区的第一鳍型有源区的表面上形成第一栅介电层；在第一栅介电层上形成具有上表面和侧壁的第一栅电极图案，该第一栅电极图案交叉第一鳍型有源区并且局部地覆盖第一鳍型有源区的上表面和侧壁；通过蚀刻每个鳍型有源区的一部分和基板的邻近于鳍型有源区的该部分的每个的部分，形成多个凹进区；和在多个凹进区中形成源/漏极外延层。
[0019]该方法可以还包括在形成源/漏极外延层之前，在多个凹进区的表面上进行第二等离子体处理工艺。
[0020]该方法可以还包括:在源/漏极外延层上形成层间介电层，该层间介电层覆盖第一栅电极图案的侧壁而不覆盖第一栅电极图案的上表面；通过去除第一栅电极图案和第一栅介电层，暴露第一鳍型有源区的上表面和侧壁；在第一鳍型有源区的上表面和侧壁上进行等离子体处理；在第一鳍型有源区的上表面和侧壁上形成第二栅介电层；和在第二栅介电层上形成包括金属的第二栅电极图案。
[0021]该方法可以还包括:形成穿过层间介电层的接触孔，以暴露源/漏极外延层；在接触孔的底部形成金属硅化物层；和在金属硅化物层上形成填充接触孔的插塞。
[0022]基板可以包括低压晶体管区和高压晶体管区，其中鳍型有源区可以包括形成在低压晶体管区中的第一鳍和形成在高压晶体管区中的第二鳍。该方法可以还包括:在第一鳍上形成第一栅介电层和在第二鳍上形成第二栅介电层；在第一栅介电层和第二栅介电层上形成具有上表面和侧壁的牺牲层图案；在牺牲层图案的侧壁上形成暴露出牺牲层图案的上表面的层间介电层；去除牺牲层图案以暴露第一栅介电层和第二栅介电层；去除第一栅介电层以暴露第一鳍；在第一鳍上进行第二等离子体处理工艺；在第一鳍上形成高k介电层；和在高k介电层上形成栅电极层。
[0023]第一等离子体处理可以在小于或等于大约999Torr的压力和大约IkW至大约5kW的功率下进行。
[0024]在一个实施方式中，第一等离子体处理工艺包括第一子工艺和第二子工艺，该第一子工艺用于减小突出部分的暴露表面的粗糙度并且在大约5Torr和25Torr之间的压力下利用包括惰性气体的等离子体气体进行，该第二子工艺用于改变突出部分的侧壁与器件隔离层的顶表面之间的角度并且在小于大约IT0rr的压力下利用包括氢的等离子体气体进行。
[0025]可以通过使用直接型等离子体、远程等离子体、射频等离子体、微波等离子体、感应耦合等离子体、电容耦合等离子体和电子回旋共振等离子体中的至少一个产生等离子体气体。
[0026]惰性气体可以包括氦(He)、氖(Ne)、氩(Ar)、氪(Kr)、氙(Xe)和氡(Rn)中的至少
—个°
[0027]在另一实施方式中，一种半导体器件的制造方法，包括:提供基板；蚀刻该基板以形成多个沟槽，每个沟槽具有两个相对的侧壁表面和在该沟槽的底部处的上表面；在该沟槽中进行第一等离子体处理工艺以减小沟槽的表面的表面粗糙度；形成器件隔离层，该器件隔离层覆盖沟槽的底部处的上表面和沟槽的侧壁表面的下部分；在基板的鳍部分上进行第二等离子体处理工艺，每个鳍部分包括基板的暴露的顶表面和在沟槽的侧壁表面的上部分处的暴露的相对侧壁表面，以减小这些表面的表面粗糙度；在基板的第一鳍部分的表面上形成第一栅介电层；和在第一栅介电层上形成具有上表面和侧壁的第一栅电极图案，该第一栅电极图案交叉第一鳍部分并且局部地覆盖第一鳍部分的顶表面和侧壁。
[0028]该方法可以还包括:通过蚀刻第一鳍部分的一部分，在第一栅电极图案的任一侧上形成凹进区；和在每个凹进区中形成源/漏极外延层。
[0029]该方法可以还包括:在每个凹进区中形成源/漏极外延层之前，进行第三等离子体处理工艺以减小在第一栅电极图案的任一侧上的凹进区的表面粗糙度。
[0030]在一个实施方式中，由于第一、第二和第三等离子体处理工艺，在其上进行了等离子体处理工艺的每个相应基板表面具有大约2nm或更小的均方根平均粗糙度。
[0031]在一个实施方式中，第一、第二和第三等离子体处理工艺的每个包括在小于或等于大约700°C的温度下利用包含惰性气体和氢气中至少一个的等离子体气体。
[0032]此外，第一、第二、或第三等离子体处理工艺中至少一个可以包括第一和第二子工艺，该第一子工艺利用第一气体并且在第一压力下进行，该第二子工艺利用不同的第二气体并且在第二压力下进行，该第二压力至少5倍地小于第一压力。
[0033]第一气体可以是惰性气体，第二气体可以是氢气。
[0034]在发明构思的又一示例实施方式中，一种半导体器件可以包括:基板，包括高压晶体管区和低压晶体管区；第一栅介电层，在基板上的所述高压晶体管区中；第一栅电极图案，在第一栅介电层上；第二栅介电层，在基板上的低压晶体管区中；第二栅电极图案，在第二栅介电层上；基板的邻接第一栅介电层的第一均方根平均粗糙度；和基板的邻接第二栅介电层的第二均方根平均粗糙度。第二均方根平均粗糙度可以小于第一均方根平均粗糙度。
[0035]第一和第二均方根平均粗糙度可以小于大约2nm。
[0036]该半导体器件可以还包括:在高压晶体管区中从基板突出的第一鳍，该第一鳍具有第一上表面和第一侧壁；在低压晶体管区中从基板突出的第二鳍，该第二鳍具有第二上表面和第二侧壁。第一栅介电层可以邻接第一上表面和第一侧壁。第二栅介电层可以邻接第二上表面和第二侧壁。第一上表面和第一侧壁可以具有第一表面粗糙度，第二上表面和第二侧壁可以具有小于该第一表面粗糙度的第二表面粗糙度。
[0037]该半导体器件可以还包括邻接第一鳍和第二鳍的下侧壁的器件隔离膜。第一鳍和第二鳍邻接器件隔离膜的第一均方根平均粗糙度和第二均方根平均粗糙度可以分别小于大约2nm。
[0038]该半导体器件可以还包括在邻近于第一栅电极图案的第一鳍上的第一源/漏极外延层和在邻近于第二栅电极图案的第二鳍上的第二源/漏极外延层。
[0039]在发明构思的又一示例实施方式中，一种半导体器件可以包括:从基板突出的鳍，该鳍具有上表面、下侧壁、和上侧壁；在基板上的器件隔离膜，该器件隔离膜具有上表面并且覆盖鳍的下侧壁；和形成在鳍的上侧壁与下侧壁之间的内部角。该内部角可以大于180。。
[0040]半导体器件可以还包括在鳍的上表面处的第一宽度和在鳍的中间部分处的第二宽度，该鳍的中间部分具有与器件隔离膜的上表面基本相同的水平。第一宽度可以与第二宽度基本相同。
[0041]半导体器件可以还包括在鳍的底部处的第一宽度和在鳍的中间部分处的第二宽度，该鳍的中间部分具有与器件隔离膜的上表面基本相同的水平。第二宽度可以小于第一宽度。
【附图说